JP6291895B2

JP6291895B2 - 赤外線検出器及びその製造方法

Info

Publication number: JP6291895B2
Application number: JP2014030720A
Authority: JP
Inventors: 哲也宮武
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2014-02-20
Filing date: 2014-02-20
Publication date: 2018-03-14
Anticipated expiration: 2034-02-20
Also published as: JP2015155839A

Description

本発明は、赤外線検出器及びその製造方法に関する。

離れたところから物体の表面温度を測定したり、暗所で物体の動きを観察したりするのに使用される高性能な赤外線検出器として、量子井戸型赤外線検出器（Quantum Well Infrared Photo-detector：ＱＷＩＰ）が開発されている。量子井戸型赤外線検出器は、バンドギャップが相互に異なる２種類以上の半導体層を交互に積み重ねてなる活性層と、活性層を挟んで配置された一対の電極層とを有する。

また、相互に異なる２つの波長の赤外線を同時に検出する赤外線検出器（以下、「２波長赤外線検出器」と呼ぶ）も開発されている。２波長赤外線検出器では、第１の電極層、第１の活性層、中間電極層、第２の活性層及び第２の電極層を下からこの順で積層した構造を有する。第１の活性層と第２の活性層とでは、それぞれ検出対象の赤外線の波長が異なる。

特開２０１２−６９８０１号公報特開平９−１０７１２１号公報

第１の活性層と第２の活性層との面積が同じであり、より一層の小型且つ高精細化に対応できる赤外線検出器及びその製造方法を提供することを目的とする。

開示の技術の一観点によれば、第１の電極層と、前記第１の電極層の上に配置された第１の活性層と、前記第１の活性層の上に配置された中間電極層と、前記中間電極層の上に配置された第２の活性層と、前記第２の活性層の上に配置された第２の電極層と、前記第２の電極層の上側から前記第１の電極層の上側の面に到達し、上から見たときに第１の方向に延びる第１の分離溝と、前記第２の電極層の上側から前記中間電極層の上側の面に到達し、前記第１の方向に交差する第２の方向に延びる第２の分離溝と、前記第１の電極層の下側から前記中間電極層の下側の面に到達し、前記第２の方向に延びる第３の分離溝とを有し、前記第１の電極層、前記第１の活性層、前記中間電極層、前記第２の活性層及び前記第２の電極層により構成され、前記第１の分離溝、前記第２の分離溝及び前記第３の分離溝により相互に分離された複数の画素が、前記第１の方向及び前記第２の方向に配列している赤外線検出器が提供される。

開示の技術の他の一観点によれば、第１の基板の上に、第１の電極層、第１の活性層、中間電極層、第２の活性層及び第２の電極層を順次形成する工程と、前記第２の電極層の上側から前記第１の電極層の上側の面に到達し、上から見たときに第１の方向に延びる第１の分離溝と、前記第２の電極層の上側から前記中間電極層の上側の面に到達し、前記第１の方向に交差する第２の方向に延びる第２の分離溝とを形成する工程と、前記第１の基板を除去して前記第１の電極層を露出させる工程と、前記第１の電極層の表面から前記中間電極層の下側の面に到達し、前記第２の方向に延びる第３の分離溝を形成する工程とを有し、前記第１の電極層、前記第１の活性層、前記中間電極層、前記第２の活性層及び前記第２の電極層により構成され、前記第１の分離溝、前記第２の分離溝及び前記第３の分離溝により相互に分離された複数の画素が、前記第１の方向及び前記第２の方向に配列している赤外線検出器の製造方法が提供される。

上記一観点に係る赤外線検出器は、第１の活性層と第２の活性層との面積が同じであり、より一層の小型且つ高精細化に対応できる。また、上記一観点に係る赤外線検出器の製造方法によれば、第１の活性層と第２の活性層との面積が同じであり、より一層の小型且つ高精細化に対応できる赤外線検出器を製造できる。

図１は、量子井戸型の２波長赤外線検出器の一例を示す模式断面図である。図２は、量子井戸型の２波長赤外線検出器の他の例を示す模式断面図である。図３（ａ）は実施形態に係る赤外線検出器の一例を示す上面図であり、図３（ｂ）は同じくその下面図である。図４（ａ）は図３（ａ）のＩ−Ｉ線による断面図であり、図４（ｂ）は図３（ａ）のII−II線による断面図である、図５は、実施形態に係る赤外線検出器の駆動方法を示す図である。図６は、２行２列目の画素の遠赤外線検出部から信号を取り出すときの各スイッチの状態を示す図である。図７は、２行２列目の画素の中赤外線検出部から信号を取り出すときの各スイッチの状態を示す図である。図８は、実施形態に係る赤外線検出器の製造方法を示す図（その１）である。図９は、実施形態に係る赤外線検出器の製造方法を示す図（その２）である。図１０は、実施形態に係る赤外線検出器の製造方法を示す図（その３）である。図１１は、実施形態に係る赤外線検出器の製造方法を示す図（その４）である。図１２は、実施形態に係る赤外線検出器の製造方法を示す図（その５）である。図１３は、実施形態に係る赤外線検出器の製造方法を示す図（その６）である。

以下、実施形態について説明する前に、実施形態の理解を容易にするための予備的事項について説明する。

図１は、量子井戸型の２波長赤外線検出器の一例を示す模式断面図である。

この図１に示す赤外線検出器１０は、ノンドープのＧａＡｓ基板１１の上に下部電極層１２、下部活性層１３、中間電極層１４、上部活性層１５及び上部電極層１６を下からこの順で積層した構造を有する。光（赤外線）は、ＧａＡｓ基板１１側から赤外線検出器１０内に入射する。

下部電極層１２、中間電極層１４及び上部電極層１６は、いずれもｎ型ＧａＡｓにより形成されている。また、下部活性層１３及び上部活性層１６は、いずれもバンドギャップが相互に異なる２種類以上の半導体層を交互に積み重ねた構造を有する。

上部電極層１６の上にはグレーティングカプラ１７及び金属膜１８が形成されている。量子井戸型赤外線検出器では、活性層１３，１５に垂直に入射した赤外線を検知することができない。そのため、グレーティングカプラ１７及び金属膜１８により活性層１３，１５に垂直に入射した赤外線を斜め方向に散乱させて、活性層１３，１５に平行な成分を増加させている。

図１では赤外線検出器の１画素分を示しているが、実際の赤外線検出器では、多数の画素が２次元方向に配列しており、各画素は溝により分割されている。各画素の上面及び側面は絶縁膜１９に覆われており、絶縁膜１９の上には信号処理回路（Readout Integrated Circuit：ＲＯＩＣ）と接続するためのバンプ電極が配置されている。

図１に示す２波長赤外線検出器１０では、１画素毎に３個のバンプ電極２１ａ，２１ｂ，２１ｃが設けられている。バンプ電極２１ａは引出電極２２ａ及び絶縁膜１９に設けられた開口部を介して下部電極層１２に電気的に接続されており、バンプ電極２１ｂは引出電極２２ｂ及び絶縁膜１９に設けられた開口部を介して中間電極層１４に電気的に接続されている。また、バンプ電極２１ｃは、絶縁膜１９に形成された開口部を介して金属膜１８及び上部電極層１６に電気的に接続されている。

近年、各種電気機器の小型化及び高性能化が促進されており、それに伴って小型且つ高精細な赤外線検出器が要望されている。しかし、図１に例示した赤外線検出器１０では、画素毎に３個のバンプ電極２１ａ，２１ｂ，２１ｃが必要であり、小型化しつつ高精細化することは困難である。

図２は、量子井戸型の２波長赤外線検出器の他の例を示す模式断面図である。図２において、図１と同一物には同一符号を付している。

この量子井戸型赤外線検出器２０では、下部電極層１２が各画素共通となっている。また、各画素の上部電極層１６も、配線２２ｃにより相互に電気的に接続されている。これにより、図１のバンプ電極２１ａ，２１ｃを不要としており、図１の量子井戸型赤外線検出器１０に比べて小型且つ高精細化を可能としている。

しかしながら、図１，図２の２波長赤外線検出器１０，２０では、いずれも中間電極層１４とバンプ電極２１ｂとを電気的に接続する引出電極２２ｂを形成する必要上、上部活性層１５の一部を切り欠いている。そのため、上部活性層１５の面積（上から見たときの面積：以下同じ）は下部活性層１３の面積よりも小さく、下部活性層１３に比べて上部活性層１５の感度が低くなっている。また、切り欠きのために、上部活性層１５の面内感度分布も悪くなる。

画素のサイズが大きいときには、下部活性層１３と上部活性層１５との面積の差は大きな問題とはならない。しかし、画素のサイズが小さくなると、下部活性層１３では感度が十分であるものの、上部活性層１５では感度が不足してしまうということがある。

以下の実施形態では、下部活性層と上部活性層との面積が同じであり、より一層の小型且つ高精細化に対応できる赤外線検出器及びその製造方法について説明する。

（実施形態）
図３（ａ）は実施形態に係る赤外線検出器の一例を示す上面図であり、図３（ｂ）は同じくその下面図である。また、図４（ａ）は図３（ａ）のＩ−Ｉ線による断面図であり、図４（ｂ）は図３（ａ）のII−II線による断面図である、なお、本実施形態では、量子井戸型の２波長赤外線検出器に適用した例を示している。

図４（ａ），（ｂ）に示すように、本実施形態に係る赤外線検出器３０は、下部電極層３１と、下部活性層３２と、中間電極層３３と、上部活性層３４と、上部電極層３５とを、下からこの順で積層した構造を有する。光（赤外線）は、下部電極層３１側から赤外線検出器３０内に入射する。下部電極層３１及び上部電極層３５はそれぞれ第１の電極層及び第２の電極層の一例であり、下部活性層３２及び上部活性層３４はそれぞれ第１の活性層及び第２の活性層の一例である。

下部電極層３１、中間電極層３３及び上部電極層３５は、いずれもｎ型ＧａＡｓにより形成されている。また、下部活性層３２及び上部活性層３４は、いずれもバンドギャップが相互に異なる２種類以上の半導体層を交互に積み重ねてなる量子井戸構造を有する。

図３（ａ），（ｂ）に示すように、各画素４０は、Ｘ方向に延びる分離溝４１ａと、Ｙ方向に伸びる分離溝４１ｂ，４１ｃとにより分割されている。

分離溝４１ａは上部電極層３５の上側から下部電極層３１の上側の面に到達するように形成されており、分離溝４１ｂは上部電極層３５の上側から中間電極層３３の上側の面に到達するように形成されている。また、分離溝４１ｃは下部電極層３１の下側から中間電極層３３の下側の面に到達するように形成されている。

下部電極層３１はＹ方向に延びる帯状に形成されており、Ｘ方向に一定のピッチで配列している。各下部電極層３１は、Ｙ方向に並んだ複数の画素４０に共通の電極となっている。下部電極層３１間は、分離溝４１ｃにより分離されている。

下部活性層３２は、前述したように下部電極層３１の上に配置されている。この下部活性層３２は、分離溝４１ａと分離溝４１ｃとにより画素４０毎に分割されている。

中間電極層３３は、下部活性層３２の上に配置されている。この中間電極層３３は、Ｘ方向に延びる帯状に形成されており、Ｙ方向に一定のピッチで配列している。各中間電極層３３は、Ｘ方向に並んだ複数の画素４０に共通の電極となっている。中間電極層３３間は、分離溝４１ａにより分離されている。

上部活性層３４は、中間電極層３３の上に配置されている。この上部活性層３４も、分離溝４１ａと分離溝４１ｂとにより画素４０毎に分割されている。

上部電極層３５は、上部活性層３４の上に配置されている。この上部電極層３５も、上部活性層３４と同様に、分離溝４１ａ，４１ｂにより画素４０毎に分割されている。

上部電極層３５の上にはグレーティングカプラ３６及び金属膜３７が形成されている。そして、金属膜３７の上側、並びに分離溝４１ａ，４１ｂの側壁面及び底面は、絶縁膜３８により覆われている。

絶縁膜３８の上には、バンプ電極３９が配置されている。このバンプ電極３９は、絶縁膜３８に形成された開口部を介して金属膜３７及び上部電極層３５に電気的に接続されている。

以下、本実施形態に係る赤外線検出器３０の駆動方法について、図５を参照して説明する。なお、図５において、破線よりも外側は信号処理回路（ＲＯＩＣ）を示している。

本実施形態に係る赤外線検出器３０では、各画素４０に、波長が２．５μｍ〜５μｍ程度の中赤外線を検出する中赤外線検出部と、波長が８μｍ〜１２μｍ程度の遠赤外線を検出する遠赤外線検出部とを有する。中赤外線検出部は、下部活性層３２と中間電極層３３及び下部電極層３１とにより構成される。また、遠赤外線検出部は、上部活性層３４と中間電極層３３及び上部電極層３５とにより構成される。

図５では、中赤外線検出部をＭＷｘｙ（ｘ，ｙは画素の位置（行、列）を示す数字）で表わし、遠赤外線検出部をＬＷｘｙで表わしている。また、２行２列目の画素４０のみ、中赤外線検出部ＭＷ２２と遠赤外線検出部ＬＷ２２とを一点鎖線で囲んでいる。

図５に示すように、ｙ番目の列の各画素４０の下部電極層３１は、信号処理回路のスイッチＳＷＢｙに接続される。また、ｘ番目の行の各画素４０の中間電極層３３は、信号処理回路のスイッチＳＷＭｘに接続される。更に、ｘｙの位置の画素４０の上部電極層３５は、信号処理回路のスイッチＳＷｘｙに接続される。

スイッチＳＷＢｙは端子Ｂｙに接続されている。信号処理回路は、中赤外線検出部ＭＷｘｙから信号を取り出すときに、スイッチＳＷＢｙを介してｙ番目の列の画素４０の下部電極層３１にバイアス電圧を供給する。

スイッチＳＷｘｙは、信号処理回路の端子Ｔｘｙに接続されている。信号処理回路は、遠赤外線検出部ＬＷｘｙから信号を取り出すときに、スイッチＴｘｙを介してｘｙの位置の画素４０の上部電極層３５にバイアス電圧を供給する。

スイッチＳＷＭｘは端子Ｍｘに接続されている。中赤外線検出部ＭＷｘｙ又は遠赤外線検出部ＬＷｘｙから信号を取り出すときには、この端子Ｍｘから信号処理回路の信号処理部内に信号が取り込まれる。

なお、図５に示す例において、端子Ｍｘと接地との間のＣｘは、信号を蓄積するための蓄積容量である。信号処理回路は、蓄積容量Ｃｘの電圧を読み取って信号処理（画像化処理）を行う。

図６は、２行２列目の画素４０の遠赤外線検出部ＬＷ２２から信号を取り出すときの各スイッチの状態を示す図である。

この図６に示すように、遠赤外線検出部ＬＷ２２から信号を取り出すときには、スイッチＳＷ２２をオンとし、他のスイッチＳＷｘｙをオフとする。また、ＳＷＭ２をオンとし、他のスイッチＳＷＭｘをオフとする。更に、スイッチＳＷＢｙを全てオフとする。更にまた、端子Ｔ２２からスイッチＳＷ２２を介して、２行２列目の画素４０の上部電極層３５にバイアス電圧を供給する。

これにより、遠赤外線検出部ＬＷ２２から端子Ｍ２に、遠赤外線検出部ＬＷ２２で検出した遠赤外線の強度に応じた信号が出力される。

図７は、２行２列目の画素４０の中赤外線検出部ＭＷ２２から信号を取り出すときの各スイッチの状態を示す図である。

この図７に示すように、中赤外線検出部ＭＷ２から信号を取り出すときには、スイッチＳＷｘｙを全てオフにする。また、スイッチＳＷＭ２をオンにし、他のスイッチＳＷＭｘをオフにする。更に、スイッチＳＷＢ２をオンとし、他のスイッチＳＷＢｙはオフとする。更にまた、端子Ｂ２からスイッチＳＷＢ２を介して、２列目の画素４０の下部電極層３１にバイアス電圧を供給する。

これにより、中赤外線検出部ＭＷ２２から端子Ｍ２に、中赤外線検出部ＭＷ２２で検出した中赤外線の強度に応じた信号が出力される。

このように、本実施形態に係る赤外線検出器３０では、信号処理回路（ＲＯＩＣ）内の各スイッチを適宜オン−オフすることにより、任意の画素４０の中赤外線検出部及び遠赤外線検出部から信号を取り出すことができる。

以下、本実施形態に係る赤外線検出器３０の感度について、図１の赤外線検出器１０と比較して説明する。

ここでは、１画素のサイズ（上から見たときのサイズ）を２０μｍ×２０μｍとする。また、図１の赤外線検出器１０では、引出電極２２ｂを形成するために、上から見たときに５μｍ×５μｍの大きさの切り欠きを上部電極層１５に形成しているものとする。

そうすると、本実施形態の赤外線検出器３０では上部活性層３４の面積が４００μｍ²であるのに対し、図１に示す赤外線検出器１０では上部活性層１５の面積が３７５μｍ²となる。すなわち、本実施形態の赤外線検出器３０は、図１に示す赤外線検出器１０に対し上部活性層の面積が約７％拡大している。従って、本実施形態の赤外線検出器３０は、図１に示す赤外線検出器１０に比べて、感度が約７％高いということができる。

また、本実施形態に係る赤外線検出器３０では、図１に示す赤外線検出器１０と異なり、上部活性層３４に切り欠きを設けていない。このため、上部活性層３４の面内感度分布は良好である。

なお、実際には、溝や切り欠きを形成する際に活性層がダメージを受けるため、溝や切り欠きの近傍に赤外線を検知できない領域が発生する。このため、本実施形態に係る赤外線検出器３０と図１に示す赤外線検出器１０との感度の差は、上記の値よりも大きくなると考えられる。

以下、本実施形態に係る赤外線検出器３０の製造方法について説明する。図８〜図１３は、本実施形態に係る赤外線検出器３０の製造方法を工程順に示す図である。

まず、図８に示す構造を得るまでの工程を説明する。

ノンドープのＧａＡｓ基板５１を用意し、このＧａＡｓ基板５１の上に、下部電極層３１、下部活性層３２、中間電極層３３、上部活性層３４、上部電極層４５、及びグレーティングカプラ層５２を順次形成する。これらの下部電極層３１、下部活性層３２、中間電極層３３、上部活性層３４、上部電極層４５、及びグレーティングカプラ層５２は、分子線エピタキシー法（ＭＢＥ）又は有機金属気相成長（ＯＭＶＰＥ）法等により形成することができる。ＧａＡｓ基板５１は第１の基板の一例である。

下部電極層３１、中間電極層３３及び上部電極層３５は、例えばＳｉを１×１０¹⁸ｃｍ^-3以上の濃度でドーピングしたｎ型ＧａＡｓにより形成する。また、下部活性層３２は、ＡｌＧａＡｓとＧａＡｓとを交互に例えば１０層〜５０層程度ずつ積層して形成する。このとき、各層の厚さとＡｌＧａＡｓＡｌの組成とにより、下部活性層３２の感度波長が決定される。

上部活性層３４は、ＩｎＧａＡｓとＧａＡｓとＡｌＧａＡｓとを交互に例えば１０層〜５０層程度ずつ積層して形成する。各層の厚さとＩｎＧａＡｓ及びＡｌＧａＡｓの組成により、上部活性層３４の感度波長が決定される。必要に応じて、ＩｎＧａＡｓ層にＳｉをドーピングしてもよい。

下部電極層３１の厚さは例えば１．５μｍとし、下部活性層３２の厚さは例えば０．３μｍ〜２．０μｍとする。また、中間電極層３３の厚さは例えば１．５μｍとし、上部活性層３４の厚さは例えば０．３μｍ〜２．０μｍとする。更に、上部電極層３５の厚さは例えば０．５μｍ〜１．５μｍとし、グレーティングカプラ層５２の厚さは例えば０．５μｍ〜１．０μｍとする。

次に、図９に示す構造を得るまでの工程について説明する。

上述の工程でグレーティングカプラ層５２を形成した後、フォトリソグラフィ法により、グレーティングカプラ層５２の上に所定のパターンのレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとしてグレーティングカプラ層５２をエッチングして、グレーティングカプラ３６を形成する。エッチングは、塩素又はアルゴン等のガスを用いたドライエッチングにより行ってもよく、リン酸を主成分とする薬液を用いたウェットエッチングにより行ってもよい。

次に、真空蒸着法又は真空スパッタ法等を使用して、ＧａＡｓ基板５１の上側全面にＡｕ等の金属膜３７を形成する。そして、フォトリソグラフィ法により金属膜３７上に所定のパターンが設けられたレジスト膜（図示せず）を形成し、このレジスト膜をマスクとして金属膜３７をエッチングする。このエッチングにより、金属膜３７は各画素領域毎に分割される。金属膜３７のエッチングが終了した後、レジスト膜は除去する。

次に、図１０（ａ），（ｂ）に示す構造を得るまでの工程について説明する。なお、図１０（ａ）は図４（ａ）に対応する位置の断面を示し、図１０（ｂ）は図４（ｂ）に対応する位置の断面を示している。

上述の工程で金属膜３７を形成した後、フォトリソグラフィ法及びエッチング法を使用して、分離溝４１ａ，４１ｂを形成する。分離溝４１ａを形成する際には、ＧａＡｓ基板５１の上側全面に感光性のレジスト膜（図示せず）を形成した後、露光及び現像処理を実施して、分離溝４１ａに対応する部分に開口部を形成する。そして、このレジスト膜をマスクとして上部電極層３５、上部活性層３４、中間電極層３３及び下部活性層３２を順次エッチングする。エッチングは、例えば塩素又はアルゴン等のガスを用いたドライエッチングで行ってもよく、リン酸を主成分とする薬液を用いたウェットエッチングにより行ってもよい。分離溝４１ａを形成後、レジスト膜は除去する。

また、分離溝４１ｂを形成する際には、ＧａＡｓ基板５１の上側全面に感光性のレジスト膜（図示せず）を形成した後、露光及び現像処理を実施して、分離溝４１ｂに対応する部分に開口部を形成する。そして、このレジスト膜をマスクとして、上部電極層３５及び上部活性層３４を順次エッチングする。分離溝４１ｂを形成後、レジスト膜は除去する。

このようにして分離溝４１ａ，４１ｂを形成した後、例えばＣＶＤ（Chemical Vapor Deposition）法等を使用して、ＧａＡｓ基板５１の上側全面に絶縁膜３８としてＳｉＯＮ膜を０．２μｍ〜０．５μｍの厚さに形成する。この絶縁膜３８により、金属膜３７の上と、分離溝４１ａ，４１ｂの壁面及び底面とが覆われる。

次に、図１１（ａ），（ｂ）に示す構造を得るまでの工程について説明する。なお、図１１（ａ）は図４（ａ）に対応する位置の断面を示し、図１１（ｂ）は図４（ｂ）に対応する位置の断面を示している。

上述の工程で絶縁膜３８を形成した後、絶縁膜３８の上に、バンプ電極３９に対応する位置に開口部が設けられたレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして絶縁膜３８をエッチングして、金属膜３７が露出するコンタクト穴を形成する。その後、レジスト膜を除去する。

次に、絶縁膜３８の上に所定のパターンの開口部が設けられたマスク（図示せず）を配置し、ＧａＡｓ基板５１の上側からＩｎ（インジウム）を真空蒸着又はスパッタリングして、バンプ電極３９を形成する。バンプ電極３９を形成した後、レジスト膜をその上に付着したＩｎとともに除去する。

次に、図１２（ａ），（ｂ）に示す構造を得るまでの工程について説明する。なお、図１２（ａ）は図４（ａ）に対応する位置の断面を示し、図１２（ｂ）は図４（ｂ）に対応する位置の断面を示している。

上述の工程でバンプ電極３９を形成した後、ダイシング装置を使用してＧａＡｓ基板５１及びその上の構造物をチップ毎に分割する。以下、チップ毎に分割したＧａＡｓ基板５１及びその上の構造物を、センサチップ５０と呼ぶ。

一方、公知の半導体製造技術を使用して、信号処理回路（ＲＯＩＣ）５５を形成する。信号処理回路５５の上には、センサチップ５０と接合するためのバンプ電極（図示せず）を形成する。信号処理回路５５は第２の基板の一例である。

その後、信号処理回路５５上に、センサチップ５０をフリップチップボンディングする。このとき、センサチップ５０は、バンプ電極３９が形成された面を下にする。このフリップチップボンディングでは、センサチップ５０側のバンプ電極３９とシリコン基板５５側のバンプ電極とが溶融して一体化する。図１２（ａ），（ｂ）では、一体化した後のバンプ電極も、符号３９で示している。

次に、図１３（ａ），（ｂ）に示す構造を得るまでの工程について説明する。なお、図１３（ａ）は図４（ａ）に対応する位置の断面を示し、図１３（ｂ）は図４（ｂ）に対応する位置の断面を示している。

上述の工程で信号処理回路５５上にセンサチップ５０をボンディングした後、ＧａＡｓ基板５１をエッチング除去して、下部電極層３１を露出させる。エッチングは、例えば塩素又はアルゴン等のガスを用いたドライエッチングで行ってもよく、リン酸を主成分とする薬液を用いたウェットエッチングにより行ってもよい。

次いで、下部電極層３１の上に、分離溝４１ｃに対応する部分に開口部が設けられたレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして下部電極層３１及び下部活性層３２をエッチングし、中間電極層３３に到達する分離溝４１ｃを形成する。分離溝４１ｃを形成後、レジスト膜を除去する。このようにして、本実施形態に係る赤外線検出器３０が完成する。

なお、上述した方法ではエッチングにより分離溝４１ａ，４１ｂ，４１ｃを形成しているが、レーザ加工により分離溝４１ａ，４１ｂ，４１ｃを形成してもよい。

また、上述した方法では信号処理回路５５上にセンサチップ５０をボンディングした後にセンサチップ５０に分離溝４１ｃを形成している。しかし、センサチップ５０に分離溝４１ｃを形成した後にセンサチップ５０を信号処理回路５５上にボンディングしてもよい。但し、ボンディング時にセンサチップ５０が破損するおそれを回避するために、信号処理回路５５上にセンサチップ５０をボンディングした後に分離溝４１ｃを形成することが好ましい。

更に、上述した実施形態では下部活性層３１及び上部活性層３４が量子井戸構造を有する量子井戸型赤外線検出器について説明している。しかし、開示した技術は、下部活性層３１及び上部活性層３４が量子ドット構造を有する量子ドット型赤外線検出器に適用することもできる。

以上の諸実施形態に関し、更に以下の付記を開示する。

（付記１）第１の電極層と、
前記第１の電極層の上に配置された第１の活性層と、
前記第１の活性層の上に配置された中間電極層と、
前記中間電極層の上に配置された第２の活性層と、
前記第２の活性層の上に配置された第２の電極層と、
前記第２の電極層の上側から前記第１の電極層に到達する深さで形成され、上から見たときに第１の方向に延びる第１の分離溝と、
前記第２の電極層の上側から前記中間電極層に到達する深さで形成され、前記第１の方向に交差する第２の方向に延びる第２の分離溝と、
前記第１の電極層の下側から前記中間電極層に到達する深さで形成され、前記第２の方向に延びる第３の分離溝と
を有することを特徴とする赤外線検出器。

（付記２）前記第１の活性層及び前記第２の活性層は量子井戸構造又は量子ドット構造を有することを特徴とする付記１に記載の赤外線検出器。

（付記３）前記第１の電極層、前記第１の活性層、前記中間電極層、前記第２の活性層及び前記第２の電極層により構成され、前記第１の分離溝、前記第２の分離溝及び前記第３の分離溝により相互に分離された複数の画素が、前記第１の方向及び前記第２の方向に配列していることを特徴とする付記１又は２に記載の赤外線検出器。

（付記４）１個の前記画素の上にはバンプ電極が１個だけ設けられており、前記バンプ電極は前記第２の電極層と電気的に接続されていることを特徴とする付記３に記載の赤外線検出器。

（付記５）更に、電子回路が設けられた半導体基板を有し、前記半導体基板と前記バンプ電極とが接続されていることを特徴とする付記４に記載の赤外線検出器。

（付記６）前記第１の活性層で検知する赤外線の波長と前記第２の活性層で検知する赤外線の波長とが異なることを特徴とする付記１乃至５のいずれか１項に記載の赤外線検出器。

（付記７）第１の基板の上に、第１の電極層、第１の活性層、中間電極層、第２の活性層及び第２の電極層を順次形成する工程と、
前記第２の電極層の上側から前記第１の電極層に到達し、上から見たときに第１の方向に延びる第１の分離溝と、前記第２の電極層の上側から前記中間電極層に到達し、前記第１の方向に交差する第２の方向に延びる第２の分離溝とを形成する工程と、
前記第１の基板を除去して前記第１の電極層を露出させる工程と、
前記第１の電極層の表面から前記中間電極層に到達し、前記第２の方向に延びる第３の分離溝を形成する工程と
を有することを特徴とする赤外線検出器の製造方法。

（付記８）前記第１の活性層及び前記第２の活性層は量子井戸構造又は量子ドット構造を有することを特徴とする付記７に記載の赤外線検出器の製造方法。

（付記９）前記第２の分離溝を形成する工程と前記第１の基板を除去する工程との間に、前記第１の分離溝及び前記第２の分離溝の壁面を覆う絶縁膜を形成する工程と、
前記絶縁膜の上側にバンプ電極を形成する工程とを有することを特徴とする付記７又は８に記載の赤外線検出器の製造方法。

（付記１０）更に、電子回路が設けられた第２の基板の上に、前記第１の基板を前記バンプ電極が設けられた面を下側にして接合する工程を有し、その後前記第１の基板を除去する工程を実施することを特徴とする付記９に記載の赤外線検出器の製造方法。

１０，２０，３０…赤外線検出器、１１，５１…ＧａＡｓ基板、１２，３１…下部電極層、１３，３２…下部活性層、１４，３３…中間電極層、１５，３４…上部活性層、１６，３５…上部電極層、１７，３６…グレーティングカプラ、１８，３７…金属膜、１９，３８…絶縁膜、２１ａ，２１ｂ，２１ｃ，３９…バンプ電極、４０…画素、４１ａ，４１ｂ，４１ｃ…分離溝、５０…センサチップ、５２…グレーティングカプラ層、５５…シリコン基板。

Claims

第１の電極層と、
前記第１の電極層の上に配置された第１の活性層と、
前記第１の活性層の上に配置された中間電極層と、
前記中間電極層の上に配置された第２の活性層と、
前記第２の活性層の上に配置された第２の電極層と、
前記第２の電極層の上側から前記第１の電極層の上側の面に到達し、上から見たときに第１の方向に延びる第１の分離溝と、
前記第２の電極層の上側から前記中間電極層の上側の面に到達し、前記第１の方向に交差する第２の方向に延びる第２の分離溝と、
前記第１の電極層の下側から前記中間電極層の下側の面に到達し、前記第２の方向に延びる第３の分離溝とを有し、
前記第１の電極層、前記第１の活性層、前記中間電極層、前記第２の活性層及び前記第２の電極層により構成され、前記第１の分離溝、前記第２の分離溝及び前記第３の分離溝により相互に分離された複数の画素が、前記第１の方向及び前記第２の方向に配列していることを特徴とする赤外線検出器。
前記第１の活性層及び前記第２の活性層は量子井戸構造又は量子ドット構造を有することを特徴とする請求項１に記載の赤外線検出器。
１個の前記画素の上にはバンプ電極が１個だけ設けられており、前記バンプ電極は前記第２の電極層と電気的に接続されていることを特徴とする請求項２に記載の赤外線検出器。
更に、電子回路が設けられた半導体基板を有し、前記半導体基板と前記バンプ電極とが接続されていることを特徴とする請求項３に記載の赤外線検出器。
第１の基板の上に、第１の電極層、第１の活性層、中間電極層、第２の活性層及び第２の電極層を順次形成する工程と、
前記第２の電極層の上側から前記第１の電極層の上側の面に到達し、上から見たときに第１の方向に延びる第１の分離溝と、前記第２の電極層の上側から前記中間電極層の上側の面に到達し、前記第１の方向に交差する第２の方向に延びる第２の分離溝とを形成する工程と、
前記第１の基板を除去して前記第１の電極層を露出させる工程と、
前記第１の電極層の表面から前記中間電極層の下側の面に到達し、前記第２の方向に延びる第３の分離溝を形成する工程とを有し、
前記第１の電極層、前記第１の活性層、前記中間電極層、前記第２の活性層及び前記第２の電極層により構成され、前記第１の分離溝、前記第２の分離溝及び前記第３の分離溝により相互に分離された複数の画素が、前記第１の方向及び前記第２の方向に配列していることを特徴とする赤外線検出器の製造方法。