JPH06163868A - ホトダイオード内蔵半導体装置 - Google Patents

ホトダイオード内蔵半導体装置

Info

Publication number
JPH06163868A
JPH06163868A JP4287582A JP28758292A JPH06163868A JP H06163868 A JPH06163868 A JP H06163868A JP 4287582 A JP4287582 A JP 4287582A JP 28758292 A JP28758292 A JP 28758292A JP H06163868 A JPH06163868 A JP H06163868A
Authority
JP
Japan
Prior art keywords
layer
bonding pad
light
photodiode
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4287582A
Other languages
English (en)
Inventor
Keiji Mita
恵司 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP4287582A priority Critical patent/JPH06163868A/ja
Priority to KR1019930019572A priority patent/KR940008149A/ko
Priority to EP93115633A priority patent/EP0590598A1/en
Publication of JPH06163868A publication Critical patent/JPH06163868A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

(57)【要約】 【目的】 ボンディングパッド部からの余分な光入射を
防止することにより回路の誤動作を防止する。 【構成】 チップにホトとダイオードと周辺回路を配置
し、チップ周囲に１層目（１４）、２層目（１５）およ
び３層目（１６）からなるボンディングパッド（１０）
を形成する。ボンディングパッド（１０）の２層目（１
５）を拡張して拡張部（１１）を形成し、拡張部（１
１）と遮光膜（１２）とを層間絶縁しつつ互いの端を重
畳させる。ボンディングパッド（１０）とボンディング
パッド（１０）との間には第２の遮光膜（１３）を設け
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光信号入力用のホトダ
イオードと周辺回路とを一体化したホトダイオード内蔵
半導体装置のボンディングパッド部分の遮光に関する。
【０００２】
【従来の技術】赤外線などによる光信号伝達手段の受信
側、または光ピックアップ装置の光信号読み取り装置な
どでは、受光用のホトダイオードをその周辺回路ととも
に集積化した半導体装置が用いられるようになってき
た。ＩＣ化した装置は、個別部品でハイブリッド化した
ものに比べてコストダウンが期待でき、また外部電磁界
による雑音に対して強いというメリットを有する。
【０００３】上記ホトダイオード内蔵半導体装置は、ホ
トダイオードとＮＰＮトランジスタなどの周辺素子が共
存するため、周辺回路への光入射による余分な光電流が
生じないよう、ホトダイオード部分以外の領域を入射光
から遮光する必要がある。このような遮光手段として
は、半導体集積回路の多層配線技術を応用するのが簡便
である。即ち図５に示すように、半導体チップ（１）の
ホトダイオード部（２）を除いた領域を、最上層のＡｌ
配線層からなる遮光膜（３）で全面被覆するものであ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、半導体
チップには内部の回路網を外部と接続するためのボンデ
ィングパッド（４）をチップ（１）の周囲に設ける必要
がある。このボンディングパッド（４）は、ワイヤボン
ディングする必然性から表面が露出している必要があ
り、また、入出力信号を個々に分離するために各々が電
気的に独立している必要がある。そのため、ボンディン
グパッド（４）部分を導電材料であるＡｌから成る遮光
膜（３）で覆うことができず、ボンディングパッド
（４）と遮光膜（３）との間の隙間から光が入射すると
いう欠点があった。全てのＰＮ接合は光入射によって光
電流を発生することができるので、このような光の漏れ
があると、不要な部分で発生する余分な光電流により回
路が誤動作する欠点があった。
【０００５】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑み成されたもので、ボンディングパッドを多層
構造とし、遮光膜とは層間絶縁される少なくとも一つの
層を遮光膜と重畳するように絶縁膜上を延在させること
により、従来の欠点を解消したホトダイオード内蔵半導
体装置を提供するものである。
【０００６】
【作用】本発明によれば、ボンディングパッド（１０）
の拡張部（１１）が遮光膜としての機能を果たすので、
拡張部（１１）で遮光膜（１２）とボンディングパッド
（１０）との間の隙間を塞ぐように配置することによ
り、光入射が可能な空間を全て塞ぐことができる。しか
も、遮光膜（１２）と拡張部（１１）とを層間絶縁する
ことによって、ボンディングパッド（１０）の電気的独
立を保つことができる。
【０００７】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１は本発明の第１の実施例を説明
するためにボンディングパッド部分を拡大して示す平面
図、図２は図１の断面図である。図１において、（１
０）はボンディングパッド、（１１）はボンディングパ
ッド（１０）の拡張部、（１２）は遮光膜、（１３）は
第２の遮光膜である。ボンディングパッド（１０）は図
２に示すように３層構造を有しており、シリコン酸化膜
上に形成した第１層（１４）と、第１層（１４）の上に
形成した第２層（１５）と、第２層（１５）の上に形成
した第３層（１６）からなる。これらは多層配線技術を
利用して形成され、第１層（１４）は１層目Ａｌ配線層
により、第２層（１５）は２層目Ａｌ配線層により、第
３層（１６）は３層目Ａｌ配線層により各々形成されて
いる。
【０００８】シリコン半導体チップの表面には図５で示
したのと同様にホトダイオード群とＮＰＮトランジスタ
等の回路素子が多数通常の半導体プロセス技術によって
形成され、前記３層のうち１層目と２層目を利用した多
層配線によって互いに電気接続される。ボンディングパ
ッド（１０）の第１層（１４）は、縦、横が１００〜２
００μの正方形に形成され、その一部から連続する１層
目Ａｌ電極配線（１７）によって内部回路と電気接続さ
れる。ボンディングパッドの第２層（１５）は、第１の
層間絶縁膜（１８）に形成した第１のスルーホール（１
９）を通して第１層（１４）と密着し、且つ第１の層間
絶縁膜（１８）上に延在された拡張部（１１）を有す
る。拡張部（１１）は第１層（１４）の周囲から５０〜
８０μ拡大されている。但し、ボンディングパッド（１
０）外側のチップ周囲にチップ分割用のダイシングライ
ンを設けることから、ダイシングブレードがＡｌにかか
らないよう、拡張部（１１）はダイシングライン上に拡
張しない。ボンディングパッド（１０）の第３層（１
６）は、第２の層間絶縁膜（２０）に形成した第２のス
ルーホール（２１）を通して第２層（１５）と密着し、
その大きさは第１層（１４）と同じ大きさに形成されて
いる。
【０００９】第２の層間絶縁膜（２０）の上には図５と
同じく３層目Ａｌ配線層から成る遮光膜（１２）がホト
ダイオード部とボンディングパッド（１０）部分を除く
全表面を被覆するように形成されている。遮光膜（１
２）の端はボンディングパッド（１０）から２０〜３０
μ程離間させ、且つボンディングパッド（１０）の拡張
部（１１）と２０μ程度互いに重畳させる。
【００１０】ボンディングパッド（１０）とボンディン
グパッド（１０）との間の基板上には１層目Ａｌ配線に
よって形成した第２の遮光膜（１３）を形成する。第２
の遮光膜（１３）はボンディングパッド（１０）の第１
層（１４）とは２０〜３０μ程離間させ、第２層（１
５）の拡張部（１１）と互いに２０μ程度重畳すること
によってボンディングパッド（１０）とボンディングパ
ッド（１０）の間の空き領域をカバーする。さらに、第
２の遮光膜（１３）は第１の遮光膜（１２）と重畳する
まで延長されている。従ってボンディングパッド（１
０）の周囲は、第１の遮光膜（１２）と、ボンディング
パッド（１０）の拡張部（１１）、および第２の遮光膜
（１３）とによってシリコン基板表面が完全に覆われる
ように遮光されている。遮光膜（１２）の上はパッシベ
ーション被膜で覆われ、ボンディングパッド（１０）上
のパッシベーション被膜は部分的に除去される。
【００１１】図３（ａ）〜（ｃ）は各々ボンディングパ
ッド（１０）部の１層目、２層目、および３層目Ａｌ配
線のパターンを示す。図３（ｂ）（ｃ）には各層の位置
関係を明確にするため、ボンディングパッド（１０）の
第１層目（１４）のパターンを点線で示してある。１層
目Ａｌ配線によりボンディングパッド（１０）の第１層
（１４）と第２の遮光膜（１３）が、２層目Ａｌ配線に
よりボンディングパッド（１０）の第２層（１５）と拡
張部（１１）が、３層目Ａｌ配線によりボンディングパ
ッド（１０）の第３層（１６）と遮光膜（１２）が各々
形成されている。
【００１２】このように、ボンディングパッド（１０）
と遮光膜（１２）との間の隙間に、ボンディングパッド
（１０）の第２層（１５）からなる拡張部（１１）と１
層目Ａｌ配線層から成る第２の遮光膜（１３）とを配置
することによって、ボンディングパッド（１０）の電気
的独立を保ったままで、ボンディングパッド（１０）部
分を完全に遮光することができる。
【００１３】図４は本発明の第２の実施例を説明するた
めにボンディングパッド部分を拡大して示す平面図、図
５は図４の断面図である。図１において、（１０）はボ
ンディングパッド、（１１）はボンディングパッド（１
０）の拡張部、（１２）は遮光膜、（１２）は遮光膜
（２２）の突出部である。ボンディングパッド（１０）
は多層配線を利用した第１層（１４）、第２層（１
５）、および第３層（１６）の積層構造から成り、各層
のパターン図を図６（ａ）（ｂ）（ｃ）に示す。図６
（ｂ）（ｃ）には各層の位置関係を示すため１層目のパ
ターンを点線で記入してある。１層目Ａｌ配線層によっ
てボンディングパッド（１０）の第１層（１４）と内部
回路への接続電極配線（１７）を形成し、２層目Ａｌ配
線層によってボンディングパッド（１０）の第２層（１
５）と拡張部（１１）を形成し、３層目Ａｌ配線層によ
ってボンディングパッド（１０）の第３層（１６）と遮
光膜、および遮光膜（１２）の突出部（２２）を形成す
る。
【００１４】第１の実施例ではボンディングパッド（１
０）とボンディングパッド（１０）との間の領域を第２
の遮光膜（１３）で遮光していたのに対し、第２の実施
例では３層目Ａｌ配線層から成る遮光膜（１２）にボン
ディングパッド（１０）間の領域にまで延在させた突出
部（２２）を設けてその代わりとしている。第３層Ａｌ
配線層で遮光するので、光の多重反射による基板への入
射、つまり第１の実施例を例にすると、１層目Ａｌ配線
層から成る第２の遮光膜（１３）の表面で反射した光が
２層目Ａｌ配線層から成る拡張部（１１）の裏面で再度
反射してシリコン基板に達するという現象を低減でき
る。
【００１５】但し第２の実施例は第２の層間絶縁膜（２
０）の被覆面積が増大するので、第２の層間絶縁膜（２
０）にポリイミド系の絶縁膜を利用した場合には遮光膜
（１２）及び突出部（２２）にもガス抜き用の貫通孔を
設ける必要が生じる。この様な貫通孔を設ければ、当然
この穴から光が漏れることになるので、結局前記穴の下
に第１の実施例で示した第２の遮光膜（１３）を配置す
ることが必要になる。従って、第１の実施例はポリイミ
ド等のガス抜き穴を要とするような場合に、第２の実施
例はＣＶＤ酸化膜等のガス抜き穴を要さない場合に各々
用いて好適である。
【００１６】図７は本発明の第３の実施例を説明するた
めにボンディングパッド部分を拡大して示す平面図、図
８は図７の断面図である。（１０）はボンディングパッ
ド、（１１）はボンディングパッド（１０）の拡張部、
（１２）は遮光膜、（２２）は遮光膜（１２）の突出部
である。ボンディングパッド（１０）は多層配線を利用
した第１層（１４）と第２層（１５）との積層構造から
成り、各層のパターン図を図９（ａ）（ｂ）に示す。１
層目Ａｌ配線層によって拡張部（１１）を有するボンデ
ィングパッド（１０）の第１層（１４）と内部回路への
接続電極配線（１７）を形成し、２層目Ａｌ配線層によ
ってボンディングパッド（１０）の第２層（１５）と遮
光膜（１２）およびボンディングパッド（１０）とボン
ディングパッド（１０）との間の領域を覆う遮光膜（１
２）の突出部（２２）を形成する。尚、第２、第３の実
施例共に、同じ部分には同じ符号を図面に付して詳しい
説明は省略する。
【００１７】第１と第２の実施例は３層構造であったの
に対し、第３の実施例は２層構造で実現したものであ
る。内部回路の回路接続が１層目のみで済むものに適用
して好適である。
【００１８】
【発明の効果】以上に説明したとおり、本発明によれ
ば、ボンディングパッド（１０）に多層構造を利用した
拡張部（１１）を設けることによって、ボンディングパ
ッド（１０）の周囲からの光の漏れを皆無にできる。よ
って、ホトダイオード部への光の選択的入射を可能にで
き、周辺回路部での余分な光電流の発生を防止できるの
で、周辺回路の誤動作を防止できるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施例を説明するための平面図
である。
【図２】図１のＡＡ線断面図である。
【図３】本発明の第１の実施例を各層毎に説明するため
の平面図である。
【図４】本発明の第２の実施例を説明するための平面図
である。
【図５】図４のＢＢ線断面図である。
【図６】本発明の第２の実施例を各層毎に説明するため
の平面図である。
【図７】本発明の第３の実施例を説明するための平面図
である。
【図８】図７のＣＣ線断面図である。
【図９】本発明の第３の実施例を各層毎に説明するため
の平面図である。
【図１０】従来例を説明するための平面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 8422−4Ｍ Ｈ０１Ｌ 31/10 Ａ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 一つの半導体チップ上に光信号入力用の
    ホトダイオードと周辺回路とを集積化し、前記半導体チ
    ップの周辺部分に外部接続用のボンディングパッドを複
    数個有し、前記ホトダイオードと前記ボンディングパッ
    ドを除いて前記半導体チップの表面を遮光膜で被覆した
    ホトダイオード内蔵半導体装置において、 前記ボンディングパッドは複数の配線層を重畳した構造
    を有し、 重畳した複数の配線層のうち少なくとも一つの配線層を
    拡張して絶縁膜上を延在せしめ、 前記拡張した部分が前記遮光膜と層間絶縁されて前記遮
    光膜の非被覆部分を覆うことを特徴とするホトダイオー
    ド内蔵半導体装置。
  2. 【請求項２】 一つの半導体チップ上に光信号入力用の
    ホトダイオードと周辺回路とを集積化し、前記半導体チ
    ップの周辺部分に外部接続用のボンディングパッドを複
    数個有し、前記ホトダイオードと前記ボンディングパッ
    ドを除いて前記半導体チップの表面を遮光膜で被覆した
    ホトダイオード内蔵半導体装置において、 前記ボンディングパッドは前記周辺回路との配線接続を
    行うための１層目配線が接続される第１層目と、 前記第１層目の上に重ねられ前記第１層目より拡張され
    て絶縁膜の上を延在する第２層目とを少なくとも有し、 ３層目配線層から成る遮光膜が層間絶縁されて前記ボン
    ディングパッドの第２層目の端部とを重畳し、 前記ボンディングパッドと前記ボンディングパッドとの
    間の領域に、前記第２層目の拡張部分の端部および前記
    遮光膜の端と重畳する、１層目配線層から成る第２の遮
    光膜を配置したことを特徴とするホトダイオード内蔵半
    導体装置。
  3. 【請求項３】 前記層間絶縁がポリイミド系絶縁膜によ
    るものであることを特徴とする請求項第２項に記載のホ
    トダイオード内蔵半導体装置。
  4. 【請求項４】 一つの半導体チップ上に光信号入力用の
    ホトダイオードと周辺回路とを集積化し、前記半導体チ
    ップの周辺部分に外部接続用のボンディングパッドを複
    数個有し、前記ホトダイオードと前記ボンディングパッ
    ドを除いて前記半導体チップの表面を遮光膜で被覆した
    ホトダイオード内蔵半導体装置において、 前記ボンディングパッドは前記周辺回路との配線接続を
    行うための１層目配線が接続される第１層目と、 前記第１層目の上に重ねられ前記第１層目より拡張され
    て絶縁膜の上を延在する第２層目とを少なくとも有し、 ３層目配線層から成る遮光膜が層間絶縁されて前記ボン
    ディングパッドの第２層目の端部と重畳し、 前記遮光膜は前記ボンディングパッドと前記ボンディン
    グパッドとの間の領域に、前記第２層目の拡張部分の端
    部と重畳するように突出された部分を有することを特徴
    とするホトダイオード内蔵半導体装置。
  5. 【請求項５】 一つの半導体チップ上に光信号入力用の
    ホトダイオードと周辺回路とを集積化し、前記半導体チ
    ップの周辺部分に外部接続用のボンディングパッドを複
    数個有し、前記ホトダイオードと前記ボンディングパッ
    ドを除いて前記半導体チップの表面を遮光膜で被覆した
    ホトダイオード内蔵半導体装置において、 前記ボンディングパッドは前記周辺回路との配線接続を
    行うための１層目配線が接続される第１層目と、 前記第１層目の上に重ねられる第２層目とを有し、 前記第１層目は前記第２層目より拡張されて絶縁膜の上
    を延在し、前記拡張された部分が前記遮光膜とは層間絶
    縁されてその端部と重畳し、且つ前記拡張された部分の
    端に前記１層目配線が接続され、 前記遮光膜は、前記ボンディングパッドと前記ボンディ
    ングパッドとの間の領域に、前記第１層目の拡張部分と
    重畳するように突出された部分を有することを特徴とす
    るホトダイオード内蔵半導体装置。
JP4287582A 1992-09-28 1992-10-26 ホトダイオード内蔵半導体装置 Pending JPH06163868A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4287582A JPH06163868A (ja) 1992-09-28 1992-10-26 ホトダイオード内蔵半導体装置
KR1019930019572A KR940008149A (ko) 1992-09-28 1993-09-24 포토 다이오드 내장 반도체 장치
EP93115633A EP0590598A1 (en) 1992-09-28 1993-09-28 Semiconductor photodiode comprising a light shielding layer

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-258378 1992-09-28
JP25837892 1992-09-28
JP4287582A JPH06163868A (ja) 1992-09-28 1992-10-26 ホトダイオード内蔵半導体装置

Publications (1)

Publication Number Publication Date
JPH06163868A true JPH06163868A (ja) 1994-06-10

Family

ID=26543665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4287582A Pending JPH06163868A (ja) 1992-09-28 1992-10-26 ホトダイオード内蔵半導体装置

Country Status (3)

Country Link
EP (1) EP0590598A1 (ja)
JP (1) JPH06163868A (ja)
KR (1) KR940008149A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629550A (en) * 1994-08-31 1997-05-13 Sanyo Electric Co., Ltd. Photodiode built-in semiconductor device with dummy photodiode
JP2006253422A (ja) * 2005-03-10 2006-09-21 Sony Corp 固体撮像装置
KR100718622B1 (ko) * 2004-09-10 2007-05-16 세이코 엡슨 가부시키가이샤 반도체 장치
JP2008182214A (ja) * 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2019160967A (ja) * 2018-03-12 2019-09-19 富士通株式会社 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169317B1 (en) * 1998-02-13 2001-01-02 Canon Kabushiki Kaisha Photoelectric conversion device and image sensor
DE102007051752B4 (de) 2007-10-30 2010-01-28 X-Fab Semiconductor Foundries Ag Licht blockierende Schichtenfolge und Verfahren zu deren Herstellung
US9704839B2 (en) * 2015-11-18 2017-07-11 Infineon Technologies Ag Semiconductor devices for integration with light emitting chips and modules thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60170255A (ja) * 1984-02-15 1985-09-03 Toshiba Corp 固体撮像装置
DE3705173A1 (de) * 1986-02-28 1987-09-03 Canon Kk Halbleitervorrichtung
JPS6276570A (ja) * 1986-08-25 1987-04-08 Hitachi Ltd ホトセンサ
JPH02376A (ja) * 1987-11-02 1990-01-05 Mitsubishi Electric Corp 半導体集積回路装置
JP3038772B2 (ja) * 1990-03-29 2000-05-08 ソニー株式会社 赤外線センサ
DE69218469T2 (de) * 1991-01-17 1997-11-06 Sony Corp CCD-Bildaufnahmevorrichtung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629550A (en) * 1994-08-31 1997-05-13 Sanyo Electric Co., Ltd. Photodiode built-in semiconductor device with dummy photodiode
KR100718622B1 (ko) * 2004-09-10 2007-05-16 세이코 엡슨 가부시키가이샤 반도체 장치
JP2006253422A (ja) * 2005-03-10 2006-09-21 Sony Corp 固体撮像装置
JP2008182214A (ja) * 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd 半導体装置
JP2019160967A (ja) * 2018-03-12 2019-09-19 富士通株式会社 赤外線検出器、これを用いた赤外線撮像装置、及び赤外線検出器の製造方法

Also Published As

Publication number Publication date
EP0590598A1 (en) 1994-04-06
KR940008149A (ko) 1994-04-29

Similar Documents

Publication Publication Date Title
US6545354B1 (en) Semiconductor device having a barrier layer
US7445947B2 (en) Method of manufacturing solid-state imaging device and solid-state imaging device
JPH06163868A (ja) ホトダイオード内蔵半導体装置
JP2002261260A (ja) 固体撮像装置
JP2925943B2 (ja) ホトダイオード内蔵半導体装置
JP3342291B2 (ja) ホトダイオード内蔵集積回路
US6566728B1 (en) Semiconductor device
JP2006294963A (ja) 固体撮像素子
JP2000200892A (ja) ホトダイオード内蔵半導体装置
US6417560B1 (en) Semiconductor device
JP3748946B2 (ja) ホトダイオード内蔵半導体装置
JPH04349640A (ja) アナログ・デジタル混在集積回路装置実装体
WO1997023909A1 (fr) Circuit integre incorporant une photodiode
JP2001196415A (ja) 半導体装置および半導体装置の製造方法
JP2000200893A (ja) ホトダイオード内蔵集積回路
JPH09321271A (ja) ホトダイオード内蔵集積回路
US20240014239A1 (en) Imaging apparatus
JP2864684B2 (ja) 半導体集積回路
JPS613479A (ja) 半導体装置
WO2020244082A1 (zh) 光学指纹装置、制作方法和电子设备
JPH0621060A (ja) 半導体集積回路装置
JP2910231B2 (ja) 半導体集積回路
JP2694779B2 (ja) 半導体集積回路装置
JP3724923B2 (ja) 半導体装置
JP2903668B2 (ja) 半導体集積回路