JP3724923B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3724923B2 JP3724923B2 JP17081397A JP17081397A JP3724923B2 JP 3724923 B2 JP3724923 B2 JP 3724923B2 JP 17081397 A JP17081397 A JP 17081397A JP 17081397 A JP17081397 A JP 17081397A JP 3724923 B2 JP3724923 B2 JP 3724923B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- light
- light shielding
- opening
- layer portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は半導体受光素子を内蔵した半導体装置に関する。
【0002】
【従来の技術】
図9は、従来から使用されている受光センサを内蔵した半導体集積回路の一部の縦構造図である。受光センサ自身は、この図では示されておらず、他の部分に配置されている。
図9の集積回路において、左半部はこの集積回路の電極領域A、右半部は回路素子領域Bを示している。電極領域Aには、第1の絶縁層8の上に、第1の導電層(第1の配線層)から形成された第1の導電層の部分10a(パッド下層部)と第2の導電層(第2の配線層)から形成された第2の導電層の部分11a(パッド上層部)とからなる接続用パッド12が配置されている。このパッド12にボンディングなどにより配線が接続される。第1の導電層の部分10a(パッド下層部)の周囲には、第2の絶縁層9が形成され、その上に開口11hを有する第2の導電層の部分11bが形成され、遮光膜とされている。
【0003】
次に、回路素子領域Bでは、P-半導体基板4とP+拡散領域5との中に形成されたN-ウェル6の中に、P+拡散領域7が形成され、回路素子としての抵抗を構成している。このP+拡散領域7の両端に、第1の絶縁層8に設けられた開口8hを通して第1の導電層の部分10cからなる引出電極が形成されている。
【0004】
また、この回路素子は、第2の絶縁層9により保護されており、さらにその上に第2の導電層の部分11bが、遮光膜して配置されている。
このように、図9の集積回路の構造は、受光センサ3以外の半導体集積回路上面を第2の導電層の部分11bによる遮光膜で覆うことで、半導体上面より照射した光が受光センサ3以外のPN接合部に入射しないようにしていた。
【0005】
【発明が解決しようとする課題】
このような従来の構成において、電極領域Aの開口11hから光が入射すると、この光は第1及び第2の絶縁層8,9などを通って回路素子領域Bに達し、図9に示すような、P+拡散領域7とN-ウェル6によるダイオード構造(PN接合)、あるいはP+拡散領域7とN-ウェル6とさらにP-半導体基板4又はP+拡散領域5とからなるトランジスタ構造において、電流を生じる。
【0006】
すなわち、受光センサ3の外周部近辺や接続用パッド12の周りなど、第2の導電層の部分11b(遮光膜)の開口部端に照射された光が、屈折して遮光部分の下へ入り込み、第1の導電層の部分10cと第2の導電層の部分11b間の第2の絶縁層9と、第1の導電層の部分10cと拡散領域5間の第1の絶縁層8とを通過し、受光センサ以外のPN接合に到達すると、フォトトランジスタもしくはフォトダイオードとして動作するため、電流リークや誤動作を引き起こしていた。また上述の問題を軽減させるため、第2の導電層の部分11b(遮光膜)の開口部から集積回路素子を一定距離だけ離す必要があった。
【0007】
この発明はかかる問題を解決するためになされたもので、遮光膜の開口部から屈折して遮光部分に回り込む光を遮断もしくは減少させ、回路誤動作を防ぐと共に、遮光膜の開口部から回路素子までの距離を短くすることができる半導体装置を提供しようとするものである。
【0008】
【課題を解決するための手段】
この発明の半導体装置は、
受光素子及び他の半導体素子が形成された半導体基板と、
前記半導体基板の上に形成された絶縁膜と、
前記絶縁膜の上に形成され前記受光素子の受光用の開口を有するとともに前記他の半導体素子への接続用の開口を有する遮光膜と、
前記接続用の開口の中に形成された接続用パッドと、
このパッドから前記遮光膜の下で前記絶縁膜の上を延在するように屈曲して形成されたリード線とを備え、
前記遮光膜の下の前記絶縁膜上または前記絶縁膜中であって、かつ、前記接続用パッドを形成した開口の周りに及び前記リード線に沿って屈曲して遮光壁を形成したことを特徴とするものである。
【0009】
また、この発明の半導体装置は、前記遮光壁が前記接続用の開口部を囲んで環状に形成されたことを特徴とするものである。
【0012】
また、この発明の半導体装置は、前記絶縁膜が複数の層から形成され、前記遮光壁が前記複数の層のうち1層以上を貫いて形成されたことを特徴とするものである。
【0013】
また、この発明の半導体装置は、前記遮光壁が前記遮光膜から前記絶縁膜を貫いて前記半導体基板に達するように形成されたことを特徴とするものである。
【0014】
【発明の実施の形態】
以下に、図面を参照して、この発明の実施の形態について説明する。なお、図中、同一の符号はそれぞれ同一又は相当部分を示す。
実施の形態1.
図1〜図3は、この発明の実施の形態1による半導体装置について説明するための図である。図1は、この発明の実施の形態に共通な半導体装置の一例、特に半導体集積回路装置の平面構成の例を示す図である。この例では、半導体チップ内に受光部(受光センサ)と電極部とを配置したものを示している。
【0015】
図1において、1は半導体チップ(シリコン半導体チップなど)、2は電極部、3は半導体受光素子の受光部(受光センサ)を示している。電極部2の開口と、受光センサ3の開口を除いて、全面に遮光膜が施されている。この遮光膜の下には、多数の回路素子が形成されている。
【0016】
図2は、図1の電極部2を拡大して示す図、図3は図2の平面図におけるX−X線での断面を示す図である。
図2及び図3において、Aは電極領域、Bは回路素子領域を示す。また、4はP-半導体基板(シリコン半導体基板など)、5はP+半導体拡散領域、6はN-ウェル領域、7はP+拡散領域を示す。
【0017】
また、8は、半導体基板1の表面に形成された第1の絶縁層(シリコン酸化膜など)、9はこの第1の絶縁層の上に形成された第2の絶縁層(シリコン酸化膜など)を示し、ここでは両者を合わせて絶縁膜と称することにする。また、10a,10b,10cは第1の絶縁層8の上に形成された第1の導電層の部分(例えば、第1アルミ層の部分)であり、10aは接続用電極としてのパッド12の下層部、10b,10fは第1の導電層の部分10a(パッド下層部)の周囲に形成された第1の導電層の部分(遮光壁)、10cはP+導電領域7の両端に設けられた第1の導電層の部分(引出電極)を示す。
【0018】
11a,11bは、それぞれ第1の導電層の部分10a(パッド12の下層部)の上、及び第2の絶縁層9の上に配置された第2の導電層の部分(例えば、第2アルミ層の部分)であり、11aは接続用パッドの上層部となり、11bは第2の導電層の部分11a(パッド上層部)の周囲に開口11hを有するように形成された他の第2の導電層の部分(遮光膜)を示す。
第1の導電層の部分10a(パッドの下層部)及び第2の導電層の部分11a(パッド上層部)により、接続用パッド12が構成され、この上にボンディングなどにより配線が接続されるものである。
【0019】
次に、図2及び図3の左半部の電極領域Aの構造について説明する。この電極領域Aの中心には第1の導電層の部分10a(パッド下層部)と第2の導電層の部分11a(パッド上層部)とからなるパッド12が配置されている。第2の導電層の部分11a(パッド上層部)からは、図2に示すように引き出し線が延びている。この例では、第2アルミ層が用いられている。
第1の導電層の部分10a(パッド下層部)の周囲には、遮光膜となる第2の導電層の部分11bの下で、第2の導電層の部分11bの開口端近くに、第1の絶縁層8の中に環状に開けられた開口(溝状のスルーホール)8hを埋めた第1の導電層の部分10fと、第1導電層の部分10bが遮光壁として形成されている。
【0020】
この第1の導電層の部分10b,10f(遮光壁)の形成方法としては、第1の絶縁層8の上にレジストを施し、このレジストの開口からエッチングにより環状の溝状にスルーホール8hを形成し、しかる後に第1の導電層を形成し、フォトリソグラフィとエッチングによりパターン形成して、第1の導電層の部分10b,10f(遮光部)を残す。すなわち、第1の導電層の部分10bから半導体基板の拡散領域5にコンタクトを形成する。
また、第2の導電層の部分11a(パッド上層部)の周囲は、開口11hを置いて、第2の導電層の部分11bが遮光膜として配置されている。
【0021】
次に、図2及び図3の右半部の回路素子領域Bの構造について説明する。ここでは、P-半導体基板4とP+拡散領域5との中に形成されたN-ウェル6の中に、P+拡散領域7が形成され、回路素子としての抵抗を構成している。このP+拡散領域7の両端には、第1の絶縁層8に設けられた開口8hを通して第1の導電層の部分10cからなる引出電極が形成されている。
【0022】
この回路素子においては、P+拡散領域7とN-ウェル6との間にPN接合が形成されている。また、N-ウェル6とP-半導体基板4及びP+拡散領域5との間にもPN接合が形成されている。
また、この回路素子は、第2の絶縁層9により保護されており、さらにその上に第2の導電層の部分11bが遮光膜として配置されている。
この例では、回路素子として、抵抗を配置したものを示しているが、これは単に回路素子の一例として示したにすぎない。これは、トランジスタなどの機能素子や容量・抵抗などあらゆる場合が想定されるものである。
【0023】
次に、この実施の形態の機能について説明する。図1に示した半導体装置の受光部(受光センサ)3に光を照射するとき、光は電極部2をも照射する。電極部2において、パッド12の周囲において、第2の導電層の部分11b(遮光膜)の開口部11hから入射した光は、第1及び第2の絶縁層8,9からなる絶縁膜を通って進入しようとするが、少なくともその一部は第1の導電層の部分10b,10fからなる遮光部により遮られ、素子領域に達するのが妨げられる。
【0024】
開口部11hから入射した光が、回路素子のPN接合に達すると、光電流が流れて回路素子の一部がフォトトランジスタもしくはフォトダイオードとして動作し、電流リークや誤動作を引き起こすおそれがある。この実施の形態では、開口部11hと回路素子のPN接合部分との間において、光が伝播する絶縁膜(第1及び第2の絶縁層8,9)の中に第1の導電層の部分10b,10f(遮光壁)を配置させたので、光の進入を遮断もしくは減少させることができる。
この遮光壁10b,10fの位置は、一般には光が入射する開口部の近く配置するのがよいが、光がPN接合に達するのを防止するのであるから、光が入射する開口部と回路素子のPN接合部との間であれば、どこに設けてもよい。
【0025】
以上のように、この実施の形態では、第2の導電層の部分11b(遮光膜)の開口部端の直下に第1の導電層の部分10b(遮光壁)を配置し、この第1の導電層の部分10bから他の第1の導電層の部分10f(コンタクト、遮光壁)を設け、第1の導電層の部分10bと半導体基板4の拡散領域5とを接続することにより、第2の導電層の部分11bの開口部端から回路素子のPN接合部までの間において、第1の導電層の部分10bと拡散領域5間の第1の絶縁層8に配線の壁ができるため、第2の導電層の部分11b(遮光膜)の開口部端より屈折し第1の導電層の部分10bと拡散領域5間の第1の絶縁層8を通過して入り込む光を遮断することができる。これにより、集積回路の電流リークや誤動作を引き起こすことがないようにし、集積回路の動作の安定をはかることができる。
【0026】
実施の形態2.
図4は、この発明の実施の形態2による半導体装置について説明するための図である。この実施の形態において、半導体装置の平面図とその電極部の平面図は、図1及び図2と同様に表わされるので、図1及び図2を援用する。図4はこの実施の形態の図2の平面図におけるX−X線での断面を示す図である。
【0027】
図において、11a,11b,11fは、第2の導電層の部分(例えば、第2アルミ層の部分)であり、11fは第2の絶縁層9の中に環状に開けられた開口(溝状のスルーホール)9hを埋めた第2導電層の部分であり、遮光壁として構成されている。
その他の構成部分は、実施の形態1と同様であるから説明を省略する。なお、この実施の形態では、実施の形態1における、第1の絶縁層8の中の第1導電層の部分10fは形成されていない。
【0028】
次に、この実施の形態の機能について説明する。図1に示した半導体装置の受光センサ3に光を照射するとき、光は電極部2をも照射する。電極部2において、パッド12の周囲の開口部11hから入射した光は、第1及び第2の絶縁層8,9を通って進入しようとするが、少なくともその一部は第2の導電層の部分11f(遮光壁)及び第1の導電層の部分10b(遮光壁)により遮られるので、素子領域に達するのが妨げられる。
【0029】
以上のように、この実施の形態では、第2の導電層の部分11b(遮光膜)の開口部端の直下に第1の導電層の部分10b(遮光壁)を配置し、開口(スルーホール)9hを第2の導電層の部分11fにより埋めて、第1の導電層の部分10bと第2の導電層の部分11bとを接続することで、第2の導電層の部分11bの開口部端から回路素子のPN接合部までの第1の導電層の部分10bと第2の導電層の部分11b間の第2の絶縁層9に遮光壁ができるため、第2の導電層の部分11bの開口部端より屈折し第1の導電層の部分10bと第2の導電層の部分11b間の第2の絶縁層9を通過して入り込む光を遮断することができる。これにより、集積回路の電流リークや誤動作を引き起こすことがないようにし、集積回路の動作の安定をはかることができる。
【0030】
実施の形態3.
図5は、この発明の実施の形態3による半導体装置について説明するための図である。この実施の形態において、半導体装置の平面図とその電極部の平面図は、図1及び図2と同様に表わされるので、図1及び図2を援用する。
【0031】
図5はこの実施の形態の図2の平面図におけるX−X線での断面を示す図である。図において、10a,10b,10fは、第1の導電層の部分(例えば、第1アルミ層の部分)であり、10fは第1の絶縁層8の中に環状に開けられた開口(溝状のスルーホール)8hを埋めた第1の導電層の部分であり、遮光壁として構成されている。
【0032】
また、11a,11b,11fは、第2の導電層の部分(例えば、第2アルミ層の部分)であり、11fは第2の絶縁層9の中に環状に開けられた開口(溝状のスルーホール)9hを埋めた第2の導電層の部分であり、遮光壁として構成されている。
【0033】
この実施の形態では、第1の導電層の部分10b,10fと、第2の導電層の部分11b,11fとが接続されて連続し、絶縁膜(第1及び第2の絶縁層8,9)を貫いて、第2の導電層の部分11bから半導体基板4の拡散層5に達する遮光壁として構成されている。
その他の構成部分は、実施の形態1,2と同様であるから説明を省略する。 なお、この場合、第2の導電層の部分11bは半導体基板4の拡散領域5と同電位となる。
【0034】
次に、この実施の形態の機能について説明する。図1に示した半導体装置の受光センサ3に光を照射するとき、光は電極部2をも照射する。電極部2において、パッド12の周囲の開口部11hから入射した光は、第1及び第2の絶縁層8,9を通って進入しようとするが、第1の導電層の部分10b(遮光壁),10f(遮光壁)及び第2の導電層の部分11f(遮光壁)により遮られ、素子領域に達するのが妨げられる。この場合、第2の導電層の部分11b(遮光膜)と半導体基板4の表面との間の絶縁膜(第1及び第2の絶縁層8,9)は完全に遮光壁10b,10f,11fで遮断される。
【0035】
以上のように、この実施の形態では、第2の導電層の部分11b(遮光膜)の開口部端の直下に第1の導電層の部分10b(遮光壁)を配置し、開口(スルーホール)9hにて第1の導電層の部分10bと第2の導電層の部分11bとを接続し、かつ第1の導電層の部分10bから他の第1の導電層の部分10f(コンタクト、遮光壁)を設け、第1導電層の部分10bと半導体基板4の拡散領域5とを接続している。これにより、第2の導電層の部分11bの開口部端から回路素子のPN接合部までの間において、第1導電層の部分10bと第2の導電層の部分11b間の第2の絶縁層9と、第1の導電層の部分10bと半導体基板4の拡散領域5間の第1の絶縁層8とに遮光部ができるため、第2の導電層の部分11bの開口部端より屈折し、第1の導電層の部分10bと第2の導電層の部分11b間の第2の絶縁層9と、第1導電層の部分10bと半導体基板4の拡散領域5間の第1の絶縁層8とを通過して入り込む光を遮断することができる。これにより、集積回路の電流リークや誤動作を引き起こすことがないようにし、集積回路の動作の安定をはかることができる。
【0036】
実施の形態4.
図6〜図8は、この発明の実施の形態4による半導体装置について説明するための図である。この実施の形態において、半導体装置の平面図は図1と同様に表わされるので、図1を援用する。
図6は、この実施の形態における電極部の遮光構造を拡大して示す平面図である。また、図7はこの実施の形態の他の電極部の構造を示す斜視図、図8は図7の斜視図においてX−X線を破断した断面を示す斜視図である。図6と図7,図8とは、遮光部分の構造が若干異なるが同じ構造概念を有するのであわせて説明する。
【0037】
図6から図8において、Aは電極領域、Bは回路素子領域、Cは遮光領域を示す。また、10a,10dは、第1の絶縁層8の上の第1の導電層の部分(例えば、第1アルミ層の部分)であり、10aは接続用パッドを形成すると同時にパッド12へのリード線部分10a1を有する。この第1の導電層の部分10aは、リード線部分10a1では図示のとおり屈曲部分10a2を有するように形成されている。
【0038】
第1の導電層の部分10dは、第1の導電層の部分10aのリード線部分10a1と所定間隔をおきながらこのリード線部分10a1に沿って屈曲して形成された屈曲部分10d1を有するとともに、第2の導電層の部分11b(遮光膜)の開口部11hに沿って延在する線部分10d2を有する。
【0039】
次に、この実施の形態の機能について説明する。図1に示した半導体装置の受光部3に光を照射するとき、光は電極部2をも照射する。電極部2において、パッド12の周囲の開口部11hから入射した光は、第1の導電層の部分10aのリード線部分10a1に沿って第2の絶縁層9(図6〜8では、図示されていないが、第1の絶縁層8の上に形成されている)の中を進入してくるが、遮光領域Cにおいて、リード線部分10a1の屈曲部部分10a2と第1の導電層の部分10dの屈曲部分10d1と、開口部11hと対向した線部分10d2とにより遮蔽され、その通過が妨げれられる。
【0040】
以上のように、この実施の形態によれば、第2の導電層の部分11b(遮光膜)の開口部端に交差する第1の導電層10aのリード線部分10a1を第2の導電層の部分11bの直下で屈曲させて屈曲部分10a2を形成し、かつこのリード線部分10a1の両側に、別の第1の導電層の部分10dの線を所定間隔をおい沿うように配置することで、遮光用の第2の導電層の部分11bの開口部端に交差するリード線部分10a1に沿って、第1の導電層の部分10bと第2の導電層の部分11b間の第2の絶縁層9を通過して入り込む光を減少させることができる。
【0041】
また、この実施の形態の変形例として、遮光領域Cを次のように構成することができる。
すなわち、図6に示した第1の導電層の部分10dを、その直下の第1の絶縁層8にスルーホールを設けてそのスルーホールを埋めるように形成する。これにより、第1の絶縁層8を通ってくる進入光をも遮断できる。
また、図6に示した第1の導電層の部分10dの直上の第2の絶縁層9にスルーホールを設け、第2の導電層の部分11bがそのスルーホールを埋めるように形成する。これにより、第2の絶縁層9を通って進入してくる光を遮断できる。
【0042】
以上の各実施の形態では、この発明の遮光構造について、パッドの周りに設けられた遮光膜の開口部を例にとって、説明した。しかし、この発明の遮光構造はパッドの開口に対して設けるように限定されるものではない。受光素子の受光面の外周部において、遮光膜の開口端から入射してくる光を遮蔽するためにも同様に用いられ、有効なものである。その他の開口であっても同様である。
【0043】
【発明の効果】
この発明によれば、受光素子の受光用の開口あるいは回路素子の接続用の開口を除いて表面が遮光膜で遮光された半導体装置において、開口の周りで遮光膜の下に遮光壁を形成したので、表面の遮光膜の開口部から屈折して遮光部分に回り込む光を遮断もしくは減少させ、回路誤動作を防ぐと共に、遮光膜の開口部から回路素子までの距離を短くすることができる。
【0044】
また、この発明によれば、表面の遮光膜の下に開口部を囲むように環状の遮光壁を形成したので、遮光膜の開口部から屈折して遮光部分に回り込む光を十分に遮断もしくは減少させることができる。
【0045】
また、この発明によれば、開口部の中に接続用パッドが形成され、かつこのパッドからリード線が延在する半導体装置において、表面の遮光膜の下に遮光壁を備えたので、接続用パッドの周りの遮光膜の開口からの光を遮断もしくは減少させることができる。
【0046】
また、この発明によれば、接続用パッドから屈曲して形成されたリード線に沿って、屈曲して遮光壁を形成したので、表面の遮光膜の開口部からリード線に沿って屈折して遮光部分に回り込む光を遮断もしくは減少させることができる。
【0047】
また、この発明によれば、表面の遮光膜の下の絶縁膜を複数の層から形成し、遮光壁を複数の層のうち1層以上を貫いて形成したので、絶縁層ごとに遮光壁が形成でき、表面の遮光膜の開口部から入射してくる光を遮断もしくは減少させることができる。
【0048】
また、この発明によれば、遮光壁を表面の遮光壁から中間の絶縁膜を貫いて半導体基板に達するように形成したので、表面の遮光膜の開口部から入射してくる光を十分に遮断することができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1〜4の半導体装置における半導体チップの平面構造を示す図である。
【図2】 この発明の実施の形態1〜4の半導体装置における接続用電極領域の平面構造を説明するための拡大図である。
【図3】 この発明の実施の形態1による半導体装置の遮光構造を説明するための縦構造断面図である。
【図4】 この発明の実施の形態2による半導体装置の遮光構造を説明するための縦構造断面図である。
【図5】 この発明の実施の形態3による半導体装置の遮光構造を説明するための縦構造断面図である。
【図6】 この発明の実施の形態4による半導体装置の遮光構造を説明するための電極領域と遮光領域の平面図である。
【図7】 この発明の実施の形態4による半導体装置の遮光構造を説明するための電極領域と遮光領域の斜視図である。
【図8】 この発明の実施の形態4による半導体装置の遮光構造を説明するための電極領域と遮光領域の破断斜視図である。
【図9】 従来の半導体装置の遮光構造を説明するための縦構造断面図である。
【符号の説明】
1 半導体チップ、2 電極部、3 受光部(受光センサ)、4 P-半導体基板、5 P+拡散領域、6 N-ウェル領域、7 P+拡散領域、8 第1の絶縁層(絶縁膜)、8h 開口、9 第2の絶縁層(絶縁膜)、9h 開口、10a 第1の導電層の部分(接続用パッドの下層部)、10b 第1の導電層の部分(遮光壁)、10c 第1の導電層の部分(引出電極)、10d 第1の導電層の部分(遮光壁)、10f 第1の導電層の部分(遮光壁)、10a1 リード線部分、10a2 屈曲部分、10d1 屈曲部分(遮光壁)、10d2 線部分(遮光壁)、11a 第2の導電層の部分(接続用パッドの上層部)、11b 第2の導電層の部分(遮光膜)、11f 第2の導電層の部分(遮光壁)、12 接続用パッド、A 電極領域、B 回路素子領域、C 遮光領域。
Claims (3)
- 受光素子及び他の半導体素子が形成された半導体基板と、
前記半導体基板の上に形成された絶縁膜と、
前記絶縁膜の上に形成され前記受光素子の受光用の開口を有するとともに前記他の半導体素子への接続用の開口を有する遮光膜と、
前記接続用の開口の中に形成された接続用パッドと、
このパッドから前記遮光膜の下で前記絶縁膜の中を延在するように形成され、屈曲部分を有するリード線と、
前記遮光膜の下で前記絶縁膜の中を延在するように形成され、前記リード線に沿って屈曲して形成された屈曲部分、及び前記接続用の開口部に沿って延在する線部分を有する遮光壁とを備えたことを特徴とする半導体装置。 - 前記絶縁膜が複数の層から形成され、前記遮光壁が前記複数の層のうち1層以上を貫いて形成されたことを特徴とする請求項1に記載の半導体装置。
- 前記遮光壁が前記遮光膜から前記絶縁膜を貫いて前記半導体基板に達するように形成されたことを特徴とする請求項2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17081397A JP3724923B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17081397A JP3724923B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1117159A JPH1117159A (ja) | 1999-01-22 |
JP3724923B2 true JP3724923B2 (ja) | 2005-12-07 |
Family
ID=15911821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17081397A Expired - Fee Related JP3724923B2 (ja) | 1997-06-27 | 1997-06-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3724923B2 (ja) |
-
1997
- 1997-06-27 JP JP17081397A patent/JP3724923B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1117159A (ja) | 1999-01-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0138887B1 (ko) | 반도체 장치 및 그 제조 방법 | |
EP0431490B1 (en) | Semiconductor integrated circuit device having pads at periphery of semiconductor chip | |
KR100208633B1 (ko) | 포토 다이오드 내장 반도체 장치 | |
JP3724923B2 (ja) | 半導体装置 | |
JP4777899B2 (ja) | 半導体装置 | |
EP0590598A1 (en) | Semiconductor photodiode comprising a light shielding layer | |
JP3864295B2 (ja) | 半導体素子及びその製造方法 | |
KR100306411B1 (ko) | 반도체장치배선의레이아웃방법및반도체장치를위한배선레이아웃프로그램이기록되는기록매체 | |
JP3342291B2 (ja) | ホトダイオード内蔵集積回路 | |
US7492009B2 (en) | Semiconductor device having silicon on insulator structure and method of fabricating the same | |
EP0337482B1 (en) | Semiconducteur protection device | |
JP2560846B2 (ja) | 光半導体装置 | |
JP2000200892A (ja) | ホトダイオード内蔵半導体装置 | |
JP3378811B2 (ja) | 半導体集積回路装置 | |
JP2852222B2 (ja) | 光半導体集積回路装置 | |
JP3172253B2 (ja) | 光半導体装置 | |
JP3408165B2 (ja) | 半導体集積回路装置 | |
JP3748946B2 (ja) | ホトダイオード内蔵半導体装置 | |
KR100714478B1 (ko) | 와이어 본딩 신뢰성이 향상된 반도체 소자 및 그 제조 방법 | |
JP3408164B2 (ja) | 半導体集積回路装置 | |
JPH09321271A (ja) | ホトダイオード内蔵集積回路 | |
JP3384690B2 (ja) | 光半導体集積回路 | |
JP2864684B2 (ja) | 半導体集積回路 | |
WO1997023909A1 (fr) | Circuit integre incorporant une photodiode | |
JP2000200893A (ja) | ホトダイオード内蔵集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050308 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050405 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050816 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |