JP3172253B2 - 光半導体装置 - Google Patents

光半導体装置

Info

Publication number
JP3172253B2
JP3172253B2 JP12751792A JP12751792A JP3172253B2 JP 3172253 B2 JP3172253 B2 JP 3172253B2 JP 12751792 A JP12751792 A JP 12751792A JP 12751792 A JP12751792 A JP 12751792A JP 3172253 B2 JP3172253 B2 JP 3172253B2
Authority
JP
Japan
Prior art keywords
light
shielding film
hole
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12751792A
Other languages
English (en)
Other versions
JPH05326917A (ja
Inventor
恵司 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP12751792A priority Critical patent/JP3172253B2/ja
Publication of JPH05326917A publication Critical patent/JPH05326917A/ja
Application granted granted Critical
Publication of JP3172253B2 publication Critical patent/JP3172253B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はホトダイオードをバイポ
ーラICとを一体化した光半導体装置に関する。
【0002】
【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドIC化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
【0003】このような光半導体装置の従来の構造とし
て、例えば特開平1−205564号公報に記載された
ものが公知である。これを図11に示す。同図におい
て、(1)はP型の半導体基板、(2)はP型のエピタ
キシャル層、(3)はN型のエピタキシャル層、(4)
はP+型分離領域、(5)はN+型拡散領域、(6)はN
+型埋め込み層、(7)はP型ベース領域、(8)はN+
型エミッタ領域である。ホトダイオード()はP型エ
ピタキシャル層(2)とN型エピタキシャル層(3)と
のPN接合で形成し、N+型拡散領域(5)をカソード
取出し、分離領域(4)をアノード取出しとしたもので
ある。NPNトランジスタ(10)はP型エピタキシャ
ル層(2)とN型エピタキシャル層(3)との境界に埋
め込み層(6)を設け、N型エピタキシャル層(3)を
コレクタとしたものである。そして、基板(1)からの
オートドープ層(11)によって加速電界を形成し、空
乏層より深部の領域で発生したキャリアの移動を容易に
したものである。
【0004】斯る装置は、光信号を受光する必要性か
ら、前記光信号の波長の光が通過できる樹脂にてモール
ドされる。また、NPNトランジスタ(10)等の領域
でも光入射によって光生成キャリアが発生し、このキャ
リアが寄生効果や誤動作を招く。そのためICチップに
は、ホトダイオード()部分のみに光が照射される手
段を拠す必要がある。
【0005】上記手段として最も簡便な方法は、多層配
線技術を利用したAl配線層を遮光膜として用いる方法
である。すなわち単層又は多層構造で素子間接続を行っ
た後、ポリイミド系樹脂による層間絶縁膜を介してIC
チップ全面にAl膜を形成し、このAl膜のホトダイオ
ード()部分を開口して光入射用の窓としたものであ
る。
【0006】
【発明が解決しようとする課題】しかしながら、ポリイ
ミド系樹脂の上を一定面積以上の大きさのAl膜で被覆
すると、後のAlアロイ工程等の加熱(300〜400
℃)によってAl膜がふくれる現象が発生することが知
られている。このふくれは、ポリイミド系樹脂が吸湿性
であることから、樹脂に水分が付着し、その水分が熱処
理によって蒸発することに起因すると考えられている。
そのため、Al膜で被う場合はある面積毎にガス抜き穴
を設ける必要がある(特公昭58−46853号に詳し
い)。一方、ガス抜き穴を設ければ当然そこから光が入
射し、不要部で光生成キャリアが生成されて寄生効果、
誤動作の要因になる。
【0007】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑み成されたもので、遮光膜(42)の貫通孔
(43)の周囲にスルーホールを設けて貫通孔(43)
の周囲を遮光膜(42)と第2の遮光膜(44)との接
続部(45)で囲み、接続部(45)の一部を切ってガ
ス抜き用の通路(46)を形成し、この通路(46)を
屈曲させることによって、入射光の遮光と層間絶縁膜
(41)のガス抜きとを両立させた構造を提供するもの
である。
【0008】
【作用】本発明によれば、貫通孔(43)を囲む接続部
(45)を切って通路(46)を設けたので、ポリイミ
ド樹脂で発生したガスは通路(46)を通って貫通孔
(43)より外に排出される。その一方で、貫通孔(4
3)の下に第2の遮光膜(44)を設け、通路を屈曲さ
せることにより、光が直進性を有するので、接続部(4
5)で囲まれた領域から外へ抜けることがない。
【0009】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。先ず図8を用いて全体の概略を説明
する。図8はホトダイオード(21)とNPNトランジ
スタ(22)とを組み込んだICの断面図である。同図
において、(23)はP型の単結晶シリコン半導体基
板、(24)は基板(23)上に気相成長法によりノン
ドープで積層した厚さ15〜20μの第1のエピタキシ
ャル層、(25)は第1のエピタキシャル層(24)上
に気相成長法によりリン(P)ドープで積層した厚さ4
〜6μの第2のエピタキシャル層である。基板(23)
は一般的なバイポーラICのものより不純物濃度が低い
40〜60Ω・cmの比抵抗のものを用い、第1のエピ
タキシャル層(24)はノンドープで積層することによ
り、積層時で1000Ω・cm以上、拡散領域を形成す
るための熱処理を与えた後の完成時で200〜1500
Ω・cmの比抵抗を有する。第2のエピタキシャル層
(25)は、リン(P)を10 15〜1016cm-3程ドー
プすることにより、0.5〜3.0Ω・cmの比抵抗を
有する。
【0010】第1と第2のエピタキシャル層(24)
(25)は、両者を完全に貫通するP +型分離領域(
)によってホトダイオード(21)形成部分とNPN
トランジスタ(22)形成部分とに電気的に分離され
る。この分離領域(26)は、基板(23)表面から上
下方向に拡散した第1の分離領域(27)と、第1と第
2のエピタキシャル層(24)(25)の境界から上下
方向に拡散した第2の分離領域(28)と、第2のエピ
タキシャル層(25)表面から形成した第3の分離領域
(29)から成り、3者が連結することで第1と第2の
エピタキシャル層(24)(25)を島状に分離する。
【0011】ホトダイオード(21)部の第2のエピタ
キシャル層(25)表面には、ホトダイオード(21
のカソード取出しとなるN+型拡散領域(30)を形成
する。N+型拡散領域(30)を第1の島領域の略全面
に拡大すると、カソードの取出し直列抵抗を低減でき
る。N+型拡散領域(30)上の酸化膜は部分的に開口
され、この開口部を覆うようにしてシリコン表面に直に
接触する反射防止膜(31)を形成する。反射防止膜
(31)は膜厚400〜1000Åのシリコン窒化膜
(SiN)と膜厚4000〜7000Åのシリコン酸化
膜(SiO2)から成る。反射防止膜(31)の一部は
除去され、除去された部分にコンタクトホールを介して
カソード電極(32)がN+型拡散領域(30)にオー
ミック接触する。また、分離領域(26)をホトダイオ
ード(21)のアノード側低抵抗取出し領域として、ア
ノード電極(33)が分離領域(26)の表面にコンタ
クトする。
【0012】NPNトランジスタ(22)部の第1と第
2のエピタキシャル層(24)(25)の境界部には、
+型の埋め込み層(34)が埋め込まれている。埋め
込み層(34)上方の第2のエピタキシャル層(25)
表面には、NPNトランジスタ(22)のP型のベース
領域(35)、N+型のエミッタ領域(36)、および
+型のコレクタコンタクト領域(37)を形成する。
各拡散領域上には1層目の配線層による電極配線(3
8)がコンタクトホールを介してオーミック接触する。
尚、前記アノード電極(32)とカソード電極(33)
は1層目の配線層によるものである。その上にはPIX
等からなる層間絶縁膜(39)と2層目の電極配線(4
0)を設ける。電極配線(38)(39)が絶縁膜上を
延在することによって各素子を電気接続し、ホトダイオ
ード(21)が光信号入力部を、NPNトランジスタ
22)が他の素子と共に信号処理回路を構成する。
【0013】電極配線(40)上はPIX(日立化成:
商品名)等のポリイミド系樹脂による膜厚1.0〜2.
0μの層間絶縁膜(41)が覆い、層間絶縁膜(41)
上に3層目Al膜による遮光膜(42)を形成する。遮
光膜(42)の上は再度ポリイミド系樹脂から成るジャ
ケット・コートが被覆する。遮光膜(42)は、ホトダ
イオード(21)部以外の殆どの領域を覆うと共に、大
体一定間隔でスリット状の貫通孔(43)が設けられ
る。貫通孔(43)は10μ×10μ程度の大きさを有
し、遮光膜(42)が300μ×300μ以上の面積で
連続することのないように多数箇所に設けられる。
【0014】遮光膜(42)の貫通孔(43)の下部に
は、2層目の電極配線(40)によって貫通孔(43)
をふさぐ第2の遮光膜(44)を形成する。第2の遮光
膜(44)は、貫通孔(43)の大きさより大きく60
μ×70μ程の大きさに形成され、それは素子間接続を
行う電極配線(40)の一部であっても、素子間接続に
関与しないダミーの配線であっても良い。
【0015】そして、ホトダイオード(21)上の層間
絶縁膜(39)(41)と遮光膜(42)、およびジャ
ケット・コートが光入射のために除去され、全体のチッ
プはシリコン酸化膜と同等の光屈折率を有し且つ光信号
の波長の光を通過するようなエポキシ系樹脂にてモール
ドされる。ホトダイオード(21)は、カソード電極
(32)に+5Vの如きVCC電位を、アノード電極(3
3)にGND電位を印加した逆バイアス状態で動作させ
る。このような逆バイアスを与えると、ホトダイオード
21)の第1と第2のエピタキシャル層(24)(2
5)の境界から空乏層が拡がり、第1のエピタキシャル
層(24)が高比抵抗層であることから特に第1のエピ
タキシャル層(24)中に大きく拡がる。その空乏層は
基板(23)に達するまで容易に拡がり、厚さ20〜2
5μの極めて厚い空乏層を得ることができる。そのた
め、ホトダイオード(21)の接合容量を低減し、高速
応答を可能にする。
【0016】続いて、本願の特徴とする貫通孔(43)
部の詳細を説明する。図1は貫通孔(43)部を示す平
面図、図2は図1のAA線断面図である。貫通孔(4
3)の下部に2層目の電極配線(40)による第2の遮
光膜(44)が貫通孔(43)をふさぐように配置さ
れ、その周囲の層間絶縁膜(41)にはスルーホールを
設ける。このスルーホールを通して遮光膜(42)と第
2の遮光膜(44)とがコンタクトして接続部(45)
を形成する。接続部(45)は貫通孔(43)を取り囲
むように(図示斜線部)形成され、その一部は切断され
ている。切断した部分はポリイミド系層間絶縁膜(4
1)が連続する部分となり、層間絶縁膜(41)で発生
したガスが図示矢印の如き経路で通過することのできる
通路(46)となる。通路(46)の途中は接続部(4
5)が突出しており、突出させることによって通路(4
6)を蛇行、屈曲させ、通路(46)の入口から貫通孔
(43)までが一直線に結べないようなパターン形状と
している。
【0017】このようなパターン形状によれば、層間絶
縁膜(41)で発生したガスは通路(45)を通って貫
通孔(43)から逃げることができるので、Alのふく
れ現象を防止できる。一方、光はガスと異り直進性を有
するから、貫通孔(43)を通過した光は通路(46)
が屈曲していることによって通路(46)の外に出るこ
とができない。まして、下には第2の遮光膜(44)が
存在するので、シリコン基板(23)にまで達すること
はない。このように、本願はガスと光の性質に着目し
て、ガス抜きと遮光を同時に行うことができるものであ
る。
【0018】尚、接続部(45)のパターンは図1に示
したものに限られることはない。要はガスが通過できる
通路を確保できると同時に、光が外にもれないように通
路が屈曲していれば済む。このバリエーションを図3〜
図7に示した。全て本願の作用効果が得られるパターン
である。
【0019】
【発明の効果】以上に説明した通り、本発明によればポ
リイミド系樹脂によって層間接続を行い、ホトダイオー
ド部以外の領域を遮光膜(42)で被覆した光半導体装
置において、ガス抜きと余分な光の遮光を同時に行うこ
とのできる有益なものである。
【図面の簡単な説明】
【図1】本発明を説明するための平面図である。
【図2】図1のAA線断面図である。
【図3】別の実施例を示す平面図である。
【図4】別の実施例を示す平面図である。
【図5】別の実施例を示す平面図である。
【図6】別の実施例を示す平面図である。
【図7】別の実施例を示す平面図である。
【図8】本発明を説明するための断面図である。
【図9】従来例を説明するための断面図である。

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 同一基板上に光信号入力用のホトダイオ
    ードと信号処理回路用のトランジスタとを形成し、前記
    ホトダイオードの領域を除く領域を遮光膜で覆い、前記
    遮光膜より下層の配線層で前記トランジスタを結線する
    と共に、前記遮光膜と前記配線層との間をポリイミド系
    の絶縁膜で層間絶縁した光半導体装置において、 前記遮光膜に貫通孔を多数設け、該貫通孔の下には下層
    の配線層で第2の遮光膜を形成し、 前記貫通孔の周囲の層間絶縁膜にスルーホールを設けて
    前記貫通孔の周囲を前記遮光膜と前記第2の遮光膜の接
    続部で囲み、 前記接続部はその一部が切れてガス抜き用の通路を形成
    すると共に、前記通路を屈曲させたことを特徴とする光
    半導体装置。
  2. 【請求項2】 前記第2の遮光膜は回路素子間の結線を
    行う電極配線であることを特徴とする請求項1記載の光
    半導体装置。
  3. 【請求項3】 前記第2の遮光膜はダミーの電極配線で
    あることを特徴とする請求項1記載の光半導体装置。
JP12751792A 1992-05-20 1992-05-20 光半導体装置 Expired - Fee Related JP3172253B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12751792A JP3172253B2 (ja) 1992-05-20 1992-05-20 光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12751792A JP3172253B2 (ja) 1992-05-20 1992-05-20 光半導体装置

Publications (2)

Publication Number Publication Date
JPH05326917A JPH05326917A (ja) 1993-12-10
JP3172253B2 true JP3172253B2 (ja) 2001-06-04

Family

ID=14961974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12751792A Expired - Fee Related JP3172253B2 (ja) 1992-05-20 1992-05-20 光半導体装置

Country Status (1)

Country Link
JP (1) JP3172253B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3601761B2 (ja) * 1998-11-19 2004-12-15 松下電器産業株式会社 受光素子およびその製造方法
JP2001144317A (ja) * 1999-11-15 2001-05-25 Sharp Corp 回路内蔵型受光素子
CA2329287A1 (en) * 2000-01-21 2001-07-21 Symagery Microsystems Inc. Host interface for imaging arrays

Also Published As

Publication number Publication date
JPH05326917A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
JP2557750B2 (ja) 光半導体装置
US20100258895A1 (en) Photodiode semiconductor device and manufacturing method
TW584962B (en) Photo semiconductor IC device and method for making the same
JP3172253B2 (ja) 光半導体装置
KR100208633B1 (ko) 포토 다이오드 내장 반도체 장치
JP3157274B2 (ja) 光半導体装置
JP2584360B2 (ja) 光半導体装置
JPH10289994A (ja) 光センサ集積回路装置
JP3138057B2 (ja) 光半導体装置
JPWO2002056381A1 (ja) 半導体装置及びその製造方法
JPH04271172A (ja) 光半導体装置
JPH05335532A (ja) 光半導体装置
JP2940818B2 (ja) 光半導体装置とその製造方法
KR100208644B1 (ko) 광 반도체 장치
JP2852222B2 (ja) 光半導体集積回路装置
JP2620655B2 (ja) 光半導体装置
JP2000200892A (ja) ホトダイオード内蔵半導体装置
JP3748946B2 (ja) ホトダイオード内蔵半導体装置
JPH09293847A (ja) ホトダイオード内蔵集積回路
JPS6269672A (ja) 光感半導体集積回路装置
JP2000223693A (ja) 半導体装置の製造方法
JPH04298077A (ja) 光半導体装置
JP2000200893A (ja) ホトダイオード内蔵集積回路
JPH02135770A (ja) 半導体集積回路
WO1997023909A1 (fr) Circuit integre incorporant une photodiode

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees