JP3138057B2 - 光半導体装置 - Google Patents

光半導体装置

Info

Publication number
JP3138057B2
JP3138057B2 JP04132497A JP13249792A JP3138057B2 JP 3138057 B2 JP3138057 B2 JP 3138057B2 JP 04132497 A JP04132497 A JP 04132497A JP 13249792 A JP13249792 A JP 13249792A JP 3138057 B2 JP3138057 B2 JP 3138057B2
Authority
JP
Japan
Prior art keywords
light
region
photodiode
shielding film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04132497A
Other languages
English (en)
Other versions
JPH05326908A (ja
Inventor
恵司 三田
修 城間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP04132497A priority Critical patent/JP3138057B2/ja
Publication of JPH05326908A publication Critical patent/JPH05326908A/ja
Application granted granted Critical
Publication of JP3138057B2 publication Critical patent/JP3138057B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はホトダイオードとバイポ
ーラICとを一体化した光半導体装置に関する。
【0002】
【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドIC化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
【0003】このような光半導体装置の従来の構造とし
て、例えば特開平1−205564号公報に記載された
ものが公知である。これを図5に示す。同図において、
(1)はP型の半導体基板、(2)はP型のエピタキシ
ャル層、(3)はN型のエピタキシャル層、(4)はP
+型分離領域、(5)はN+型拡散領域、(6)はN+
埋め込み層、(7)はP型ベース領域、(8)はN+
エミッタ領域である。ホトダイオード()はP型エピ
タキシャル層(2)とN型エピタキシャル層(3)との
PN接合で形成し、N+型拡散領域(5)をカソード取
出し、分離領域(4)をアノード取出しとしたものであ
る。NPNトランジスタ(10)はP型エピタキシャル
層(2)とN型エピタキシャル層(3)との境界に埋め
込み層(6)を設け、N型エピタキシャル層(3)をコ
レクタとしたものである。そして、基板(1)からのオ
ートドープ層(11)によって加速電界を形成し、空乏
層より深部の領域で発生したキャリアの移動を容易にし
たものである。
【0004】斯る装置は、光信号を受光する必要性か
ら、前記光信号の波長の光が通過できる樹脂にてモール
ドされる。また、NPNトランジスタ(10)等の領域
でも光入射によって光生成キャリアが発生し、このキャ
リアが寄生効果や誤動作を招く。そのためICチップに
は、ホトダイオード()部分のみに光が照射される手
段を拠す必要がある。
【0005】上記手段として最も簡便な方法は、多層配
線技術を利用したAl配線層を遮光膜として用いる方法
である。すなわち単層又は多層構造で素子間接続を行っ
た後、ポリイミド系樹脂による層間絶縁膜を介してIC
チップ全面にAl膜を形成し、このAl膜のホトダイオ
ード()部分を開口して光入射用の窓としたものであ
る。
【0006】
【発明が解決しようとする課題】しかしながら、ポリイ
ミド系樹脂の上を一定面積以上の大きさのAl膜で被覆
すると、後のAlアロイ工程等の加熱(300〜400
℃)によってAl膜がふくれる現象が発生することが知
られている。このふくれは、ポリイミド系樹脂が吸湿性
であることから、樹脂に水分が付着し、その水分が熱処
理によって蒸発することに起因すると考えられている。
そのため、Al膜で被う場合はある面積毎にガス抜き穴
を設ける必要がある(特公昭58−46853号に詳し
い)。一方、ガス抜き穴を設ければ当然そこから光が入
射し、不要部で光生成キャリアが生成されて寄生効果、
誤動作の要因になる。
【0007】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑み成されたもので、遮光膜(42)にガス抜き
用の貫通孔(50)を形成し、貫通孔(50)の下部に
は回路素子を配置せず、光が到達するエピタキシャル層
(25)(24)をP+分離領域(27)で分離し、分
離した領域で発生した光生成キャリアをVCC又はGND
へ逃がすことにより、ガス抜きと誤動作の防止を両立さ
せたものである。
【0008】
【作用】本発明によれば、遮光膜(42)に貫通孔(5
0)を設けることによってポリイミド樹脂で発生したガ
スを貫通孔(50)から外へ排気できる。よって、Al
膜のふくれ現象は生じない。一方、貫通孔(50)の下
には回路素子を配置せず(ダミーのホトダイオードが配
置される)、ここで発生した光生成キャリアを固定電位
に逃がす構造としたので、余分な光生成キャリアが他の
回路素子へ達しないで、これを消滅させることができ
る。
【0009】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。先ず図4を用いて全体の概略を説明
する。図4はホトダイオード(21)とNPNトランジ
スタ(22)とを組み込んだICの断面図である。同図
において、(23)はP型の単結晶シリコン半導体基
板、(24)は基板(23)上に気相成長法によりノン
ドープで積層した厚さ15〜20μの第1のエピタキシ
ャル層、(25)は第1のエピタキシャル層(24)上
に気相成長法によりリン(P)ドープで積層した厚さ4
〜6μの第2のエピタキシャル層である。基板(23)
は一般的なバイポーラICのものより不純物濃度が低い
40〜60Ω・cmの比抵抗のものを用い、第1のエピ
タキシャル層(24)はノンドープで積層することによ
り、積層時で1000Ω・cm以上、拡散領域を形成す
るための熱処理を与えた後の完成時で200〜1500
Ω・cmの比抵抗を有する。第2のエピタキシャル層
(25)は、リン(P)を10 15〜1016cm-3程ドー
プすることにより、0.5〜3.0Ω・cmの比抵抗を
有する。
【0010】第1と第2のエピタキシャル層(24)
(25)は、両者を完全に貫通するP +型分離領域(
)によってホトダイオード(21)形成部分とNPN
トランジスタ(22)形成部分とに電気的に分離され
る。この分離領域(26)は、基板(23)表面から上
下方向に拡散した第1の分離領域(27)と、第1と第
2のエピタキシャル層(24)(25)の境界から上下
方向に拡散した第2の分離領域(28)と、第2のエピ
タキシャル層(25)表面から形成した第3の分離領域
(29)から成り、3者が連結することで第1と第2の
エピタキシャル層(24)(25)を島状に分離する。
【0011】ホトダイオード(21)部の第2のエピタ
キシャル層(25)表面には、ホトダイオード(21
のカソード取出しとなるN+型拡散領域(30)を形成
する。N+型拡散領域(30)を第1の島領域の略全面
に拡大すると、カソードの取出し直列抵抗を低減でき
る。N+型拡散領域(30)上の酸化膜は部分的に開口
され、この開口部を覆うようにしてシリコン表面に直に
接触する反射防止膜(31)を形成する。反射防止膜
(31)は膜厚400〜1000Åのシリコン窒化膜
(SiN)と膜厚4000〜7000Åのシリコン酸化
膜(SiO2)から成る。反射防止膜(31)の一部は
除去され、除去された部分にコンタクトホールを介して
カソード電極(32)がN+型拡散領域(30)にオー
ミック接触する。また、分離領域(26)をホトダイオ
ード(21)のアノード側低抵抗取出し領域として、ア
ノード電極(33)が分離領域(26)の表面にコンタ
クトする。
【0012】NPNトランジスタ(22)部の第1と第
2のエピタキシャル層(24)(25)の境界部には、
+型の埋め込み層(34)が埋め込まれている。埋め
込み層(34)上方の第2のエピタキシャル層(25)
表面には、NPNトランジスタ(22)のP型のベース
領域(35)、N+型のエミッタ領域(36)、および
+型のコレクタコンタクト領域(37)を形成する。
各拡散領域上には1層目の配線層による電極配線(3
8)がコンタクトホールを介してオーミック接触する。
尚、前記アノード電極(32)とカソード電極(33)
は1層目の配線層によるものである。その上にはPIX
等からなる層間絶縁膜(39)と2層目の電極配線(4
0)を設ける。電極配線(38)(39)が絶縁膜上を
延在することによって各素子を電気接続し、ホトダイオ
ード(21)が光信号入力部を、NPNトランジスタ
22)が他の素子と共に信号処理回路を構成する。
【0013】電極配線(40)上はPIX(日立化成:
商品名)等のポリイミド系樹脂による膜厚1.0〜2.
0μの層間絶縁膜(41)が覆い、層間絶縁膜(41)
上に3層目Al膜による遮光膜(42)を形成する。遮
光膜(42)の上は再度ポリイミド系樹脂から成るジャ
ケット・コートが被覆する。そして、ホトダイオード
21)上の層間絶縁膜(39)(41)と遮光膜(4
2)、およびジャケット・コートが光入射のために除去
され、全体のチップはシリコン酸化膜と同等の光屈折率
を有し且つ光信号の波長の光を通過するようなエポキシ
系樹脂にてモールドされる。
【0014】ホトダイオード(21)は、カソード電極
(32)に+5Vの如きVCC電位を、アノード電極(3
3)にGND電位を印加した逆バイアス状態で動作させ
る。このような逆バイアスを与えると、ホトダイオード
21)の第1と第2のエピタキシャル層(24)(2
5)の境界から空乏層が拡がり、第1のエピタキシャル
層(24)が高比抵抗層であることから特に第1のエピ
タキシャル層(24)中に大きく拡がる。その空乏層は
基板(23)に達するまで容易に拡がり、厚さ20〜2
5μの極めて厚い空乏層を得ることができる。そのた
め、ホトダイオード(21)の接合容量を低減し、高速
応答を可能にする。
【0015】続いて、本願の特徴とする貫通孔の詳細を
説明する。図1は貫通孔(50)部を示す断面図、図2
は平面図である。ポリイミド層間絶縁膜(41)の上を
被覆する遮光膜(42)は、ホトダイオード(21)部
以外の殆どの領域を覆うと共に、図4には示してない貫
通孔(50)を設けている。貫通孔(50)は10μ×
10μ程度の大きさを有し、遮光膜(50)のAlが3
00μ×300μ以上の面積で連続することのないよ
う、多数箇所に一定間隔で設けられる。
【0016】貫通孔(50)の下部は、層間絶縁膜(4
1)(39)、シリコン酸化膜、第2のエピタキシャル
層(25)、第1のエピタキシャル層(24)、そして
基板(23)が連続する。貫通孔(50)を通過した光
が入射される領域(図示点線内)はこれを取り囲むP+
分離領域(27)によって他と電気的に分離される。前
記入射される領域は第2のエピタキシャル層(25)か
ら基板(23)までのPIN接合でダミーのホトダイオ
ードを構成する。第2のエピタキシャル層(25)の表
面にはN+型のコンタクト領域(51)を設け、電極
(52)によりVC C電位を印加する。これで、基板(2
3)に印加したGNDと前記VCCとによってダミーのホ
トダイオードをホトダイオード(21)と同様に逆バイ
アスする。
【0017】当然、遮光膜(42)の貫通孔(50)か
ら光が入射されるとダミーのホトダイオードで電子正孔
対が発生する。寄生効果と誤動作に大きく関与するのは
基板(23)近辺で発生した電子正孔対のうちの少数キ
ャリアである電子の挙動である。この電子は、光入射さ
れる領域がP+分離領域(27)で電気的に分離されて
おり、且つ逆バイアスされていることから、VCCを印加
した電極(52)によって速やかに吸い出される。その
ため、他の領域へ流出することがない。
【0018】貫通孔(50)を通過した光が入射される
領域の面積は、各材料の屈折率と入射角度から(1)式
により算出することができる。 sinθ1/sinθ2=n2/n1 ……………(1) 但し、θ1は入射角、θ2は出射角、n1は入射側材料の
屈折率、n2は出射側材料の屈折率である。
【0019】(1)式によって算出した結果を図3に示
す。半導体パッケージの表面に対して略水平方向に入射
した光が理論的に最も拡がるので、前記略水平方向に入
射した光がどの程度拡がるかを算出すれば、光が入射さ
れる領域を割り出すことができる。図3において、この
素子は屈折率=1.45の樹脂でモールドされるので、
外気の屈折率n=1.0と入射角≒90°(水平光)か
ら(1)式により出射角を算出すると43°となる。次
に材料が変化するのは、樹脂とジャケットコートの界面
である。貫通孔(50)においては、ジャケットコート
の下に層間絶縁膜(41)(39)が存在し、これらを
全てポリイミド樹脂で構成したので、層間絶縁膜(4
1)(39)までを同一材料層とみなすことができる。
入射角43°とポリイミドの屈折率=1.78から算出
して、この領域の出射角は34°となる。以後、同様に
算出して酸化膜で44.5°、シリコン(エピタキシャ
ル層)で17°となる。あとは、各材料の膜厚を考慮し
て、貫通孔(50)を通過した光が入射される領域の面
積を算出する。
【0020】こうして算出した領域を囲むようにP+
離領域(27)を配置する。但し、光入射が予定される
部分には余計な光散乱を避けるため電極(52)を配置
しない。また、コンタクト領域(51)とP+分離領域
(27)との間隔が耐圧(VC C−GND間)によって規
定されるので、これらをも考慮して分離領域(27)の
位置を決定する。図2において、コンタクト領域(5
1)を設けた側のP+分離領域(27)が他より遠くに
配置したのは上記2点の理由によるものである。
【0021】このように、本願は遮光膜(42)に貫通
孔(50)を設けることによってポリイミド樹脂で発生
したガスを排気できると同時に、貫通孔(50)を通過
した光によって発生したキャリアをVCC電位で吸い出す
ことができるので、寄生効果や誤動作をも防止できるも
のである。尚、本実施例は3層Alを例にして説明した
が、2層Alや4層Al等でも同様に実施できる。
【0022】
【発明の効果】以上に説明した通り、本発明によれば、
貫通孔(50)を設けることによってポリイミド樹脂で
発生したガスを貫通孔(50)から逃がすことができる
ので、遮光膜(42)のふくれ現象を防止できる。一
方、貫通孔(50)を設けることにより遮光できない光
に対しては、貫通孔(50)の下部に回路素子を配置せ
ず、ダミーのホトダイオードとして生成されたキャリア
を吸い出すような構成としたので、他の回路素子への悪
影響(寄生効果、誤動作)を防止できる。
【図面の簡単な説明】
【図1】本発明を説明するための断面図である。
【図2】本発明を説明するための平面図である。
【図3】本発明を説明するための図である。
【図4】本発明を説明するための断面図である。
【図5】従来例を説明するための断面図である。
フロントページの続き (56)参考文献 特開 昭62−69672(JP,A) 特開 昭64−2353(JP,A) 特開 昭52−26165(JP,A) 実開 平1−87545(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 27/14 - 27/148 H01L 29/762 - 29/768

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 同一基板上に光信号入力用のホトダイオ
    ードと信号処理回路用のトランジスタとを形成し、前記
    ホトダイオードの領域を除く領域を遮光膜で覆い、前記
    遮光膜より下層の配線層で前記トランジスタを結線する
    と共に、前記遮光膜と前記配線層との間をポリイミド系
    の絶縁膜で層間絶縁した光半導体装置において、 前記遮光膜に多数の貫通孔を設け、該貫通孔を通過した
    光が到達する半導体領域には回路素子を配置せず、 前記入射光が到達する半導体領域の周囲を高濃度分離領
    域で囲み、 前記半導体領域で発生した光生成キャリアを固定電位に
    逃がすことを特徴とする光半導体装置。
  2. 【請求項2】 前記ホトダイオードはエピタキシャル層
    の接合により形成されていることを特徴とする請求項1
    記載の光半導体装置。
JP04132497A 1992-05-25 1992-05-25 光半導体装置 Expired - Fee Related JP3138057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04132497A JP3138057B2 (ja) 1992-05-25 1992-05-25 光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04132497A JP3138057B2 (ja) 1992-05-25 1992-05-25 光半導体装置

Publications (2)

Publication Number Publication Date
JPH05326908A JPH05326908A (ja) 1993-12-10
JP3138057B2 true JP3138057B2 (ja) 2001-02-26

Family

ID=15082759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04132497A Expired - Fee Related JP3138057B2 (ja) 1992-05-25 1992-05-25 光半導体装置

Country Status (1)

Country Link
JP (1) JP3138057B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997023909A1 (fr) * 1995-12-22 1997-07-03 Sanyo Electric Co., Ltd. Circuit integre incorporant une photodiode

Also Published As

Publication number Publication date
JPH05326908A (ja) 1993-12-10

Similar Documents

Publication Publication Date Title
US5177581A (en) Light receiving PN junction semiconductor device with silicon nitride film
JPH0467789B2 (ja)
JP2010226073A (ja) フォトダイオード及びフォトダイオードアレイ
TW584962B (en) Photo semiconductor IC device and method for making the same
US20050218417A1 (en) Optical semiconductor integrated circuit device
JP3157274B2 (ja) 光半導体装置
JP2925943B2 (ja) ホトダイオード内蔵半導体装置
JP3138057B2 (ja) 光半導体装置
JP3172253B2 (ja) 光半導体装置
JP2584360B2 (ja) 光半導体装置
JP3726416B2 (ja) 光センサ集積回路装置
JP2001237452A (ja) フォトダイオード及びフォトダイオードの製造方法
JP2852222B2 (ja) 光半導体集積回路装置
JP3244425B2 (ja) 光半導体集積回路
JP2940818B2 (ja) 光半導体装置とその製造方法
JPH05335532A (ja) 光半導体装置
KR100208644B1 (ko) 광 반도체 장치
JP2620655B2 (ja) 光半導体装置
JP3748946B2 (ja) ホトダイオード内蔵半導体装置
JP2000200892A (ja) ホトダイオード内蔵半導体装置
US20050218469A1 (en) Optical semiconductor integrated circuit device
JPS59112652A (ja) 半導体撮像装置
JPH09321271A (ja) ホトダイオード内蔵集積回路
JPH08213581A (ja) 集積化受光素子及びその製造方法
JPH098265A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees