JP3244425B2 - 光半導体集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光半導体集積回路
に関するもので、光ビームを隣り合う光素子（光の量を
検出する）に照射することにより、この光ビームが所定
の位置にあるかどうかを判断するするために用いる光半
導体装置で、特にこの光素子を囲む分離領域の構造に関
するものである

【０００２】

【従来の技術】例えば特開平０７−０７３５０５号に
は、４つの光素子が２行２列でマトリックス状に配置さ
れている光ＩＣＰＤ１、ＰＤ２、ＰＤ３およびＰＤ４が
開示されている。つまり図１１は、光検出ＩＣで半導体
基板にホトダイオードが作り込まれている。このフォト
ダイオードは、所定の電圧が逆バイアスで印加され、光
の照射を受けたとき、光の量に応じて光電流が流れるも
のである。つまりこの光電流の大きさや受けた量を知る
ことができる。

【０００３】つまり光ビームスポット１が、この２行２
列のほぼ中央に位置し、４つの光フォトダイオードの出
力が同じであれば、中央に位置していることが確認でき
る。当然ずれれば、この４つの出力のバランスが崩れ、
位置がずれていることを確認できる。一方、光ＩＣは、
ホトダイオード以外にＴｒ等が組み込まれ、目的を達成
するために所定の回路を実現している。

【０００４】一方、特開平０２−１４２１８１号のよう
な１段エピタキシャル層の光ＩＣ（図１２）が公知であ
る。つまり１層のエピタキシャル層２内にフォトダイオ
ード３とＴｒ４が組み込まれていた。ここでフォトダイ
オード３の光感度を上げるためには、光の波長に応じて
エピタキシャル層の厚みを変える必要があった。ところ
が、厚くするためにフォトダイオード３のエピタキシャ
ル層２に空乏化しない部分が生じ、この空乏化しない所
に発生した光キャリアーは、走行時間が長くなり、応答
速度が遅くなる問題があった。またＴｒ側は、コレクタ
抵抗の増大につながり、やはり応答速度が遅くなる問題
があった。

【０００５】それを解決するために、図１３のような構
造のものが開発された。つまりフォトダイオード３のエ
ピタキシャル層は、高比抵抗で厚くすることで、接合容
量を低減し、且つＴｒ４の部分は、低比抵抗で薄くする
必要がある。つまり高比抵抗の２段のエピタキシャル層
５、６にすることで、光の波長に応じた充分な膜厚にで
きると同時に空乏化しない部分を無くすことができる。
一層目のエピタキシャル層５と２層目のエピタキシャル
層６の間に埋込み層７を設けることでコレクタ抵抗を低
減できる。

【０００６】

【発明が解決しようとする課題】前述したが厚くしたた
めにフォトダイオードのエピタキシャル層に空乏化しな
い部分が生じ、この空乏化しない所に発生した光キャリ
アーは、走行時間が長くなり、応答速度が遅くなる問題
があるとコメントした。これは、空乏化していない部分
において、不純物濃度が高い領域は、光キャリアが不純
物に衝突しながら移動するためと考えられている。

【０００７】一方、図１３に図示したようにＰ型の分離
領域８があり、ここは一般的にグランドに接地するた
め、不純物濃度は高く設定してある。この分離領域は、
図１１で考えると、４つの光素子の間にある領域（図で
は＋の実線に該当する部分）で、ここに光が照射され発
生する光キャリア（発生するホールは、基板側に移動
し、電子は、４つのホトダイオードのいずれかへ移動
し、アノード電極へ流れる。）は、前述のようにその移
動度が遅くなる。従って分離領域の幅が広いとホトダイ
オードの応答速度が更に遅くなる問題がある。またこの
移動の最中にキャリアが消滅することも考えられる。図
１５は、図１１のフォトダイオードＰＤ１とＰＤ２上に
ビームスポット１を矢印の方向へ水平に走査したときの
出力を示したものである。つまりキャリアが消滅してい
るために波線のように出力が低下する。従ってこの出力
が低下するため、演算処理回路で誤動作を引き起こす問
題もあった。

【０００８】

【課題を解決するための手段】本発明は斯上した課題に
鑑みてなされ、第１に、第２層目の半導体層に於いて、
第２の分離領域の上向き拡散長を、この第２層目の半導
体層の層厚の１／２を越えるように設定し、前記第３の
分離領域を、前記第２の分離領域の先端で重畳すること
で解決するものである。

【０００９】図１４は、表面から深さ方向のＳｉ基板に
於いて、光がどれだけ透過するかを調べたものである。
例えば６３５ナノメータの波長で見れば判るように、表
面でいっぱい吸収されて深くなるに従いその量は減少す
る。従って一番上の第３拡散領域の幅が短くなるように
すれば良く、当然その拡散深さは、その幅と同等（正確
には１／０．８倍）となる。従って第２層目の半導体層
において第２の分離領域を第２の半導体層の厚みの半分
を超える拡散長としておけば、第２の分離領域と第３の
分離領域はその先端で重畳させることができ、分離領域
としての機能も実現できる。

【００１０】第２に、第１層目の半導体層に於いては、
第１の分離領域の上向き拡散長を、この第１層目の半導
体層厚の１／２を越えるように設定し、前記第２層目の
半導体層に於いては、第２の分離領域の上向き拡散長
を、この第２層目の半導体層の層厚の１／２を越えるよ
うに設定し、前記第１層目の半導体層に於いては、上向
きの第１の分離領域と下向きの第２の分離領域を先端で
重畳させ、前記第２層目の半導体層に於いては、前記第
３の分離領域を、前記第２の分離領域の先端で重畳させ
ることで解決するものである。

【００１１】第１の手段と主旨は同じであるが、第１の
半導体層に於いて、第１の分離領域を第１の半導体層の
厚みの半分を超えるようにその拡散長を決め、第２の半
導体層に於いて、第２層目の半導体層の厚みの半分を超
えるように設定すれば、第２の分離領域も第３の分離領
域もその幅を短くできる。従って、両発明とも、表面の
分離領域の幅を短くできるので、光が入射されても、キ
ャリアの消滅が少ない状態で隣り合うフォトダイオード
の出力に寄与することになる。

【００１２】更に、第２層目の半導体層を第１層目の半
導体層より薄くすることで、第３の分離領域の拡散深さ
を浅くできるため、その分横方向の拡散（幅）を短くで
き、更にキャリアの消滅が少なくなる。

【００１３】

【発明の実施の形態】以下に本発明の第１の実施の形態
を図面を参照しながら詳細に説明する。図１１のホトダ
イオードＰＤ１、ＰＤ２、ＰＤ３およびＰＤ４の近傍に
はこれらの出力を演算する手段が組み込まれている。つ
まり図１は、このＰＤ１とＰＤ２の断面図であり、また
図１０では、演算回路の１要素、つまりＴｒがフォトダ
イオードと組み込まれたＩＣの断面図を説明している。
ＰＤ１とＰＤ２は、同じ構造であるため、まずは図１０
でその構造を説明する。

【００１４】同図において、２０はＰ型の単結晶シリコ
ン半導体基板、２１は基板２０上に気相成長法により形
成した厚さ４〜５μｍ程度のＩ型（実質真性である）の
第１のエピタキシャル層、２３は第１のエピタキシャル
層２１上に気相成長法により形成した厚さ３μｍ程度の
Ｉ型（実質真性である）の第２のエピタキシャル層であ
る。ここで実質真性としたのは、本来真性でエピタキシ
ャル層を積層しても、基板のＰ型不純物が拡散されて非
常に低濃度のＰ型になったり、チャンバーの汚染具合に
よりＰ型或いはＮ型にもなる。しかし極めて低濃度であ
ればフォトダイオードの空乏層は広がるので実質問題で
はない。

【００１５】基板２０は一般的なバイポーラＩＣのもの
（２〜４Ω・ｃｍ）より不純物濃度が低い４０〜６０Ω
・ｃｍの比抵抗のものを用いる。第１のエピタキシャル
層２１はノンドープで積層することにより、積層時で１
０００〜１５００Ω・ｃｍ、拡散領域を形成するための
熱処理を与えた後の完成時で２００〜１５００Ω・ｃｍ
の比抵抗を有する。第２のエピタキシャル層２３も同様
に完成時で２００〜１５００Ω・ｃｍの比抵抗を有す
る。通常のバイポーラＩＣで用いるエピタキシャル層の
比抵抗は０．５〜２．０Ω・ｃｍである。

【００１６】第１と第２のエピタキシャル層２１，２３
は、両者を完全に貫通するＰ+型分離領域２４によって
ホトダイオードＰＤ形成部分とＮＰＮＴｒ形成部分とに
電気的に分離される。この分離領域２４は、基板２０表
面から上下方向に拡散した第１の分離領域２５と、第１
と第２のエピタキシャル層２１，２３の境界から上下方
向に拡散した第２の分離領域２６と、第２のエピタキシ
ャル層２３表面から形成した第３の分離領域２７から成
り、３者が連結することで第１と第２のエピタキシャル
層２２，２３を島状の領域に分離する。

【００１７】ホトダイオードＰＤ部の第２のエピタキシ
ャル層２３表面には、ホトダイオードＰＤのカソード取
出しとなるＮ+型拡散領域２８を略全面に形成する。第
２のエピタキシャル層２３の表面は酸化膜で覆われ、酸
化膜を部分的に開孔したコンタクトホールを介してカソ
ード電極がＮ+型拡散領域２８にコンタクトする。ま
た、分離領域２４をホトダイオードＰＤのアノード側低
抵抗取り出し領域として、アノード電極が分離領域２４
の表面にコンタクトする。

【００１８】ＮＰＮＴｒ部の第１と第２のエピタキシャ
ル層２１，２３の境界部には、Ｎ+型の埋め込み層２９
が埋め込まれている。埋め込み層２９上方の第２のエピ
タキシャル層２３表面には、第２のエピタキシャル層２
３の比抵抗を低下しＮＰＮＴｒのコレクタとなるＮ型の
コレクタ領域３０が埋め込み層２９と連結するように形
成されている。コレクタ領域３０の表面にはＮＰＮＴｒ
のＰ型のベース領域３１、Ｎ+型のエミッタ領域３２、
およびＮ+型のコレクタコンタト領域３３を形成する。
各拡散領域上にはＡｌ電極（図示せず）がコンタクト
し、酸化膜上を延在するこのＡｌ配線が各素子を連結す
ることにより、ホトダイオードＰＤが光信号入力部を、
ＮＰＮＴｒが他の素子と共に信号処理回路（演算回路）
を構成する。

【００１９】斯る構造におけるホトダイオードＰＤは、
カソード電極に＋５Ｖの如きＶcc電位を、アノード電極
にＧＮＤ電位を印加した逆バイアス状態で動作させる。
第１と第２のエピタキシャル層２１，２３をＰ型高比抵
抗層としたので、上記逆バイアスを与えるとＮ+カソー
ド領域２８と第２のエピタキシャル層２３との接合面か
ら空乏層が第１と第２のエピタキシャル層２１，２３内
に大きく拡がり、その厚みは第１と第２のエピタキシャ
ル層２１，２３の厚みの和に等しい程度の厚みに達す
る。この厚みについては後述する。

【００２０】ホトダイオード部に波長６３５ｎｍの如き
光入射があると、入射光はシリコン表面から１０μ以上
の深さまで達する（図１４参照）。この入射光により光
生成キャリアが発生し、キャリアの移動によって光電流
となる。前記光生成キャリアの発生は、空乏層内で発生
する空乏層内生成キャリアと空乏層外で発生する空乏層
外生成キャリアとに大別される。空乏層内生成キャリア
は電界に引かれることによって瞬時に移動できるが、空
乏層外生成キャリアは移動が拡散によるため応答が鈍く
なる。本願の構成によれば、第１と第２のエピタキシャ
ル層２１，２３全体に拡がる厚い空乏層で入射光を受け
るので、その殆どを空乏層内生成キャリアに変換でき、
ホトダイオードＰＤの高速応答を可能にできる。尚、Ｎ
+カソード領域２８をエミッタ拡散による高濃度で浅い
（０．３〜１．０μ）領域で形成したので、カソード領
域２８での空乏層外生成キャリアの発生量は少ない。し
かも、高濃度であることからカソード領域２８で発生し
た光生成キャリアは即消滅し、または極めて短時間でカ
ソード電極に達することができる。よって拡散移動によ
る遅延電流は極めて小さい。

【００２１】さらに、Ｐ+分離領域２４をアノード取出
しとし、その分離領域２４が基板２０深部にまで拡散形
成されているので、アノード取出し抵抗が小さい。一方
のＮＰＮＴｒは、第２のエピタキシャル層２３に形成し
たコレクタ領域３０によってコレクタに適した不純物濃
度に設定できるので、トランジスタ特性を満足させるこ
とができる。しかも２段エピタキシャルを用いることに
より第２のエピタキシャル層２３のみをＮ型反転させれ
ば済むので、拡散熱処理時間が極端に長くならずに済
む。

【００２２】従って本発明構造によれば、高速のホトダ
イオードＰＤとＮＰＮＴｒとを一体化共存することがで
きるものである。次に図１および図２について説明す
る。両図ともに図１０のＰＤを連ねたもので、前に説明
したので詳述はしないが、構造としては、第３の分離領
域２７を浅くしたことにその特徴を有する。つまり第２
層目のエピタキシャル層２３に於いて、第２の分離領域
２６の上方拡散長を第２のエピタキシャル層２３の厚み
の半分を超える長さに拡散すれば、第３の分離領域は、
エピタキシャル層２３の厚みの半分未満になるため、そ
の分第３の分離領域２７の横拡散を短くできる（Ｔ３＜
＜Ｌ２／２）。例えば図１１のビームスポット１が図１
や図２の中央の分離領域２４およびその近傍に照射され
ると、第３の分離領域２７の幅が短いため、ここに照射
された光により発生するキャリアは、消滅されるものが
抑制され、隣接するフォトダイオードＰＤ１、ＰＤ２に
流れるため、応答速度の遅延を抑制すると同時に図１５
の実線のようにその出力を引き上げることができる。

【００２３】以上は第３の分離領域２７の横方向のみを
考えたが、図２は、更に第２の分離領域についても考慮
したものである。つまり第１の分離領域の上拡散長さを
第１のエピタキシャル層２１の厚みＬ１の半分を越える
長さにし、第２の分離領域２６の先端が第１の分離領域
２５と重畳し、且つ第２のエピタキシャル層２３の厚み
Ｌ２の半分を超えるようにすれば、第２の分離領域２６
も第３の分離領域２７の横方向の拡散長さも短くできる
為、両方の横幅を短くできる。図１４を見ると、７μｍ
程度で光の９０パーセントが吸収され、また表面から１
μｍ、１μｍから２μｍ、２μｍから３μｍと深くなる
に連れ、その吸収は少なくなっている。従って分離領域
に於いて、表面ほど吸収は大きくその幅を短くすれば、
隣接するホトダイオードの出力に寄与するキャリアは、
消滅せずホトダイオードへと流れてゆく。

【００２４】更には第１のエピタキシャル層の厚みＬ１
よりも第２のエピタキシャル層Ｌ２を薄くすれば、分離
領域２６，２７の横幅を更に短くできる。例えば、図１
の第１及び第２のエピタキシャル層の厚みＬ１，Ｌ２を
同じにし、第１の分離領域の上拡散長と第２の分離領域
の下拡散長を実質同じにした場合は、第２の分離領域の
横幅は、拡散孔の幅＋２×０．８×Ｌ１／２程度とな
る。しかし図２のように、Ｌ２＜Ｌ１で第１の分離領域
の上拡散長を第１のエピタキシャル層厚みＬ１の半分を
越えるように設定すれば、第２の分離領域の下拡散長
は、Ｌ１／２未満ですみ、このＬ１／２未満の第２の分
離領域が第２のエピタキシャル層２３へ拡散し、第２の
エピタキシャル層２３の厚みが第１のエピタキシャル層
の厚みよりも薄く、且つ第２のエピタキシャル層２３の
厚みＬ２／２を越えれば、第２の分離領域２６、第３の
分離領域２７は、前述した拡散孔の幅＋２×Ｌ１／２よ
りも更に短くなる。

【００２５】例えば、Ｌ１（約３．５μｍ）＋Ｌ２（約
３．５μｍ）をほぼ７μｍとし、第１〜第３の分離領域
の拡散深さを約２μｍとすれば、第３の分離領域の横幅
は、約４．２μｍとなる。（ただし全ての拡散孔の幅を
１μｍとする。）しかし、Ｌ１（約４μｍ）＋Ｌ２（約
３μｍ）をほぼ７μｍとし、第１の分離領域の上拡散を
２．６μｍ、第２の分離領域の上下拡散を２μｍ、第３
の分離領域の拡散深さを約１．５μｍとすれば、第３、
第２および第１の分離領域の横幅は、約３．４、４．２
および５．２μｍとなる。（ただし全ての拡散孔の幅を
１μｍとする。） 図１、図２の構造は、以下のプロセスによって製造する
ことができる。図１のプロセスは、分離領域の拡散深さ
（上下）が実質異なるのみであるので、ここでは図２の
構造を図３〜図１０をを参照しながら説明する。

【００２６】図３を参照して、比抵抗が４０〜６０Ω・
ｃｍのＰ型シリコン単結晶基板２０を用意する。そして
基板２０表面を熱酸化して酸化膜を形成し、この酸化膜
をホトエッチングする。ホトエッチングした酸化膜をマ
スクとして分離領域２４の第１の分離領域２５を形成す
るためのボロン（Ｂ）を選択拡散する。図４を参照し
て、前記酸化膜を除去して基板２０表面を清浄した後、
基板２０上に第１のエピタキシャル層２１を形成する。
第１のエピタキシャル層２１は、基板２１を装置のサセ
プタ上に設置し、ランプ又は高周波加熱によって基板２
０を１１４０℃程度に加熱し、反応管内にＳｉＨ2Ｃｌ2
ガスとＨ2ガスを一定流量導入することにより、ノンド
ープで４μの厚みに形成する。エピタキシャル層をノン
ドープ成長させると、その工程中、エピタキシャル層は
基板２０や第１の分離領域２５、またはウェハの裏面か
ら雰囲気中に飛散したボロン（Ｂ）の供給を受け、シリ
コン原子とボロン原子が結合しながら成長する。その結
果、エピタキシャル層はイントリシックに極めて近いＰ
型層となる。電気的特性は完全にＰ型である。比抵抗は
全工程が終了した時点で２００〜１５００Ω・ｃｍとな
る。

【００２７】続いて、第１のエピタキシャル層２１表面
を熱酸化して酸化膜を形成し、第１の分離領域を上方に
拡散する。この後この酸化膜をパターニングして選択マ
スクを形成し、ＮＰＮＴｒのＮ+型埋め込み層２９を形
成するアンチモンを拡散する。この熱処理で第１の分離
領域２５も少し拡散される。続いて、選択マスクを変更
し、分離領域２４の第２の分離領域２６を形成するボロ
ン（Ｂ）を拡散する。そして酸化膜付けを行いながら基
板２０全体に熱処理を与え、第１と第２の分離領域２
５，２６を拡散する。（図５参照） 結局、第１の分離領域２５の方が、第２の分離領域２６
よりも熱処理が加えられるので、最終的には第１の分離
領域２５が第１のエピタキシャル層２１の半分を超え、
第２の分離領域２６の下拡散は、半分未満となる。

【００２８】図６を参照して、選択拡散に用いた酸化膜
を全面除去した後、第１のエピタキシャル層２１の上に
再びノンドープの第２のエピタキシャル層２３を３μの
厚みに形成する。ここで再度基板全体を熱拡散しても良
い。続いて、第２のエピタキシャル層２３の表面を熱酸
化して酸化膜を形成し、酸化膜の上からレジストマスク
により選択的にリン（Ｐ）をイオン注入してＮＰＮＴｒ
のコレクタ領域３０を形成する。このイオン注入はドー
ズ量５×１０12ｃｍ-2、加速電圧８０ｋｅＶ程度で行
う。

【００２９】図７を参照して、基板全体に１１００〜１
２００℃、２〜３時間の熱処理を加えることにより前記
コレクタ領域３０を拡散する。この工程で第１と第２の
分離領域２５，２６も夫々上下方向に拡散され、コレク
タ領域３０はＮ+埋め込み層２９へ向かって拡散され
る。また第２の分離領域２６は、第２のエピタキシャル
層層２３の厚みの半分を越えるように拡散されている。
もしコレクタ拡散で足りないときは、このコレクタ拡散
の前に熱拡散工程が入っても良い。

【００３０】図８を参照して、第２のエピタキシャル層
２３表面の酸化膜をパターニングして選択マスクを形成
し、ボロン（Ｂ）を熱拡散することにより第３の分離領
域２７を形成する。この工程で第１〜第３の分離領域２
５，２６，２７が連結されても良い。従って、図１０の
エミッタ拡散までの熱処理工程を含めて考えなくては成
らないが、第３の分離領域２７の先端が第２の分離領域
と重畳し、第２の分離領域の下拡散は、第１の分離領域
２５と重畳し、第３の分離領域は、第３のエピタキシャ
ル層の半分未満、第２の分離領域の下拡散は、第１のエ
ピタキシャル層の半分未満となり、両者ともにその横幅
を短くできる。

【００３１】図９を参照して、第２のエピタキシャル層
２３の表面からボロン（Ｂ）を選択的にイオン注入す
る。そしてイオン注入したボロンを熱拡散してＮＰＮＴ
ｒのベース領域２９を形成する。続いて、図１０のよう
に第２のエピタキシャル層２３の表面にリン（Ｐ）を選
択的に熱拡散して、ＮＰＮＴｒのＮ+型エミッタ領域３
２とコレクタコンタクト領域３３、およびホトダイオー
ドＰＤのＮ+型カソード領域２８を同時形成する。その
後、Ａｌの堆積とパターニングによって各領域上にＡｌ
電極を形成することにより、図１の構造を得る。

【００３２】

【発明の効果】以上に説明した通り、本発明によれば、
第２の分離領域を第２層目のエピタキシャル層の厚みの
半分を超えるように設定すれば、第３の分離領域は、第
２のエピタキシャル層表面から若干拡散すれば良く、そ
の結果、第３の分離領域の横幅を短くできる。つまり図
１１の＋型実線領域が、この分離領域であり、その横幅
が非常に短くでき、しかも図１４のように表面ほど光の
吸収率が高いことを考えると、分離領域に入射したビー
ムスポットにより発生したキャリアは、その消滅が低減
され隣接するフォトダイオードＰＤ１〜ＰＤ４にバラン
ス良く入り込みむ。そのためホトダイオードの出力電流
は、従来のものと比べ増大し、図１５の実線のようにな
る。その結果、隣接する演算回路により比較されて、前
記ビームの位置を比較するわけであるが、その精度が向
上する。

【００３３】第２に、第１の分離領域の上拡散を第１の
エピタキシャル層厚の半分を超えるようにし、第２の分
離領域の下拡散先端は、第１の分離領域の先端と重畳す
るようにすれば、第２の分離領域の横幅が短くでき、更
にはこの第２の分離領域の上拡散を第２のエピタキシャ
ル層厚の半分を超えるように設定すれば、第３の分離領
域は、更に短くできる。

【００３４】特に、第２のエピタキシャル層厚を第１の
エピタキシャル層厚よりも薄くすれば、第２の分離領域
の拡散深さは、この薄い第２のエピタキシャル層の半分
を超えればよく、その分第３の分離領域の拡散深さもよ
り浅くて済む。従って第２の分離領域までその幅を狭く
でき、この領域までここに発生するキャリアの消滅を抑
制でき、隣接するフォトダイオードにキャリアを流すこ
とができ出力をより高く取ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の光半導体集積回路
を説明する断面図である。

【図２】本発明の第２の実施の形態の光半導体集積回路
を説明する断面図である。

【図３】図２の製造方法を説明する第１の図面である。

【図４】図２の製造方法を説明する第２の図面である。

【図５】図２の製造方法を説明する第３の図面である。

【図６】図２の製造方法を説明する第４の図面である。

【図７】図２の製造方法を説明する第５の図面である。

【図８】図２の製造方法を説明する第６の図面である。

【図９】図２の製造方法を説明する第７の図面である。

【図１０】図２の製造方法を説明する第８の図面であ
る。

【図１１】従来例の光半導体集積回路を示す平面図であ
る。

【図１２】従来の光半導体集積回路の断面図である。

【図１３】従来の光半導体集積回路を説明する断面図で
ある。

【図１４】Ｓｉ表面から深さ方向に渡る光の吸収率を示
した図である。

【図１５】図１１の矢印方向にビームを走査したときの
出力を示す図である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−267561（ＪＰ，Ａ) 特開 平４−271171（ＪＰ，Ａ) 特開 平４−271173（ＪＰ，Ａ) 特開 平３−23668（ＪＰ，Ａ) 特開 平１−205564（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 31/10 - 31/119 H01L 27/14 - 27/15

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 半導体基板上に２層の半導体層が積層さ
   れ、前記半導体層には少なくとも２つの光素子が組み込
   まれ、この２つの光素子間には、前記半導体基板から第
   ２層目の半導体層まで到達する分離領域で囲まれて成
   り、 前記分離領域は、前記半導体基板と前記１層目の半導体
   層の境界から広がる第１の分離領域と、前記第１層目の
   半導体層と前記第２層目の半導体層の境界から広がる第
   ２の分離領域と、前記第２層目の半導体層の表面から下
   層に広がる第３の分離領域を有する光半導体集積回路に
   於いて、前記第１および第２の半導体層はほぼ真性半導体から成
   り、前記第２層目の半導体層では、第２の分離領域の上
   向き拡散長はこの第２層目の半導体層の厚層の１／２を
   越えるように設定され、 前記第３の分離領域は前記第２の分離領域の先端で重畳
   することで、前記第２の半導体層表面に露出する前記第
   ３の分離領域の横拡散領域幅を短く形成することを特徴
   とする光半導体集積回路。
2. 【請求項２】 半導体基板上に２層の半導体層が積層さ
   れ、前記半導体層には少なくとも２つの光素子が組み込
   まれ、この２つの光素子間には、前記半導体基板から第
   ２層目の半導体層まで到達する分離領域で囲まれて成
   り、 前記分離領域は、前記半導体基板と前記１層目の半導体
   層の境界から広がる第１の分離領域と、前記第１層目の
   半導体層と前記第２層目の半導体層の境界から広がる第
   ２の分離領域と、前記第２層目の半導体層の表面から下
   層に広がる第３の分離領域を有する光半導体集積回路に
   於いて、前記第１および第２の半導体層はほぼ真性半導体から成
   り、前記第１層目の半導体層では、前記第１の分離領域
   の上向き拡散長は、この第１層目の半導体層厚の１／２
   を越えるように設定され、 前記第２層目の半導体層では、第２の分離領域の上向き
   拡散長は、この第２層目の半導体層の層厚の１／２を越
   えるように設定され、 前記第１層目の半導体層では上向きの第１の分離領域と
   下向きの第２の分離領域が先端で重畳することで、前記
   第２の半導体層表面に露出する前記第３の分離領域の横
   拡散領域幅を短く形成することを特徴とする光半導体集
   積回路。
3. 【請求項３】 前記第１および第２の半導体層はほぼ全
   領域が空乏層形成領域であり、前記光素子では波長が８
   ００ｎｍ以下の光を対象とすることを特徴とする請求項
   １または請求項２記載の光半導体集積回路。