JP2557744B2

JP2557744B2 - 光半導体装置

Info

Publication number: JP2557744B2
Application number: JP3010167A
Authority: JP
Inventors: 恵司三田
Original assignee: Sanyo Denki Co Ltd
Current assignee: Sanyo Denki Co Ltd
Priority date: 1991-01-30
Filing date: 1991-01-30
Publication date: 1996-11-27
Anticipated expiration: 2011-11-27
Also published as: JPH04245476A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。

【０００３】従来の光半導体装置の受光素子としては、
例えば特開昭６１−４７６６４号公報に記載された構造
が公知である。即ち図１１に示す通り、Ｐ型基板（１）
上に形成したＮ型エピタキシャル層（２）と、Ｐ⁺型分
離領域（３）によって分離された島領域（４）と、島領
域（４）の表面に形成したＰ型拡散領域（５）およびＮ
⁺型拡散領域（６）とを有し、Ｐ型拡散領域（５）とＮ^-
型島領域（４）とのＰＮ接合をホトダイオード（７）と
して構成したものである。（８）はＮ⁺型埋込層であ
る。

【０００４】ところで、ホトダイオード（７）の高性能
化という点では、カソードとなる島領域（４）の比抵抗
を大とし、容量の低減を図るのが良い。そのため同じく
特開昭６１−４７６６４号公報には、ＮＰＮトランジス
タ（９）にＮ型ウェル領域（１０）を形成し、コレクタ
となる領域の不純物濃度を補うことでホトダイオード
（７）の高性能化を図った例が開示されている。

【０００５】

【発明が解決しようとする課題】しかしながら、Ｐ型基
板（１）上にエピタキシャル層（２）を成長させると、
エピタキシャル層（２）は基板（１）からのボロン
（Ｂ）のオートドープや外部からの予期せぬ不純物（主
にＰ型不純物）の進入を受ける。そのため、Ｎ型エピタ
キシャル層（２）の高比抵抗化を押し進めるとエピタキ
シャル層（２）をＮ型に維持することが困難となり、抵
抗値と導電型の制御が困難である欠点があった。

【０００６】また、上述した状況により高比抵抗化でき
ないので、ホトダイオード（７）のＰＮ接合部に形成さ
れる空乏層の幅を拡大できず、そのためホトダイオード
（７）の特性を左右する接合容量を十分に低減できない
欠点があった。さらに、Ｐ型拡散領域（５）やエピタキ
シャル層（２）の深部等で発生する空乏層外生成キャリ
アの走行時間によって、ホトダイオード（７）の応答速
度が劣化する欠点があった。

【０００７】

【課題を解決するための手段】本発明は上述した種々の
欠点に鑑み成されたもので、Ｐ型基板（１３）上に形成
したＰ型のエピタキシャル層（１４）と、エピタキシャ
ル層（１４）を分離した第１と第２の島領域（１６）
（１７）と、第１の島領域（１６）の表面に形成したホ
トダイオード（１１）のＮ⁺型拡散領域（１８）と、第
１の島領域（１６）の基板（１３）表面にイオン注入し
た基板（１３）の不純物濃度を相殺するＮ型不純物（１
９）と、第２の島領域（１７）の導電型を反転させるＮ
型コレクタ領域（２２）と、コレクタ領域（２２）の表
面に形成したベース領域（２３）、Ｎ⁺型エミッタ領域
（２４）とを具備することにより、高性能のホトダイオ
ード（１１）内蔵ＩＣを提供するものである。

【０００８】

【作用】本発明によれば、Ｐ型のエピタキシャル層（１
４）とすることによって、基板（１３）からのオートド
ープＰ型不純物を相殺反転させる制御が必要無いので、
イントリシックに近い高比抵抗層を容易に得ることがで
きる。そのため、ホトダイオード（１１）のＰＮ接合部
に生じる空乏層（３４）を基板（１３）に達するまで拡
大できるので、ホトダイオード（１１）の容量を低減で
きる。

【０００９】さらに、基板（１３）表面に基板（１３）
の不純物濃度を相殺するＮ型不純物（１９）を導入した
ので、基板（１３）の深部にまで空乏層（３４）を拡大
できる。さらに、基板（１３）に達するまで空乏層を拡
大することにより、アノード側の空乏層外生成キャリア
の発生を低減できる。カソード側のＮ⁺型拡散領域（１
８）においては、エミッタ拡散により高不純物濃度の浅
い領域に形成できるので、空乏層外生成キャリアの発生
を抑え、且つ生成キャリアの走行時間を短縮できる。

【００１０】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１はホトダイオード（１１）とＮ
ＰＮトランジスタ（１２）とを組み込んだＩＣの断面図
である。（１３）はＰ型の単結晶シリコン半導体基板、
（１４）は基板（１３）上に気相成長法により形成した
厚さ１０〜１２μのＰ^-型のエピタキシャル層である。
基板（１３）は４０〜６０Ω・ｃｍの比抵抗を有し、エ
ピタキシャル層（１４）は完成時で２００〜１５００Ω
・ｃｍの比抵抗を有する。

【００１１】Ｐ^-型エピタキシャル層（１４）は、エピ
タキシャル層（１４）表面から基板（１３）に達する分
離領域（１５）を設けることによりホトダイオード（１
１）形成用の第１の島領域（１６）とＮＰＮトランジス
タ（１２）形成用の第２の島領域（１７）とに区画され
る。第１と第２の島領域（１６）（１７）は、分離領域
（１５）とエピタキシャル層（１４）との境界、および
基板（１３）とエピタキシャル層（１４）との境界で夫
々が完全に囲まれている。

【００１２】第１の島領域（１６）には、光信号の入力
部となるホトダイオード（１１）を形成する。ホトダイ
オード（１１）は、第１の島領域（１６）のほぼ全面に
Ｎ⁺型拡散領域（１８）を形成し、Ｎ⁺型拡散領域（１
８）が第１の島領域（１６）とＰＮ接合を形成すること
で構成する。Ｎ⁺型拡散領域（１８）の拡散深さは０．
８〜１．０μである。

【００１３】第１の島領域（１６）の底辺となる基板
（１３）表面には、１×１０^1１〜５×１０¹¹程度のリ
ン（Ｐ）がイオン注入によって導入されており、この不
純物（１９）が完成時に基板（１３）の不純物濃度を増
大させ、比抵抗２００以上の比抵抗を持つＰ型層の厚み
を２〜１０ミクロン増大できる．第２の島領域（１７）
には、信号処理回路を構成するＮＰＮトランジスタ（１
２）を形成する。第２の島領域（１７）の底部には基板
（１３）とエピタキシャル層（１４）との境界にまたが
るようにしてＮ⁺型埋め込み層（２０）を形成し、埋め
込み層（２０）に重畳するようにして低不純物濃度の第
２の埋め込み層（２１）を形成する。第２の埋め込み層
（２１）は基板（１３）とエピタキシャル層（１４）と
の境界から上方に向って拡散形成する。第２の島領域
（１７）の表面にはＮ型コレクタ領域（２２）を形成
し、コレクタ領域（２２）と第２の埋め込み層（２１）
とを連結することで第２の島領域（１７）の導電型をＮ
型に反転させる。そしてＮＰＮトランジスタ（１２）
は、コレクタ領域（２２）と第２の埋め込み層（２１）
をコレクタとし、コレクタ領域（２２）の表面に形成し
たＰ型ベース領域（２３）、ベース領域（２３）の表面
に形成したＮ⁺型エミッタ領域（２４）とで構成する。
（２５）はＮ⁺型コレクタコンタクト領域である。ま
た、第２の島領域（１７）を区画する分離領域（１５）
はコレクタ領域（２２）の全周に接し完全に囲んでい
る。

【００１４】エピタキシャル層（１４）の表面は酸化膜
（２６）で覆われ、部分的に開孔されてコンタクトホー
ルを形成する。このコンタクトホールを介して各領域上
に電極（２７）（２８）（２９）が配設される。ホトダ
イオード（１１）のＮ⁺型拡散領域（１８）とコンタク
トする電極（２７）がカソード電極となり、分離領域
（１５）とコンタクトする電極（２８）がアノード電極
である。

【００１５】上述した構造は、以下の製造方法により得
ることができる。先ずＰ型基板（１３）の全面に相殺不
純物（１９）となるリン（Ｐ）をドーズ量１×１０¹１
〜５×１０¹¹でイオン注入する（図２）。尚、第１の島
領域（１６）の予定領域にのみ選択的に導入しても良
い。次いでＰ型基板（１３）の表面を熱酸化して酸化膜
（３０）を形成し、酸化膜（３０）をホトエッチングし
て選択マスクを形成する。そして基板（１３）表面にＮ
ＰＮトランジスタ（１２）の埋め込み層（２０）を形成
するアンチモン（Sb）を導入し、次いで同じ選択マスク
を利用してＮＰＮトランジスタ（１２）の第２の埋め込
み層（２１）を形成するリン（Ｐ）をイオン注入する
（図３）。その後、選択マスクを変更して基板（１３）
表面に分離領域（１５）の下側分離領域（３１）を形成
するボロン（Ｂ）を導入する（図４）。

【００１６】次いで選択マスクとして用いた酸化膜（３
０）を全て除去し、基板（１３）をエピタキシャル成長
装置のサセプタ上に配置し、ランプ加熱によって基板
（１３）に１１４０℃程度の高温を与えると共に反応管
内にSiH₂Cl₂ガスとＨ₂ガスを導入することによりノンド
ープのエピタキシャル層（１４）を１０〜１５μ成長さ
せる。この様にノンドープで成長させると、基板（１
３）からのボロン（Ｂ）のオートドーピングによってエ
ピタキシャル層（１４）全部を完成時にイントリシック
に近い比抵抗２００〜１５００Ω・ｃｍのＰ^-型層にす
ることができる（図５）。

【００１７】次いでエピタキシャル層（１４）の表面に
酸化膜（３２）を形成し、ホトエッチングによって選択
マスクを形成し、ＮＰＮトランジスタ（１２）のＮ型コ
レクタ領域（２２）を形成するリン（Ｐ）をイオン注入
する。そして基板（１３）全体に熱処理を加えることに
よって、Ｎ型コレクタ領域（２２）、第２の埋め込み層
（２１）、および下側分離領域（３１）をドライブイン
する。このドライブインによって、コレクタ領域（２
２）は５〜６μ、第２の埋め込み層（２１）は７〜９μ
拡散されて、互いに連結する（図６）。下側分離領域
（３１）は９〜１０μ拡散される。

【００１８】次いでエピタキシャル層（１４）表面から
分離領域（１５）の上側分離領域（３３）を拡散し、下
側分離領域（３１）と連結してエピタキシャル層（１
４）を第１と第２の島領域（１６）（１７）に区画する
（図７）。そして、エピタキシャル層（１４）表面から
Ｐ型不純物を選択拡散してＮＰＮトランジスタ（１２）
のベース領域（２３）を形成し、次いでＮ型不純物を選
択拡散してＮＰＮトランジスタ（１２）のエミッタ領域
（２４）、コレクタコンタクト領域（２５）、およびホ
トダイオード（１１）のＮ⁺型拡散領域（１８）を形成
する（図８）。

【００１９】その後、Alの堆積とホトエッチングにより
電極を配設することで図１の構造が得られる。次に、上
記した構成のホトダイオード（１１）の動作を説明す
る。ホトダイオード（１１）の電極（２８）に接地電位
（ＧＮＤ）を、電極（２７）に＋５Ｖの如き逆バイアス
電圧を加えると、ホトダイオード（１１）のＰＮ接合部
には図９に示す空乏層（３４）が形成される。空乏層
（３４）の幅は、エピタキシャル層（１４）を高比抵抗
としたことにより１０μ以上あり、エピタキシャル層
（１４）と分離領域（１５）との境界部まで、およびエ
ピタキシャル層（１４）と基板（１３）との境界部まで
容易に達する。さらに、基板（１３）の不純物を相殺す
る不純物（１９）を導入したことにより、第１の島領域
（１６）の基板（１３）表面は１００〜１０００Ω・ｃ
ｍの高比抵抗になっている。そのため、基板（１３）深
部にも１０μ程度空乏層（３４）が広がり、エピタキシ
ャル層（１４）の分と合わせて２０μ程度の厚みの空乏
層（３４）が得られる。

【００２０】従って、エピタキシャル層（１４）の厚み
を越える極めて厚い空乏層（３４）が得られるので、ホ
トダイオード（１１）のキャパシティを低減し応答速度
を速めることができる。また、本願の構造は島領域（１
６）と分離領域（１５）とでＰＮ接合を形成しないの
で、図１１の例でみられたＮ型島領域（４）とＰ⁺型分
離領域（３）との接合容量が存在せず、この点でもホト
ダイオード（１１）のキャパシティを低減できる。

【００２１】一方、空乏層（３４）以外でも入射光によ
り電子正孔対が発生し、空乏層外生成キャリア（３５）
となって光電流に関与する。この空乏層外生成キャリア
（３５）は図１０に示すようにＰ型又はＮ型の領域を拡
散した後、空乏層（３４）に致達するので、拡散時間が
ホトダイオード（１１）の応答速度を劣化させる要因と
なる。しかしながら、Ｎ型領域となるＮ⁺型拡散領域
（１８）は、ＮＰＮトランジスタ（１２）のエミッタ拡
散によって高不純物濃度の領域であるので、Ｎ⁺型拡散
領域（１８）で発生した空乏層外生成キャリア（３５）
は寿命が極めて短く、即消滅する。また、消滅しきれな
かった空乏層外生成キャリア（３５）は、Ｎ⁺型拡散領
域（１８）が浅い領域であるので、極めて短い時間で空
乏層（３４）に達することができる。従って、Ｎ⁺型拡
散領域（１８）で発生した空乏層外生成キャリア（３
５）はホトダイオード（１１）の応答速度には殆ど影響
しない。

【００２２】さらにＰ型基板（１３）では、基板（１
３）深部まで拡大する空乏層（３４）によって入射光の
大部分が吸収されるので、Ｐ型基板（１３）で発生する
空乏層外生成キャリア（３５）は殆ど無い。そのため、
遅延電流が小さくホトダイオード（１１）の応答速度を
劣化させることが無い。そしてさらに、カソード側は高
不純物濃度のＮ⁺型拡散領域（１８）から電極（２７）
を取り出すので直列抵抗を小さくでき、アノード側も高
不純物濃度のＰ ⁺型分離領域（１５）から電極（２８）
を取り出すので直列抵抗を小さくできる。従ってホトダ
イオード（１１）の速度を向上できる。

【００２３】第２の島領域（１７）においては、コレク
タ領域（２２）と第２の埋め込み層（２１）が導電型を
反転させるので、ＮＰＮトランジスタ（１２）を形成す
ることが可能となる。しかも基板（１３）表面からの拡
散による第２の埋め込み層（２１）とエピタキシャル層
（１４）表面からの拡散によるコレクタ領域（２２）と
を連結させるので、エピタキシャル層（１４）を厚くで
きる他、拡散時間を短縮できる。さらに、第２の埋め込
み層（２１）は基板（１３）に近づくにつれて不純物濃
度が高くなるので、ＮＰＮトランジスタ（１２）のＶ_CE
(sat)を小さくできる。

【００２４】

【発明の効果】以上に説明した通り、本発明によれば、
Ｐ型基板（１３）上にＰ^-型エピタキシャル層（１
４）を積層するので、Ｎ型反転したエピタキシャル層を
積層するのに比べ、高比抵抗層が安定して得られる。

【００２５】上記高比抵抗層により厚い空乏層（３
４）が得られ、且つ相殺不純物（１９）によって基板
（１３）の深部にまで空乏層（３４）を拡大できるの
で、極めて厚い空乏層（３４）が得られる。そのため、
ホトダイオード（１１）の容量を低減し速度を向上でき
る。島領域（１６）と分離領域（１５）とでＰＮ接
合を形成しないので、ホトダイオード（１１）のキャパ
シタを低減できる。

【００２６】エミッタ拡散による浅い高不純物濃度
のＮ⁺型拡散領域（１８）でＰＮ接合を形成するので、
空乏層外生成キャリア（３５）による遅延電流が小さ
く、ホトダイオード（１１）の応答速度を向上できる。
上記厚い空乏層（３４）によって入射光の大部分を
吸収できるので、基板（１３）での空乏層外生成キャリ
ア（３５）の発生が少ない。

【００２７】浅いＮ⁺型拡散領域（１８）でＰＮ接
合を形成するので、波長λが４００ｎｍの如き短波長の
光にまて対応できる。という効果を有する。従って、感
度が高く応答速度に優れたホトダイオード（１１）をＩ
Ｃ内に組み込むことができるものである。

【図面の簡単な説明】

【図１】本発明の半導体装置を示す断面図である。

【図２】図１の製造方法を説明する第１の図面である。

【図３】図１の製造方法を説明する第２の図面である。

【図４】図１の製造方法を説明する第３の図面である。

【図５】図１の製造方法を説明する第４の図面である。

【図６】図１の製造方法を説明する第５の図面である。

【図７】図１の製造方法を説明する第６の図面である。

【図８】図１の製造方法を説明する第７の図面である。

【図９】ホトダイオード（１１）部を示す断面図であ
る。

【図１０】ホトダイオード（１１）のバンド図である。

【図１１】従来例を示す断面図である。

Claims

(57)【特許請求の範囲】

【請求項１】一導電型の半導体基板と、前記半導体基
板の表面に形成した一導電型の高抵抗のエピタキシャル
層と、前記エピタキシャル層の表面から前記基板に達す
る一導電型の分離領域と、前記分離領域と前記エピタキ
シャル層との境界および前記基板と前記エピタキシャル
層との境界で囲まれた、ホトダイオード形成用の第１の
島領域およびトランジスタ形成用の第２の島領域と、前
記第１の島領域の表面に形成した逆導電型の低抵抗の拡
散領域と、前記第１の島領域の基板表面に打ち込まれた
前記基板の不純物濃度を相殺する逆導電型の不純物と、
前記第２の島領域の表面に形成した前記第２の島領域の
導電型を反転させる逆導電型のコレクタ領域と、前記コ
レクタ領域の表面に形成した一導電型のベース領域と、
前記ベース領域の表面に形成した逆導電型のエミッタ領
域とを具備することを特徴とする光半導体装置。
【請求項２】前記半導体基板は比抵抗が４０〜６０Ω
・ｃｍであることを特徴とする請求項第１項記載の光半
導体装置。
【請求項３】前記エピタキシャル層は比抵抗が２００
〜１５００Ω・ｃｍであることを特徴とする請求項第１
項記載の光半導体装置。
【請求項４】前記第１の島領域の逆導電型拡散領域は
前記第２の島領域のエミッタ拡散によるものであること
を特徴とする請求項第１項記載の光半導体装置。
【請求項５】前記相殺する不純物を前記半導体基板の
全面に導入したことを特徴とする請求項第１項記載の光
半導体装置。
【請求項６】前記相殺する不純物を前記第１の島領域
の基板表面に選択的に導入したことを特徴とする請求項
第１項記載の光半導体装置。