JP2657120B2 - 光半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。

【０００３】従来の光半導体装置の受光素子としては、
例えば特開昭６１−４７６６４号公報に記載された構造
が公知である。即ち図９に示す通り、Ｐ型基板（１）上
に形成したＮ型エピタキシャル層（２）と、Ｐ⁺型分離
領域（３）によって分離された島領域（４）と、島領域
（４）の表面に形成したＰ型拡散領域（５）およびＮ ⁺
型拡散領域（６）とを有し、Ｐ型拡散領域（５）とＮ型
島領域（４）とのＰＮ接合をホトダイオード（７）とし
て構成したものである。（８）はＮ⁺型埋込層である。

【０００４】ところで、ホトダイオード（７）の高性能
化という点では、カソードとなる島領域（４）の比抵抗
を大とし、容量の低減を図るのが良い。そのため同じく
特開昭６１−４７６６４号公報には、ＮＰＮトランジス
タ（９）にＮ型ウェル領域（１０）を形成し、コレクタ
となる領域の不純物濃度を補うことでホトダイオード
（７）の高性能化を図った例が開示されている。

【０００５】

【発明が解決しようとする課題】しかしながら、Ｐ型基
板（１）上にエピタキシャル層（２）を成長させると、
エピタキシャル層（２）は基板（１）からのボロン
（Ｂ）のオートドープや外部からの予期せぬ進入によっ
てＰ型不純物の進入を受ける。そのため、Ｎ型エピタキ
シャル層（２）の高比抵抗化を押し進めるとエピタキシ
ャル層（２）をＮ型に維持することが困難となり、抵抗
値と導電型の制御が困難である欠点があった。

【０００６】また、上述した状況により高比抵抗化でき
ないので、ホトダイオード（７）のＰＮ接合部に形成さ
れる空乏層の幅を拡大できず、そのためホトダイオード
（７）の特性を左右する接合容量を十分に低減できない
欠点があった。さらに、Ｐ型拡散領域（５）やエピタキ
シャル層（２）の深部等で発生する空乏層外生成キャリ
アの走行時間によって、ホトダイオード（７）の応答速
度が劣化する欠点があった。

【０００７】

【課題を解決するための手段】本発明は上述した種々の
欠点に鑑み成されたもので、Ｐ型基板（１３）上に形成
したＰ型のエピタキシャル層（１４）と、エピタキシャ
ル層（１４）を分離するＰ⁺型分離領域（１５）と、第
１の島領域（１６）のほぼ全面を覆うように島領域（１
６）表面に形成したＮ⁺型の拡散領域（１８）と、拡散
領域（１８）の表面にコンタクトする一方の電極（２
５）と、分離領域（１５）の表面にコンタクトする他方
の電極（２６）と、第２の島領域（１７）の導電型を反
転させるＮ型コレクタ領域（１９）と、コレクタ領域
（１９）の表面に形成したＰ型のベース領域（２０）、
およびＮ⁺型のエミッタ領域（２１）とを具備するもの
である。

【０００８】

【作用】本発明によれば、Ｐ型基板（１３）上にＰ型の
エピタキシャル層（１４）を形成するので、基板（１
３）からのオートドープによるＰ型不純物を相殺させる
必要が無い。そのため、イントリシックに近い高比抵抗
層を容易に製造することができる。

【０００９】また、イントリシックに近い高比抵抗層を
得ることにより、空乏層を基板（１３）に達するまで拡
大でき、ホトダイオード（１１）の容量を低減できる。
さらに、基板（１３）に達するまで空乏層を拡大するこ
とにより、アノード側の空乏層外生成キャリアの発生を
低減できる。カソード側のＮ⁺型拡散層（１８）におい
ては、エミッタ拡散により高不純物濃度の浅い領域に形
成できるので、空乏層外生成キャリアの発生を抑え、且
つ生成キャリアの走行時間を短縮できる。

【００１０】そしてさらに、第２の島領域（１７）では
Ｎ型コレクタ領域（１９）がエピタキシャル層（１４）
の導電型を反転するので、ＮＰＮトランジスタ（１２）
を構成できる。

【００１１】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１はホトダイオード（１１）とＮ
ＰＮトランジスタ（１２）とを組み込んだＩＣの断面図
である。（１３）はＰ型の単結晶シリコン半導体基板、
（１４）は基板（１３）上に気相成長法により形成した
厚さ１０〜１２μのＰ^-型のエピタキシャル層である。
基板（１３）は４０〜６０Ω・ｃｍの比抵抗を有し、エ
ピタキシャル層（１４）は完成時で２００〜１５００Ω
・ｃｍの比抵抗を有する。

【００１２】Ｐ^-型エピタキシャル層（１４）は、エピ
タキシャル層（１４）表面から基板（１３）に達する分
離領域（１５）を設けることによりホトダイオード（１
１）形成用の第１の島領域（１６）とＮＰＮトランジス
タ（１２）形成用の第２の島領域（１７）とに区画され
る。第１と第２の島領域（１６）（１７）は、分離領域
（１５）とエピタキシャル層（１４）との境界、および
基板（１３）とエピタキシャル層（１４）との境界で夫
々が完全に囲まれている。

【００１３】第１の島領域（１６）には、ホトダイオー
ド（１１）のＮ⁺型拡散領域（１８）を形成する。Ｎ⁺型
拡散領域（１８）は、第１の島領域（１６）のほぼ全面
に形成され、第１の島領域（１６）とＰＮ接合を形成す
ることでホトダイオード（１１）を形成する。拡散深さ
は０．８〜１．０μである。第２の島領域（１７）に
は、信号処理回路を構成するＮＰＮトランジスタ（１
２）を形成する。ＮＰＮトランジスタ（１２）は、第２
の島領域（１７）の導電型を反転させるＮ型コレクタ領
域（１９）、コレクタ領域（１９）の表面に形成したＰ
型ベース領域（２０）、およびベース領域（２０）の表
面に形成したＮ⁺型エミッタ領域（２１）とで構成す
る。（２２）はＮ⁺型コレクタコンタクト領域である。
第２の島領域（１７）の底部には基板（１３）とエピタ
キシャル層（１４）との境界にまたがるようにしてＮ⁺
型埋め込み層（２３）を形成する。また、第２の島領域
（１７）を区画する分離領域（１５）はＮ型コレクタ領
域（１９）の全周でコレクタ領域（１９）に接触する。

【００１４】エピタキシャル層（１４）の表面は酸化膜
（２４）で覆われ、部分的に開孔されてコンタクトホー
ルを形成する。このコンタクトホールを介して各領域上
に電極（２５）（２６）（２７）が配設される。ホトダ
イオード（１１）のＮ⁺型拡散領域（１８）とコンタク
トする電極（２５）がカソード電極となり、分離領域
（１５）とコンタクトする電極（２６）がアノード電極
である。

【００１５】上述した構造は、以下の製造方法により得
ることができる。先ずＰ型基板（１３）の表面を熱酸化
して酸化膜（３０）を形成し、酸化膜（３０）をホトエ
ッチングする。酸化膜（３０）を選択マスクとして先ず
ＮＰＮトランジスタ（１２）のＮ⁺型埋め込み層（２
３）を形成するアンチモン（Sb）を拡散し、次いで分離
領域（１５）の下側分離領域（３１）を拡散する（図
２）。

【００１６】次いで選択マスクとして用いた酸化膜（３
０）を全て除去し、基板（１３）をエピタキシャル成長
装置のサセプタ上に配置し、ランプ加熱によって基板
（１３）に１１４０℃程度の高温を与えると共に反応管
内にSiH₂Cl₂ガスとＨ₂ガスを導入することによりノンド
ープのエピタキシャル層（１４）を成長させる。この様
にノンドープで成長させると、基板（１３）からのボロ
ン（Ｂ）のオートドーピングによって全てのエピタキシ
ャル層（１４）全部を完成時にイントリシックに近い比
抵抗２００〜１５００Ω・ｃｍのＰ^-型層にすることが
できる（図３）。

【００１７】次いでエピタキシャル層（１４）の表面に
酸化膜（３２）を形成し、ホトエッチングによって選択
マスクを形成し、ＮＰＮトランジスタ（１２）のＮ型コ
レクタ領域（１９）を形成するリン（Ｐ）をイオン注入
する。そして基板（１３）全体に熱処理を加えることに
よって、Ｎ型コレクタ領域（１９）を埋め込み層（２
３）に達するように深く拡散する。同時に、分離領域
（１５）の下側分離領域（３１）を上方向に拡散する
（図４）。

【００１８】次いでエピタキシャル層（１４）表面から
分離領域（１５）の上側分離領域（３３）を拡散し、下
側分離領域（３１）と連結してエピタキシャル層（１
４）を第１と第２の島領域（１６）（１７）に区画する
（図５）。そして、エピタキシャル層（１４）表面から
Ｐ型不純物を選択拡散してＮＰＮトランジスタ（１２）
のベース領域（２０）を形成し、次いでＮ型不純物を選
択拡散してＮＰＮトランジスタ（１２）のエミッタ領域
（２１）、コレクタコンタクト領域（２２）、およびホ
トダイオード（１１）のＮ⁺型拡散領域（１８）を形成
する（図６）。

【００１９】その後、Alの堆積とホトエッチングにより
電極を配設することで図１の構造が得られる。次に、上
記した構成のホトダイオード（１１）の動作を説明す
る。ホトダイオード（１１）の電極（２７）に接地電位
（ＧＮＤ）を、電極（２７）に＋５Ｖの如き逆バイアス
電圧を加えると、ホトダイオード（１１）のＰＮ接合部
には図７に示す空乏層（３４）が形成される。空乏層
（３４）の幅は、エピタキシャル層（１４）を高比抵抗
としたことにより１０μ以上あり、エピタキシャル層
（１４）と分離領域（１５）との境界部まで、およびエ
ピタキシャル層（１４）と基板（１３）との境界部まで
容易に達する。基板（１３）として比抵抗が４０〜６０
Ω・ｃｍのものを使用すると、基板（１３）内部まで拡
大することができる。

【００２０】従って、エピタキシャル層（１４）の厚み
に匹敵する極めて厚い空乏層（３４）が得られるので、
ホトダイオード（１１）のキャパシティを低減し応答速
度を速めることができる。また、本願の構造は島領域
（１６）と分離領域（１５）とでＰＮ接合を形成しない
ので、図９の例でみられたＮ型島領域（４）とＰ⁺型分
離領域（３）との接合容量が存在せず、この点でもホト
ダイオード（１１）のキャパシティを低減できる。

【００２１】一方、空乏層（３４）以外でも入射光によ
り電子正孔対が発生し、空乏層外生成キャリア（３５）
となって光電流に関与する。この空乏層外生成キャリア
（３５）は図８に示すようにＰ型又はＮ型の領域を拡散
した後、空乏層（３４）に致達するので、拡散時間がホ
トダイオード（１１）の応答速度を劣化させる要因とな
る。しかしながら、Ｎ型領域となるＮ⁺型拡散領域（１
８）は、ＮＰＮトランジスタ（１２）のエミッタ拡散に
よって高不純物濃度の領域であるので、Ｎ⁺型拡散領域
（１８）で発生した空乏層外生成キャリア（３５）は寿
命が極めて短く、即消滅する。また、消滅しきれなかっ
た空乏層外生成キャリア（３５）は、Ｎ ⁺型拡散領域
（１８）が浅い領域であるので、極めて短い時間で空乏
層（３４）に達することができる。従って、Ｎ⁺型拡散
領域（１８）で発生した空乏層外生成キャリア（３５）
はホトダイオード（１１）の応答速度には殆ど影響しな
い。

【００２２】さらにＰ型基板（１３）では、エピタキシ
ャル層（１４）の厚みに匹敵する厚い空乏層（３４）に
よって入射光の大部分が吸収されるので、Ｐ型基板（１
３）で発生する空乏層外生成キャリア（３５）は少な
い。そのため、遅延電流が小さくホトダイオード（１
１）の応答速度を劣化させることが無い。そしてさら
に、カソード側は高不純物濃度のＮ⁺型拡散領域（１
８）から電極（２５）を取り出すので直列抵抗を小さく
でき、アノード側も高不純物濃度のＰ ⁺型分離領域（１
５）から電極（２６）を取り出すので直列抵抗を小さく
できる。従ってホトダイオード（１１）の速度を向上で
きる。

【００２３】

【発明の効果】以上に説明した通り、本発明によれば、
Ｐ型基板（１３）上にＰ^-型エピタキシャル層（１
４）を積層するので、Ｎ型反転したエピタキシャル層を
積層するのに比べ、高比抵抗層が安定して得られる。

【００２４】 上記高比抵抗層により厚い空乏層（３
４）が得られるので、ホトダイオード（１１）のキャパ
シタを低減し、速度を向上できる。 島領域（１６）
と分離領域（１５）とでＰＮ接合を形成しないので、ホ
トダイオード（１１）のキャパシタを低減できる。
エミッタ拡散による浅い高不純物濃度のＮ⁺型拡散領域
（１８）でＰＮ接合を形成するので、空乏層外生成キャ
リア（３５）による遅延電流が小さく、ホトダイオード
（１１）の応答速度を向上できる。

【００２５】 上記厚い空乏層（３４）によって入射
光の大部分を吸収できるので、基板（１３）での空乏層
外生成キャリア（３５）の発生が少ない。 浅いＮ⁺
型拡散領域（１８）でＰＮ接合を形成するので、波長λ
が４００ｎｍの如き短波長の光にまて対応できる。
第２の島領域（１７）をＮ型コレクタ領域（１９）でＮ
型に反転させるので、ホトダイオード（１１）とＮＰＮ
トランジスタ（１２）とを共存させることができる。

【００２６】という効果を有する。従って、感度が高く
応答速度に優れたホトダイオード（１１）をＩＣ内に組
み込むことができるものである。

【図面の簡単な説明】

【図１】本発明の半導体装置を示す断面図である。

【図２】図１の製造方法を説明する第１の断面図であ
る。

【図３】図１の製造方法を説明する第２の断面図であ
る。

【図４】図１の製造方法を説明する第３の断面図であ
る。

【図５】図１の製造方法を説明する第４の断面図であ
る。

【図６】図１の製造方法を説明する第５の断面図であ
る。

【図７】ホトダイオード（１１）を示す断面図である。

【図８】ホトダイオード（１１）のバンド図である。

【図９】従来例を示す断面図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高田 忠良 守口市京阪本通２丁目18番地 三洋電機 株式会社内 (56)参考文献 特開 平１−205564（ＪＰ，Ａ)

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 一導電型の半導体基板と、 前記半導体基板の表面に形成した一導電型の高比抵抗の
   エピタキシャル層と、 前記エピタキシャル層の表面から前記基板に達する一導
   電型の分離領域と、 前記分離領域と前記エピタキシャル層との境界および前
   記前記基板と前記エピタキシャル層との境界で囲まれ
   た、ホトダイオード形成用の第１の島領域およびトラン
   ジスタ形成用の第２の島領域と、 前記第１の島領域のほぼ全面を覆うように前記第１の島
   領域の表面に形成した逆導電型の低抵抗の拡散領域と、コン タクトホールを介して前記逆導電型拡散領域にコン
   タクトするホトダイオードの一方の電極と、コン タクトホールを介して前記分離領域にコンタクトす
   る他方の電極と、 前記第２の島領域の表面に形成した逆導電型のコレクタ
   領域と、 前記コレクタ領域の表面に形成した一導電型のベース領
   域と、 前記ベース領域の表面に形成した逆導電型のエミッタ領
   域とを具備することを特徴とする光半導体装置。
2. 【請求項２】 前記半導体基板は比抵抗が４０〜６０Ω
   ・ｃｍであることを特徴とする請求項第１項記載の光半
   導体装置。
3. 【請求項３】 前記エピタキシャル層は比抵抗が２００
   〜１５００Ω・ｃｍの高比抵抗層であることを特徴とす
   る請求項第１項記載の光半導体装置。
4. 【請求項４】 前記第１の島領域の逆導電型拡散領域は
   前記第２の島領域のエミッタ拡散によるものであること
   を特徴とする請求項第１項記載の光半導体装置。
5. 【請求項５】 一導電型の半導体基板と、 前記半導体基板の表面にノンドープで形成した高比抵抗
   のエピタキシャル層と、 前記エピタキシャル層の表面から前記基板に達する一導
   電型の分離領域と、 前記分離領域と前記エピタキシャル層との境界および前
   記前記基板と前記エピタキシャル層との境界で囲まれ
   た、ホトダイオード形成用の第１の島領域およびトラン
   ジスタ形成用の第２の島領域と、 前記第１の島領域のほぼ全面を覆うように前記第１の島
   領域の表面に形成した逆導電型の低抵抗の拡散領域と、コン タクトホールを介して前記逆導電型拡散領域にコン
   タクトするホトダイオードの一方の電極と、コン タクトホールを介して前記分離領域にコンタクトす
   る他方の電極と、 前記第２の島領域の表面に形成した逆導電型のコレクタ
   領域と、 前記コレクタ領域の表面に形成した一導電型のベース領
   域と、 前記ベース領域の表面に形成した逆導電型のエミッタ領
   域とを具備することを特徴とする光半導体装置。