JP2620655B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP2620655B2 JP2620655B2 JP3028623A JP2862391A JP2620655B2 JP 2620655 B2 JP2620655 B2 JP 2620655B2 JP 3028623 A JP3028623 A JP 3028623A JP 2862391 A JP2862391 A JP 2862391A JP 2620655 B2 JP2620655 B2 JP 2620655B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- epitaxial layer
- photodiode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 230000003287 optical effect Effects 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 17
- 238000000407 epitaxy Methods 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000031700 light absorption Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。
ーラＩＣとを一体化した光半導体装置に関する。
【０００２】
【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
【０００３】このような光半導体装置の従来の構造とし
て、例えば特開平１−２０５５６４号公報に記載された
ものが公知である。これを図８に示す。同図において、
（１）はＰ型の半導体基板、（２）はＰ型のエピタキシ
ャル層、（３）はＮ型のエピタキシャル層、（４）はＰ
+型分離領域、（５）はＮ+型拡散領域、（６）はＮ+型
埋め込み層、（７）はＰ型ベース領域、（８）はＮ+型
エミッタ領域である。ホトダイオード（９）はＰ型エピ
タキシャル層（２）とＮ型エピタキシャル層（３）との
ＰＮ接合で形成し、Ｎ+型拡散領域（５）をカソード取
出し、分離領域（４）をアノード取出しとしたものであ
る。ＮＰＮトランジスタ（１０）はＰ型エピタキシャル
層（２）とＮ型エピタキシャル層（３）との境界に埋め
込み層（６）を設け、Ｎ型エピタキシャル層（３）をコ
レクタとしたものである。そして、基板（１）からのオ
ートドープ層（１１）によって加速電界を形成し、空乏
層より深部の領域で発生したキャリアの移動を容易にし
たものである。
て、例えば特開平１−２０５５６４号公報に記載された
ものが公知である。これを図８に示す。同図において、
（１）はＰ型の半導体基板、（２）はＰ型のエピタキシ
ャル層、（３）はＮ型のエピタキシャル層、（４）はＰ
+型分離領域、（５）はＮ+型拡散領域、（６）はＮ+型
埋め込み層、（７）はＰ型ベース領域、（８）はＮ+型
エミッタ領域である。ホトダイオード（９）はＰ型エピ
タキシャル層（２）とＮ型エピタキシャル層（３）との
ＰＮ接合で形成し、Ｎ+型拡散領域（５）をカソード取
出し、分離領域（４）をアノード取出しとしたものであ
る。ＮＰＮトランジスタ（１０）はＰ型エピタキシャル
層（２）とＮ型エピタキシャル層（３）との境界に埋め
込み層（６）を設け、Ｎ型エピタキシャル層（３）をコ
レクタとしたものである。そして、基板（１）からのオ
ートドープ層（１１）によって加速電界を形成し、空乏
層より深部の領域で発生したキャリアの移動を容易にし
たものである。
【０００４】
【発明が解決しようとする課題】しかしながら、ホトダ
イオード（９）の高速応答性という点では空乏層の幅を
広げて空乏層外生成キャリアを抑制する方が望ましい。
図８の構造ではＰ型エピタキシャル層（２）にオートド
ープ層（１１）が重畳するので、不純物濃度が増大し、
空乏層を拡大することが困難である欠点があった。
イオード（９）の高速応答性という点では空乏層の幅を
広げて空乏層外生成キャリアを抑制する方が望ましい。
図８の構造ではＰ型エピタキシャル層（２）にオートド
ープ層（１１）が重畳するので、不純物濃度が増大し、
空乏層を拡大することが困難である欠点があった。
【０００５】また、Ｐ型エピタキシャル層（２）を積層
すると装置がアクセプタ不純物で汚染されるので、Ｎ型
エピタキシャル層成長用装置とは分離しなければなら
ず、一般的な他のバイポーラＩＣとのラインの共用化が
困難である欠点があった。
すると装置がアクセプタ不純物で汚染されるので、Ｎ型
エピタキシャル層成長用装置とは分離しなければなら
ず、一般的な他のバイポーラＩＣとのラインの共用化が
困難である欠点があった。
【０００６】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、基板（２３）上にノンドープで積
層した第１のエピタキシャル層（２４）と、第１のエピ
タキシャル層（２４）上に積層したＮ型の第２のエピタ
キシャル層（２５）と、第１と第２のエピタキシャル層
（２４）（２５）を完全に貫通する分離領域（２６）
と、第２のエピタキシャル層（２５）の表面に形成した
ホトダイオード（２１）のＮ+型拡散領域（３０）と、
第１と第２のエピタキシャル層（２４）（２５）の境界
に形成したＮ+型埋め込み層（３４）と、埋め込み層
（３４）上の第２のエピタキシャル層（２５）表面に形
成したＮＰＮトランジスタ（２２）とを具備することに
より、高速ホトダイオード（２１）とＮＰＮトランジス
タ（２２）とを一体化した光半導体装置を提供するもの
である。
鑑み成されたもので、基板（２３）上にノンドープで積
層した第１のエピタキシャル層（２４）と、第１のエピ
タキシャル層（２４）上に積層したＮ型の第２のエピタ
キシャル層（２５）と、第１と第２のエピタキシャル層
（２４）（２５）を完全に貫通する分離領域（２６）
と、第２のエピタキシャル層（２５）の表面に形成した
ホトダイオード（２１）のＮ+型拡散領域（３０）と、
第１と第２のエピタキシャル層（２４）（２５）の境界
に形成したＮ+型埋め込み層（３４）と、埋め込み層
（３４）上の第２のエピタキシャル層（２５）表面に形
成したＮＰＮトランジスタ（２２）とを具備することに
より、高速ホトダイオード（２１）とＮＰＮトランジス
タ（２２）とを一体化した光半導体装置を提供するもの
である。
【０００７】
【作用】本発明によれば、第１のエピタキシャル層（２
４）と第２のエピタキシャル層（２５）との接合によっ
てホトダイオード（２１）を形成できる。第１のエピタ
キシャル層（２４）をノンドープで積層したので、空乏
層は第１のエピタキシャル層（２４）の膜厚の分だけ極
めて厚く拡大できる。従ってホトダイオードの容量を低
減できる他、空乏層での光吸収率を増大し、空乏層外生
成キャリアの発生を抑制できる。
４）と第２のエピタキシャル層（２５）との接合によっ
てホトダイオード（２１）を形成できる。第１のエピタ
キシャル層（２４）をノンドープで積層したので、空乏
層は第１のエピタキシャル層（２４）の膜厚の分だけ極
めて厚く拡大できる。従ってホトダイオードの容量を低
減できる他、空乏層での光吸収率を増大し、空乏層外生
成キャリアの発生を抑制できる。
【０００８】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。
ら詳細に説明する。
【０００９】図１はホトダイオード（２１）とＮＰＮト
ランジスタ（２２）とを組み込んだＩＣの断面図であ
る。同図において、（２３）はＰ型の単結晶シリコン半
導体基板、（２４）は基板（２３）上に気相成長法によ
りノンドープで積層した厚さ１５〜２０μの第１のエピ
タキシャル層、（２５）は第１のエピタキシャル層（２
４）上に気相成長法によりリン（Ｐ）ドープで積層した
厚さ４〜６μの第２のエピタキシャル層である。基板
（２３）は一般的なバイポーラＩＣのものより不純物濃
度が低い４０〜６０Ω・ｃｍの比抵抗のものを用い、第
１のエピタキシャル層（２４）はノンドープで積層する
ことにより、積層時で１０００Ω・ｃｍ以上、拡散領域
を形成するための熱処理を与えた後の完成時で２００〜
１５００Ω・ｃｍの比抵抗を有する。第２のエピタキシ
ャル層（２５）は、リン（Ｐ）を１０ 15〜１０16ｃｍ-3
程ドープすることにより、０．５〜３．０Ω・ｃｍの比
抵抗を有する。
ランジスタ（２２）とを組み込んだＩＣの断面図であ
る。同図において、（２３）はＰ型の単結晶シリコン半
導体基板、（２４）は基板（２３）上に気相成長法によ
りノンドープで積層した厚さ１５〜２０μの第１のエピ
タキシャル層、（２５）は第１のエピタキシャル層（２
４）上に気相成長法によりリン（Ｐ）ドープで積層した
厚さ４〜６μの第２のエピタキシャル層である。基板
（２３）は一般的なバイポーラＩＣのものより不純物濃
度が低い４０〜６０Ω・ｃｍの比抵抗のものを用い、第
１のエピタキシャル層（２４）はノンドープで積層する
ことにより、積層時で１０００Ω・ｃｍ以上、拡散領域
を形成するための熱処理を与えた後の完成時で２００〜
１５００Ω・ｃｍの比抵抗を有する。第２のエピタキシ
ャル層（２５）は、リン（Ｐ）を１０ 15〜１０16ｃｍ-3
程ドープすることにより、０．５〜３．０Ω・ｃｍの比
抵抗を有する。
【００１０】第１と第２のエピタキシャル層（２４）
（２５）は、両者を完全に貫通するＰ +型分離領域（２
６）によってホトダイオード（２１）形成部分とＮＰＮ
トランジスタ（２２）形成部分とに電気的に分離され
る。この分離領域（２６）は、基板（２３）表面から上
下方向に拡散した第１の分離領域（２７）と、第１と第
２のエピタキシャル層（２４）（２５）の境界から上下
方向に拡散した第２の分離領域（２８）と、第２のエピ
タキシャル層（２５）表面から形成した第３の分離領域
（２９）から成り、３者が連結することで第１と第２の
エピタキシャル層（２４）（２５）を島状に分離する。
（２５）は、両者を完全に貫通するＰ +型分離領域（２
６）によってホトダイオード（２１）形成部分とＮＰＮ
トランジスタ（２２）形成部分とに電気的に分離され
る。この分離領域（２６）は、基板（２３）表面から上
下方向に拡散した第１の分離領域（２７）と、第１と第
２のエピタキシャル層（２４）（２５）の境界から上下
方向に拡散した第２の分離領域（２８）と、第２のエピ
タキシャル層（２５）表面から形成した第３の分離領域
（２９）から成り、３者が連結することで第１と第２の
エピタキシャル層（２４）（２５）を島状に分離する。
【００１１】ホトダイオード（２１）部の第２のエピタ
キシャル層（２５）表面には、ホトダイオード（２１）
のカソード取出しとなるＮ+型拡散領域（３０）を略全
面に形成する。第２のエピタキシャル層（２５）の表面
は酸化膜（３１）で覆われ、酸化膜（３１）を部分的に
開孔したコンタクトホールを介してカソード電極（３
２）がＮ+型拡散領域（３０）にコンタクトする。ま
た、分離領域（２６）をホトダイオード（２１）のアノ
ード側低抵抗取出し領域として、アノード電極（３３）
が分離領域（２６）の表面にコンタクトする。
キシャル層（２５）表面には、ホトダイオード（２１）
のカソード取出しとなるＮ+型拡散領域（３０）を略全
面に形成する。第２のエピタキシャル層（２５）の表面
は酸化膜（３１）で覆われ、酸化膜（３１）を部分的に
開孔したコンタクトホールを介してカソード電極（３
２）がＮ+型拡散領域（３０）にコンタクトする。ま
た、分離領域（２６）をホトダイオード（２１）のアノ
ード側低抵抗取出し領域として、アノード電極（３３）
が分離領域（２６）の表面にコンタクトする。
【００１２】ＮＰＮトランジスタ（２２）部の第１と第
２のエピタキシャル層（２４）（２５）の境界部には、
Ｎ+型の埋め込み層（３４）が埋め込まれている。埋め
込み層（３４）上方の第２のエピタキシャル層（２５）
表面には、ＮＰＮトランジスタ（２２）のＰ型のベース
領域（３５）、Ｎ+型のエミッタ領域（３６）、および
Ｎ+型のコレクタコンタクト領域（３７）を形成する。
２のエピタキシャル層（２４）（２５）の境界部には、
Ｎ+型の埋め込み層（３４）が埋め込まれている。埋め
込み層（３４）上方の第２のエピタキシャル層（２５）
表面には、ＮＰＮトランジスタ（２２）のＰ型のベース
領域（３５）、Ｎ+型のエミッタ領域（３６）、および
Ｎ+型のコレクタコンタクト領域（３７）を形成する。
【００１３】各拡散領域上にはＡｌ電極（３８）がコン
タクトし、酸化膜（３１）上を延在するＡｌ配線が各素
子を連結することにより、ホトダイオード（２１）が光
信号入力部を、ＮＰＮトランジスタ（２２）が他の素子
と共に信号処理回路を構成する。
タクトし、酸化膜（３１）上を延在するＡｌ配線が各素
子を連結することにより、ホトダイオード（２１）が光
信号入力部を、ＮＰＮトランジスタ（２２）が他の素子
と共に信号処理回路を構成する。
【００１４】次にホトダイオード（２１）の作用を説明
する。
する。
【００１５】ホトダイオード（２１）は、カソード電極
（３２）に＋５Ｖの如きＶCC電位を、アノード電極（３
３）にＧＮＤ電位を印加した逆バイアス状態で動作させ
る。このような逆バイアスを与えると、ホトダイオード
（２１）の第１と第２のエピタキシャル層（２４）（２
５）の境界から空乏層が拡がり、第１のエピタキシャル
層（２４）が高比抵抗層であることから特に第１のエピ
タキシャル層（２４）中に大きく拡がる。その空乏層は
基板（２３）に達するまで容易に拡がり、厚さ２０〜２
５μの極めて厚い空乏層を得ることができる。そのた
め、ホトダイオード（２１）の接合容量を低減し、高速
応答を可能にする。
（３２）に＋５Ｖの如きＶCC電位を、アノード電極（３
３）にＧＮＤ電位を印加した逆バイアス状態で動作させ
る。このような逆バイアスを与えると、ホトダイオード
（２１）の第１と第２のエピタキシャル層（２４）（２
５）の境界から空乏層が拡がり、第１のエピタキシャル
層（２４）が高比抵抗層であることから特に第１のエピ
タキシャル層（２４）中に大きく拡がる。その空乏層は
基板（２３）に達するまで容易に拡がり、厚さ２０〜２
５μの極めて厚い空乏層を得ることができる。そのた
め、ホトダイオード（２１）の接合容量を低減し、高速
応答を可能にする。
【００１６】尚、本願においても、各拡散領域の熱処理
によって基板（２３）中の不純物（ボロン）が第１のエ
ピタキシャル層（２４）中に拡散されてＰ型のオートド
ープ層を形成する。しかしながら、ノンドープ層に重畳
するので不純物濃度はそれ程高くならずに済み、基板
（２３）として４０〜６０Ω・ｃｍの比較的低不純物濃
度のものを用いるとこの効果が倍増される。そのため、
熱拡散によるオートドープ層は空乏層の拡がりを阻害せ
ず、この点でも厚い空乏層を得ることができる。
によって基板（２３）中の不純物（ボロン）が第１のエ
ピタキシャル層（２４）中に拡散されてＰ型のオートド
ープ層を形成する。しかしながら、ノンドープ層に重畳
するので不純物濃度はそれ程高くならずに済み、基板
（２３）として４０〜６０Ω・ｃｍの比較的低不純物濃
度のものを用いるとこの効果が倍増される。そのため、
熱拡散によるオートドープ層は空乏層の拡がりを阻害せ
ず、この点でも厚い空乏層を得ることができる。
【００１７】さらに、第１のエピタキシャル層（２４）
をノンドープで積層すると、エピタキシャル成長工程
中、エピタキシャル層は基板（２３）や第１の分離領域
（２７）から飛散したボロン（Ｂ）がシリコン原子と再
結合して堆積したり、外界からの予期せぬ不純物（主と
してボロン）の侵入によって、イントリシック層に極め
て近いＰ型層となり得る。しかしながら、Ｎ型反転する
ことはまずあり得ないので、Ｎ型の第２のエピタキシャ
ル層（２５）を形成することにより空乏層形成に適した
ＰＩＮ接合又はＰＮ接合を容易に形成できる。
をノンドープで積層すると、エピタキシャル成長工程
中、エピタキシャル層は基板（２３）や第１の分離領域
（２７）から飛散したボロン（Ｂ）がシリコン原子と再
結合して堆積したり、外界からの予期せぬ不純物（主と
してボロン）の侵入によって、イントリシック層に極め
て近いＰ型層となり得る。しかしながら、Ｎ型反転する
ことはまずあり得ないので、Ｎ型の第２のエピタキシャ
ル層（２５）を形成することにより空乏層形成に適した
ＰＩＮ接合又はＰＮ接合を容易に形成できる。
【００１８】また、第１のエピタキシャル層（２４）の
厚み以上の厚い空乏層が得られるので、入射光の吸収効
率が高く、その分だけホトダイオード（２１）の深部で
発生するキャリア（空乏層外生成キャリア）の割合も減
少し、ホトダイオード（２１）の高速化が図れる。
厚み以上の厚い空乏層が得られるので、入射光の吸収効
率が高く、その分だけホトダイオード（２１）の深部で
発生するキャリア（空乏層外生成キャリア）の割合も減
少し、ホトダイオード（２１）の高速化が図れる。
【００１９】また、光入射によって発生したキャリア
は、アノード側では低抵抗の分離領域（２６）を介して
アノード電極（３３）に達するので、ホトダイオード
（２１）の直列抵抗を小さくできる。カソード側は全面
を覆うように形成したＮ+型拡散領域（３０）で回収す
るので、直列抵抗を小さくできる。
は、アノード側では低抵抗の分離領域（２６）を介して
アノード電極（３３）に達するので、ホトダイオード
（２１）の直列抵抗を小さくできる。カソード側は全面
を覆うように形成したＮ+型拡散領域（３０）で回収す
るので、直列抵抗を小さくできる。
【００２０】図１の構造は以下の製造方法によって達成
することができる。先ずＰ型基板（２３）の表面を熱酸
化して酸化膜を形成し、酸化膜をホトエッチングして選
択マスクとする。そして基板（２３）表面に分離領域
（２６）の第１の分離領域（２７）を形成するボロン
（Ｂ）を拡散する（図２）。
することができる。先ずＰ型基板（２３）の表面を熱酸
化して酸化膜を形成し、酸化膜をホトエッチングして選
択マスクとする。そして基板（２３）表面に分離領域
（２６）の第１の分離領域（２７）を形成するボロン
（Ｂ）を拡散する（図２）。
【００２１】次いで選択マスクとして用いた酸化膜を全
て除去した後、基板（２３）をエピタキシャル成長装置
のサセプタ上に配置し、ランプ加熱によって基板（２
３）に１１４０℃程度の高温を与えると共に反応管内に
ＳｉＨ2Ｃｌ2ガスとＨ2ガスを導入することにより、ノ
ンドープの第１のエピタキシャル層（２４）を１５〜２
０μ成長させる。この様にノンドープで成長させると、
全工程が終了した完成時で２００〜１５００Ω・ｃｍの
高比抵抗層に形成できる（図３）。
て除去した後、基板（２３）をエピタキシャル成長装置
のサセプタ上に配置し、ランプ加熱によって基板（２
３）に１１４０℃程度の高温を与えると共に反応管内に
ＳｉＨ2Ｃｌ2ガスとＨ2ガスを導入することにより、ノ
ンドープの第１のエピタキシャル層（２４）を１５〜２
０μ成長させる。この様にノンドープで成長させると、
全工程が終了した完成時で２００〜１５００Ω・ｃｍの
高比抵抗層に形成できる（図３）。
【００２２】次いで第１のエピタキシャル層（２４）表
面を熱酸化して選択マスクを形成し、ＮＰＮトランジス
タ（２２）のＮ+型埋め込み層（３４）を形成するアン
チモンを拡散する。この熱処理で第１の分離領域（２
７）も少し拡散される。
面を熱酸化して選択マスクを形成し、ＮＰＮトランジス
タ（２２）のＮ+型埋め込み層（３４）を形成するアン
チモンを拡散する。この熱処理で第１の分離領域（２
７）も少し拡散される。
【００２３】次いで選択マスクを変更し、分離領域（２
６）の第２の分離領域（２８）を形成するボロン（Ｂ）
を拡散する。そして酸化膜付けを行いながら基板（２
３）全体に熱処理を与え、第１と第２の分離領域（２
７）（２８）を拡散することにより両者を連結する。本
工程で第１の分離領域（２７）は８〜１０μ、第２の分
離領域（２８）は６〜８μ拡散される。（図４）その
後、酸化膜を除去して第１のエピタキシャル層（２４）
の上に膜厚４〜６μのリンドープの第２のエピタキシャ
ル層（２５）を形成する（図５）。
６）の第２の分離領域（２８）を形成するボロン（Ｂ）
を拡散する。そして酸化膜付けを行いながら基板（２
３）全体に熱処理を与え、第１と第２の分離領域（２
７）（２８）を拡散することにより両者を連結する。本
工程で第１の分離領域（２７）は８〜１０μ、第２の分
離領域（２８）は６〜８μ拡散される。（図４）その
後、酸化膜を除去して第１のエピタキシャル層（２４）
の上に膜厚４〜６μのリンドープの第２のエピタキシャ
ル層（２５）を形成する（図５）。
【００２４】次いで第２のエピタキシャル層（２５）表
面を熱酸化して選択マスクを形成し、分離領域（２６）
の第３の分離領域（２９）を形成するボロン（Ｂ）を拡
散し、熱処理を加えて第２と第３の分離領域（２８）
（２９）を連結する。この工程で第２の分離領域（２
８）は上方向へ４〜５μ、第３の分離領域（２９）は１
〜３μ拡散される（図６）。
面を熱酸化して選択マスクを形成し、分離領域（２６）
の第３の分離領域（２９）を形成するボロン（Ｂ）を拡
散し、熱処理を加えて第２と第３の分離領域（２８）
（２９）を連結する。この工程で第２の分離領域（２
８）は上方向へ４〜５μ、第３の分離領域（２９）は１
〜３μ拡散される（図６）。
【００２５】次いでベース拡散を行ってＮＰＮトランジ
スタ（２２）のベース領域（３５）を形成し、さらにエ
ミッタ拡散を行ってＮＰＮトランジスタ（２２）のエミ
ッタ領域（３６）とコレクタコンタクト領域（３７）、
およびホトダイオード（２１）のＮ+型拡散領域（３
０）を形成する（図７）。尚、第３の分離領域（２９）
は上記ベース拡散で形成することも可能である。
スタ（２２）のベース領域（３５）を形成し、さらにエ
ミッタ拡散を行ってＮＰＮトランジスタ（２２）のエミ
ッタ領域（３６）とコレクタコンタクト領域（３７）、
およびホトダイオード（２１）のＮ+型拡散領域（３
０）を形成する（図７）。尚、第３の分離領域（２９）
は上記ベース拡散で形成することも可能である。
【００２６】その後、Ａｌの堆積とホトエッチングによ
り各種電極配線を形成することによって、図１の構造を
達成できる。
り各種電極配線を形成することによって、図１の構造を
達成できる。
【００２７】
【発明の効果】以上に説明した通り、本発明によれば、
ノンドープの第１のエピタキシャル層（２４）を積層し
たので、空乏層を第１のエピタキシャル層（２４）中に
極めて厚く拡げることができる。そのため接合容量を小
さく、光吸収率を向上して空乏層外生成キャリアの発生
を抑えることができるので、応答速度が極めて速いホト
ダイオード（２１）を提供できる利点を有する。
ノンドープの第１のエピタキシャル層（２４）を積層し
たので、空乏層を第１のエピタキシャル層（２４）中に
極めて厚く拡げることができる。そのため接合容量を小
さく、光吸収率を向上して空乏層外生成キャリアの発生
を抑えることができるので、応答速度が極めて速いホト
ダイオード（２１）を提供できる利点を有する。
【００２８】さらに、高濃度低抵抗の分離領域（２６）
が基板（２３）にまで到達しているので、ホトダイオー
ド（２１）の直列抵抗を著しく低減できる他、分離領域
（２６）がホトダイオード（２１）とＮＰＮトランジス
タ（２２）とを完全に分離しているので、寄生効果等を
防止できる利点を有する。
が基板（２３）にまで到達しているので、ホトダイオー
ド（２１）の直列抵抗を著しく低減できる他、分離領域
（２６）がホトダイオード（２１）とＮＰＮトランジス
タ（２２）とを完全に分離しているので、寄生効果等を
防止できる利点を有する。
【００２９】さらに、ノンドープで積層することによ
り、不純物濃度の制御が不要であるので、高比抵抗層が
容易に得られる利点を有する他、エピタキシャル成長装
置を多量のボロン（Ｂ）で汚染しないので、装置の保守
が容易である、他機種とのラインの共用化ができるとい
う利点を有する。
り、不純物濃度の制御が不要であるので、高比抵抗層が
容易に得られる利点を有する他、エピタキシャル成長装
置を多量のボロン（Ｂ）で汚染しないので、装置の保守
が容易である、他機種とのラインの共用化ができるとい
う利点を有する。
【００３０】さらに、膜厚の厚い第１のエピタキシャル
層（２４）を第１と第２の分離領域（２７）（２８）で
分離するので、第２の分離領域（２８）を浅くできその
分だけ横方向拡散も少なくて済む。そのため、第２の分
離領域（２８）とＮ+埋め込み層（３４）との耐圧が大
きくとれ、ＮＰＮトランジスタ（２２）の微細化にも寄
与できる利点を有する。
層（２４）を第１と第２の分離領域（２７）（２８）で
分離するので、第２の分離領域（２８）を浅くできその
分だけ横方向拡散も少なくて済む。そのため、第２の分
離領域（２８）とＮ+埋め込み層（３４）との耐圧が大
きくとれ、ＮＰＮトランジスタ（２２）の微細化にも寄
与できる利点を有する。
【図１】本発明の光半導体装置を説明するための断面図
である。
である。
【図２】図１の製造方法を説明する第１の図面である。
【図３】図１の製造方法を説明する第２の図面である。
【図４】図１の製造方法を説明する第３の図面である。
【図５】図１の製造方法を説明する第４の図面である。
【図６】図１の製造方法を説明する第５の図面である。
【図７】図１の製造方法を説明する第６の図面である。
【図８】従来例を示す断面図である。
Claims (3)
- 【請求項１】 比抵抗が４０〜６０Ω・ｃｍの一導電型
の半導体基板と、 前記半導体基板の表面にノンドープで積層した第１のエ
ピタキシャル層と、 前記第１のエピタキシャル層の表面に形成した逆導電型
の第２のエピタキシャル層と、 前記第１と第２のエピタキシャル層を貫通して前記半導
体基板の表面まで到達し、前記第１と第２のエピタキシ
ャル層を複数の島領域に形成する一導電型の分離領域
と、 第１ の島領域の表面に形成した逆導電型の拡散領域にコ
ンタクトするホトダイオードの一方の電極と、 前記分離領域の表面にコンタクトするホトダイオードの
他方の電極と、 第２の島領域の前記第１のエピタキシャル層の表面に形
成した逆導電型の埋め込み層と、 前記第２の島領域の表面に形成した一導電型のベース領
域および逆導電型のエミッタ領域とを具備することを特
徴とする光半導体装置。 - 【請求項２】 前記第１のエピタキシャル層は比抵抗が
２００〜１５００Ω・ｃｍの高比抵抗層であることを特
徴とする請求項第１項記載の光半導体装置。 - 【請求項３】 前記ホトダイオードの逆導電型拡散領域
は前記エミッタ領域形成と同時的に行うことを特徴とす
る請求項第１項記載の光半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028623A JP2620655B2 (ja) | 1991-02-22 | 1991-02-22 | 光半導体装置 |
| KR1019920002722A KR100208645B1 (ko) | 1991-02-22 | 1992-02-21 | 광 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3028623A JP2620655B2 (ja) | 1991-02-22 | 1991-02-22 | 光半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8210192A Division JP2940818B2 (ja) | 1996-08-08 | 1996-08-08 | 光半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04267561A JPH04267561A (ja) | 1992-09-24 |
| JP2620655B2 true JP2620655B2 (ja) | 1997-06-18 |
Family
ID=12253681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3028623A Expired - Lifetime JP2620655B2 (ja) | 1991-02-22 | 1991-02-22 | 光半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2620655B2 (ja) |
| KR (1) | KR100208645B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186587A (ja) * | 1997-12-18 | 1999-07-09 | Sanyo Electric Co Ltd | 光検出素子 |
| JP2001284629A (ja) * | 2000-03-29 | 2001-10-12 | Sharp Corp | 回路内蔵受光素子 |
| JP4582111B2 (ja) * | 2007-05-01 | 2010-11-17 | ソニー株式会社 | 半導体装置とその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2800827B2 (ja) * | 1988-02-12 | 1998-09-21 | 浜松ホトニクス株式会社 | 光半導体装置およびその製造方法 |
-
1991
- 1991-02-22 JP JP3028623A patent/JP2620655B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-21 KR KR1019920002722A patent/KR100208645B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017284A (ko) | 1992-09-26 |
| KR100208645B1 (ko) | 1999-07-15 |
| JPH04267561A (ja) | 1992-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557750B2 (ja) | 光半導体装置 | |
| JP2793085B2 (ja) | 光半導体装置とその製造方法 | |
| JP2557745B2 (ja) | 光半導体装置 | |
| JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
| JP2003224253A (ja) | 光半導体集積回路装置およびその製造方法 | |
| JP2808965B2 (ja) | 半導体装置 | |
| JP2620655B2 (ja) | 光半導体装置 | |
| JPH04271172A (ja) | 光半導体装置 | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| JP2584360B2 (ja) | 光半導体装置 | |
| JP2657120B2 (ja) | 光半導体装置 | |
| JP2584353B2 (ja) | 光半導体装置 | |
| JP2657119B2 (ja) | 光半導体装置 | |
| JPH10233525A (ja) | アバランシェフォトダイオード | |
| JP2557744B2 (ja) | 光半導体装置 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP4162412B2 (ja) | 光半導体集積回路装置 | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JP2557743B2 (ja) | 光半導体装置の製造方法 | |
| JP2001320078A (ja) | 光半導体装置およびその製造方法 | |
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JPH03145771A (ja) | 半導体装置 | |
| JP2001339094A (ja) | 光半導体装置 | |
| JPH0389562A (ja) | 半導体装置 | |
| JPH04151872A (ja) | 半導体装置 |