JP2001320078A - 光半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】光半導体装置のホトダイオードにおいて、入射
光の反射率を出来る限り抑え、かつ、表面保護膜の膜厚
のばらつきによる入射光の反射率のばらつきを抑えるこ
とが要望されている。この要望に答えるために簡便な光
半導体装置を提供する。 【解決手段】この光半導体装置は、ホトダイオード２１
上に表面保護膜３６を形成する。そして、その表面保護
膜３６上にはシリコン酸化膜４５等は形成されず、直接
空気に接する。そのことにより、光が入射する表面保護
膜３６の膜厚のばらつきが小さくなり、反射光量を低減
し、ホトダイオード２１の光電流変換効率を向上でき
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホトダイオードと
バイポーラＩＣとを一体化した光半導体装置に関し、ホ
トダイオードを被覆する表面保護膜であるシリコン窒化
膜に光を直接あてることでホトダイオードの感度のばら
つきを抑える光半導体装置に関する。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリットＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。

【０００３】このような光半導体装置の従来の構造とし
て、例えば特開平１―２０５５６４号公報に記載された
ものが公知である。これを図１０に示す。この光半導体
装置は、ホトダイオード１０とＮＰＮトランジスタ１１
とを一体化してモノリシックに形成することができた。
そして、光半導体装置はＰ型の半導体基盤１、Ｐ型のエ
ピタキシャル層２、Ｎ型のエピタキシャル層３、Ｐ⁺型
分離領域４、Ｎ⁺型分離領域５、Ｎ⁺型埋め込み層６、Ｐ
型ベース領域７、Ｎ⁺型エミッタ領域８等から成る。こ
こで、ホトダイオード１０はＰ型のエピタキシャル層２
とＮ型のエピタキシャル層３とのＰＮ接合で形成し、Ｎ
⁺型分離領域５をカソード取出し、Ｐ⁺型分離領域４をア
ノード取出しとしたものである。ＮＰＮトランジスタ１
１はＰ型のエピタキシャル層２とＮ型のエピタキシャル
層３との間にＮ⁺型埋め込み層６を設け、Ｎ型のエピタ
キシャル層３をコレクタとしたものである。そして、Ｐ
型の半導体基盤１からのオートドープ層１２によって加
速電界を形成し、空乏層より深部の領域で発生したキャ
リアの移動を容易にしたものである。

【０００４】ホトダイオード１０上にパッシベーション
されたシリコン酸化膜９は、膜厚１２００（ｎｍ）で形
成された。そして、このシリコン酸化膜９は直接空気に
さらされて形成され、光信号の波長がこのシリコン酸化
膜９を通過してホトダイオード１０に入射していた。

【０００５】

【発明が解決しようとする課題】上記したように、ホト
ダイオード１０上にパッシベーションされたシリコン酸
化膜９は、その後の作業工程による各種のエッチングや
シリコン酸化膜により、膜厚にばらつきが生じる。おお
よそこのシリコン酸化膜９のばらつきは、１２００（ｎ
ｍ）±２００（ｎｍ）の範囲で生じる。この結果、シリ
コン酸化膜９を通過した光はエピタキシャル層のシリコ
ン表面で反射するが、その厚みにより反射する量に差が
生じる。具体的には図１１に示したように、このシリコ
ン酸化膜９の膜厚のばらつきにより、反射率は５〜３２
％の範囲で変動する。

【０００６】つまり、このようなシリコン酸化膜９の膜
厚にばらつきが生じることにより、光信号を規則的にホ
トダイオード１０で受光することができない。そのこと
により、ホトダイオード１０の光電流変換効率を向上さ
せることが困難となり、ホトダイオード１０を用いた製
品における信頼性が得られないという問題が生じた。

【０００７】

【課題を解決するための手段】本発明は、上記した従来
の問題に鑑みてなされたもので、ホトダイオード１０上
にパッシベーションされる表面保護膜は、容量形成用の
窒化膜とする。シリコン窒化膜の膜厚を９０（ｎｍ）±
９（ｎｍ）の範囲で管理する。そして、シリコン窒化膜
上にはシリコン酸化膜は形成されず、直接光がシリコン
窒化膜に入射する構造になっている。このことで、従来
のシリコン酸化膜の膜厚のばらつきによる入射光の反射
率のばらつきを無くすことに特徴を有する。また、本発
明では、表面保護膜として形成されるシリコン窒化膜上
にシリコン酸化膜を形成しない。そのため、シリコン窒
化膜上に形成されたシリコン酸化膜はその都度エッチン
グされるのではなく、最後にシリコン窒化膜上のシリコ
ン酸化膜をウエットエッチングで完全に除去することに
特徴を有する。

【０００８】

【発明の実施の形態】以下に本発明の一実施例について
図面を参照しながら詳細に説明する。

【０００９】図１はホトダイオード２１と容量素子２
２、およびＮＰＮトランジスタ２３とを組み込んだＩＣ
の断面図である。同図において、Ｐ型の単結晶シリコン
基板２４に気相成長法によりノンドープで積層した厚さ
１０〜２０μｍの第１のエピタキシャル層２５を形成
し、第１のエピタキシャル層２５上に気相成長法により
リン（Ｐ）ドープで積層した厚さ４〜７μｍの第２のエ
ピタキシャル層２６を形成する。Ｐ型の単結晶シリコン
基板２４は一般的なバイポーラＩＣのものより不純濃度
の低い４０〜６０Ω・ｃｍの比抵抗のものを用い、第１
のエピタキシャル層２５はノンドープで積層することに
より、積層時で１０００Ω・ｃｍ以上、拡散領域を形成
するための熱処理を与えた後の完成時で２００Ω・ｃｍ
以上の比抵抗を有する。第２のエピタキシャル層２６
は、リン（Ｐ）を１０¹⁵〜１０¹⁶ｃｍ^-3程ドープするこ
とにより、０．５〜３．０Ω・ｃｍの比抵抗を有する。

【００１０】第１と第２のエピタキシャル層２５、２６
は、両者を完全に貫通するＰ⁺型分離領域２７によって
ホトダイオード２１を形成する第１の島領域２８と、容
量素子２２を形成する第２の島領域２９と、ＮＰＮトラ
ンジスタ２３を形成する第３の島領域３０とに電気的に
分離される。この分離領域２７は、Ｐ型の単結晶シリコ
ン基板２４表面から上下方向に拡散した第１の分離領域
３１と、第１と第２のエピタキシャル層２５、２６の境
界から上下方向に拡散した第２の分離領域３２と、第２
のエピタキシャル層２６表面から形成した第３の分離領
域３３から成り、３者が連結することで第１と第２のエ
ピタキシャル層２５、２６を島状に分離する。

【００１１】ホトダイオード２１部の第２のエピタキシ
ャル層２６表面には、ホトダイオード２１のカソード取
り出しとなるＮ⁺型分離領域３４を形成する。Ｎ⁺型分離
領域３４を第１の島領域の略全面に拡大すると、カソー
ドの取り出し直列抵抗を低減できる。

【００１２】Ｎ⁺型分離領域３４上のシリコン酸化膜３
５は部分的に開放され、この開口部を覆うようにしてシ
リコン表面に直に接触する表面保護膜３６を形成する。
表面保護膜３６の膜厚は、９０（ｎｍ）±９（ｎｍ）の
範囲内で管理され、その材料はシリコン窒化膜から成
る。

【００１３】容量素子２２を形成する第２の島領域２９
の表面には、容量素子２２の一方の電極となるＮ⁺型の
下部電極領域３７を形成する。下部電極領域３７の表面
はシリコン酸化膜３５が除去され、表面を覆うようにし
て容量素子２２の誘電体被膜３８を形成する。誘電体被
膜３８はホトダイオード２１の表面保護膜３６と共通の
工程で形成され、材質、膜厚が共通である。誘電体被膜
３８の上部には下部電極領域３７と対向するようにＡｌ
から成る上部電極３９を形成する。尚、Ｎ⁺型埋め込み
層４０は第１と第２のエピタキシャル層２５、２６の境
界部に埋め込まれている。

【００１４】ＮＰＮトランジスタ２３部の第１と第２の
エピタキシャル層２５、２６の境界部には、Ｎ⁺型埋め
込み層４１が埋め込まれている。埋め込み層４１上方の
第２のエピタキシャル層２６表面には、ＮＰＮトランジ
スタ２３のＰ型のベース領域４２、Ｎ⁺型のエミッタ領
域４３、およびＮ⁺型のコレクタコンタクト領域４４を
形成する。

【００１５】ホトダイオード２１の表面保護膜３６、容
量素子２２の誘電体被膜３８およびＮＰＮトランジスタ
２３上のシリコン酸化膜３５には再びシリコン酸化膜４
５で覆われる。そして、これらのシリコン酸化膜３５、
４５を貫通するコンタクトホールを介して、容量素子２
２およびＮＰＮトランジスタ２３上に１ｓｔＡｌによる
電極配線がコンタクトする。容量素子２２の上部電極３
９は上記した１ｓｔＡｌによるものである。ホトダイオ
ード２１においては、分離領域２７の表面にアノード電
極（図示せず）が配設され、Ｎ⁺型分離領域３４の表面
保護膜３６を一部除去した部分にはカソード（図示せ
ず）が配設される。

【００１６】上記した１ｓｔＡｌ上はポリイミド系絶縁
膜による層間絶縁膜４７が被覆し、その上に２ｎｄＡｌ
層、ポリイミド系のジャケット・コート４８が覆う。ホ
トダイオード２１上のシリコン酸化膜４５、層間絶縁膜
４７およびジャケット・コート４８は光入射のため除去
される。

【００１７】ホトダイオード２１は、カソード電極に＋
５Ｖの如きＶ_CC電位を、アノード電極ＧＮＤ電位を印加
した逆バイアス状態で動作させる。このような逆バイア
ス状態を与えると、ホトダイオード２１の第１と第２の
エピタキシャル層２５、２６の境界から空乏層が拡が
り、第１のエピタキシャル層２５が高比抵抗層であるこ
とから特に第１のエピタキシャル層２５中に大きく拡が
る。その空乏層はＰ型の単結晶シリコン基板２４に達す
るまで容易に拡がり、厚さ１０〜１５μｍの極めて厚い
空乏層を得ることができる。そのため、ホトダイオード
２１の接合容量を低減し、高速応答を可能にする。

【００１８】更に、第１のエピタキシャル層２５をノン
ドープで積層すると、エピタキシャル成長工程中、エピ
タキシャル層はＰ型の単結晶シリコン基板２４や第１の
分離領域３１から飛散したボロン（Ｂ）がシリコン原子
と再結合して堆積したり、外界からの予期せぬ不純物
（主としてボロン）の侵入によって、イントリシック層
に極めて近いＰ型層となり得る。しかしながら、Ｎ型反
転することはまずあり得ないので、Ｎ型の第２のエピタ
キシャル層２６を形成することにより空乏層形成に適し
たＰＩＮ接合又はＰＮ接合を容易に形成できる。

【００１９】また、光入射によって発生したキャリア
は、アノード側では低抵抗の分離領域２７を介してアノ
ード電極に達するので、ホトダイオード２１の直列抵抗
を小さくできる。カソード側は全面を覆うように形成し
たＮ⁺型拡散領域３４で回収するので、直列抵抗を小さ
くできる。

【００２０】次に、本発明に関するホトダイオード２１
の表面保護膜３６を説明する。

【００２１】上記実施例においては、ホトダイオード２
１の表面が表面保護膜３６で覆われ、表面保護膜３６は
直接空気と接することになる。上記したように、表面保
護膜３６の膜厚は、９０（ｎｍ）±９（ｎｍ）の範囲内
で管理され、その材料はシリコン窒化膜から成る。ま
た、本発明では表面保護膜３６上にはシリコン酸化膜が
形成されないため、入射する光に対して表面保護膜３
６、つまりシリコン窒化膜の膜厚だけを考慮して、光の
反射量に対処すればよい。

【００２２】そして、図９は、波長λ＝７８０（ｎｍ）
の光がシリコン窒化膜内に入射したときの反射率（％）
をシリコン窒化膜の厚みに応じて示した表である。この
ホトダイオード２１のシリコン窒化膜の膜厚は、９０
（ｎｍ）±９（ｎｍ）の範囲内で管理されるので、図９
より入射光の反射率のばらつきは、０．５〜３．１の範
囲内で抑えられる。これは、従来における入射光の反射
率のばらつきである５〜３２％（図１１参照）に比べ
て、大幅に改善される。つまり、表面保護膜３６上にシ
リコン酸化膜４５を形成しないことで、光が入射する表
面保護膜３６の膜厚のばらつきが小さくなり、光の入射
する場所による反射光量のばらつきを低減し、ホトダイ
オード２１の光電流変換効率を向上できる。

【００２３】一方、表面保護膜３６と材料を共有する容
量素子２２にあっては、誘電体被膜３８を膜厚９０（ｎ
ｍ）程のシリコン窒化膜にできるので、耐圧と容量密度
のバランスがとれた容量素子２２とすることができる。

【００２４】ここからは、図１に示した光半導体装置の
構造が以下の製造方法によって形成される工程について
説明する。

【００２５】先ず、図２に示すように、Ｐ型の単結晶シ
リコン基板２４の表面を熱酸化して酸化膜を形成し、酸
化膜をホトエッチングして選択マスクとする。そして、
Ｐ型の単結晶シリコン基板２４表面に分離領域２７の第
１の分離領域３１を形成するボロン（Ｂ）を拡散する。

【００２６】次に、図３に示すように、選択マスクとし
て用いた酸化膜を全て除去した後、Ｐ型の単結晶シリコ
ン基板２４をエピタキシャル成長装置のサセプタ上に配
置し、ランプ加熱によってＰ型の単結晶シリコン基板２
４に１１４０℃程度の高温を与えると共に反応管内にＳ
ｉＨ₂Ｃｌ₂ガスとＨ₂ガスを導入することにより、ノン
ドープの第１のエピタキシャル層２５を１０〜２０（ｎ
ｍ）成長させる。この様にノンドープで成長させると、
全工程が終了し完成時で２００〜１５００Ω・ｃｍの高
比抵抗層に形成できる。

【００２７】次に、図４、図５に示すように、第１のエ
ピタキシャル層２５表面を熱酸化して選択マスクを形成
する。そして、ＮＰＮトランジスタ２３のＮ⁺型埋め込
み層４１と容量素子２２のＮ⁺型埋め込み層４０を形成
するアンチモンを拡散する。この熱処理で第１の分離領
域３１も少し拡散される。次いで選択マスクを変更し、
分離領域２７の第２分離領域３２を形成するボロン
（Ｂ）を拡散する。そして酸化膜付けを行いながらＰ型
の単結晶シリコン基板２４全体に熱処理を与え、第１と
第２の分離領域３１、３２を拡散することにより両者を
連結する。

【００２８】次に、図６に示すように、本工程で第１の
分離領域３１は８〜１０μｍ、第２の分離領域３２は６
〜８μｍ拡散される。その後、酸化膜を除去して第１の
エピタキシャル層２５の上に膜厚４〜７μｍのリンドー
プの第２のエピタキシャル層２６を形成する。そして、
第２のエピタキシャル層２６表面を熱酸化して選択マス
クを形成し、分離領域２７の第３分離領域３３を形成す
るボロン（Ｂ）を拡散し、熱処理を加えて第２と第３の
分離領域３２、３３を連結する。この工程で第２の分離
領域３２は上方向へ４〜５μｍ、第３の分離領域３３は
２〜３μｍ拡散される。そしてベース拡散を行って第３
の島領域３０にＮＰＮトランジスタ２３のベース領域４
２を形成する。尚、分離領域２７の第３の分離領域３３
とベース領域４２とを同時に形成しても良い。

【００２９】次に、図７に示すように、エミッタ拡散を
行って第３の島領域３０にＮＰＮトランジスタ２３のエ
ミッタ領域４３とコレクタコンタクト領域４４を形成す
る。そして同時に、第２の島領域２９に容量素子２２の
下部電極領域３７を、第１の島領域２８にホトダイオー
ド２１のＮ⁺型拡散領域３４を形成する。

【００３０】次に、図８に示すように、Ｎ⁺型拡散領域
３４と下部電極領域３７上のシリコン酸化膜３５を除去
し、ＣＶＤ法によって上記膜厚のシリコン窒化膜を堆積
し、ホトエッチングすることでホトダイオード２１の表
面保護膜３６と容量素子２２の誘電体被膜３８とを形成
する。

【００３１】その後、図１に示すように、シリコン酸化
膜４５の形成、コンタクトホールの形成、Ａｌの堆積と
ホトエッチングによる１ｓｔＡｌの電極４６の形成、層
間絶縁膜４７と２ｎｄＡｌ電極の形成、パッシベーショ
ン被膜４８の形成によって図１の光半導体装置の構造と
なる。

【００３２】ここで、本発明では、ホトダイオード２１
のＮ⁺型拡散領域３４上のシリコン窒化膜３６が形成さ
れた後、上記したように、シリコン窒化膜３６上に他の
工程による形成されたシリコン酸化膜４５等を最後まで
連続して堆積させる。

【００３３】具体的に言うと、図８に示した工程を終え
た後、ホトダイオード２１上にも容量素子２２およびＮ
ＰＮトランジスタ２３上に形成されるシリコン酸化膜４
５等を同様に形成する。しかし、ホトダイオード２１上
に形成されるシリコン酸化膜４５等は、容量素子２２お
よびＮＰＮトランジスタ２３の工程に合わせてエッチン
グされずに堆積したままである。そして、容量素子２２
およびＮＰＮトランジスタ２３の工程に合わせて最後の
パッシベーション被膜４８の形成まで、ホトダイオード
２１上にはシリコン酸化膜４５等を連続して堆積させ
る。

【００３４】最後に、ホトダイオード２１上形成された
酸化膜４５等はこの部分だけをウエットエッチングされ
ることで、表面保護膜３６が露出する。その結果、図１
に示した光半導体装置の構造となる。

【００３５】上記したように、本発明である製造方法に
基づき作業を行うことで、効率よく、かつ、シリコン窒
化膜の膜厚の精度も良く形成する作業を行うことができ
る。つまり、図１に示したように、各ＩＣごとに形成さ
れる膜厚も異なり、また、エッチングされる厚さも異な
る。そのことにより、一度入射光の反射率等を考慮して
適した膜厚に形成されたシリコン窒化膜が、エッチング
により膜厚にばらつきが生じるのを防ぐことができる。

【００３６】更に、最後にウエットエッチングすると
き、シリコン窒化膜は除去されないエッチング液を使用
する。その結果、完全にシリコン窒化膜が露出するまで
ウエットエッチングを行うことができ、またその時、シ
リコン窒化膜が除去されることがない。

【００３７】

【発明の効果】以上に詳述したように、本発明に依る光
半導体装置は以下のような効果を有する。

【００３８】第１に、本発明である光半導体装置におい
て、ホトダイオード上にシリコン窒化膜から成る表面保
護膜が、入射光の反射率を考慮して適した膜厚に形成さ
れる。そして、その表面保護膜上にはシリコン酸化膜等
は形成されず、表面保護膜は直接空気にさらされてい
る。そのことにより、表面保護膜上にシリコン酸化膜を
形成しないことで、光が入射する表面保護膜の膜厚のば
らつきが小さくなる。その結果、入射光の反射光量を低
減し、ホトダイオードの光電流変換効率を向上できる。

【００３９】第２に、本発明である光半導体装置の製造
方法において、ホトダイオードのＮ ⁺型拡散領域上のシ
リコン窒化膜が形成された後、シリコン窒化膜上に他の
工程により形成されたシリコン酸化膜を最後まで連続し
て堆積させる。そして最後に、シリコン窒化膜上に他の
工程により形成されたシリコン酸化膜をシリコン窒化膜
は除去されないエッチング液を用いてウエットエッチン
グをすることにより一度に除去する。そのことにより、
シリコン窒化膜上のシリコン酸化膜が完全にエッチング
され、また、シリコン窒化膜はエッチングされないので
膜厚にばらつきが生じることが避けられる。

【図面の簡単な説明】

【図１】本発明の光半導体装置を説明するための断面図
である。

【図２】本発明の製造方法を説明する断図面である。

【図３】本発明の製造方法を説明する断図面である。

【図４】本発明の製造方法を説明する断図面である。

【図５】本発明の製造方法を説明する断図面である。

【図６】本発明の製造方法を説明する断図面である。

【図７】本発明の製造方法を説明する断図面である。

【図８】本発明の製造方法を説明する断図面である。

【図９】本発明のシリコン窒化膜の膜厚と反射率の関係
を示す図である。

【図１０】従来の光半導体装置を説明するための断面図
である。

【図１１】従来のシリコン酸化膜の膜厚と反射率の関係
を示す図である。

フロントページの続き Ｆターム(参考） 4M118 AA01 BA02 CA05 CA34 CB13 EA16 FC09 5F049 MA04 MB02 NA08 NA10 SS02 SZ03 SZ13

Claims (5)

【特許請求の範囲】
1. 【請求項１】 一導電型の半導体基板と、 前記半導体基板の表面に形成したエピタキシャル層と、 前記エピタキシャル層を複数の島領域に形成する一導電
   型の分離領域と、 島領域のエピタキシャル層表面に形成したホトダイオー
   ドの一方の取り出し領域となる拡散領域と、 前記ホトダイオードを形成する領域のエピタキシャル層
   表面を被覆する表面保護膜とを備え、 前記表面保護膜は、単層のシリコン窒化膜であることを
   特徴とする光半導体装置。
2. 【請求項２】 前記表面保護膜は、受光した光を直接受
   けることを特徴とする請求項１に記載した光半導体装
   置。
3. 【請求項３】 一導電型の半導体基板を準備する工程
   と、 前記半導体基板上にほぼノンドープの第１のエピタキシ
   ャル層を形成する工程と、 前記第１のエピタキシャル層上に逆導電型の第２エピタ
   キシャル層を形成する工程と、 前記第２のエピタキシャル層表面にホトダイオードの一
   方の取り出し領域となる拡散領域を形成する工程と、 前記拡散領域上に単層の窒化膜より成る表面保護膜を形
   成する工程と、 前記窒化膜を被覆する酸化膜を形成する工程と、 前記窒化膜上の前記酸化膜をウェットエッチングにより
   完全に除去する工程とを具備する光半導体装置の製造方
   法。
4. 【請求項４】 一導電型の半導体基板を準備する工程
   と、 前記半導体基板上にほぼノンドープの第１のエピタキシ
   ャル層を形成する工程と、 前記第１のエピタキシャル層上に逆導電型の第２エピタ
   キシャル層を形成する工程と、 前記第２のエピタキシャル層表面にホトダイオードの一
   方の取り出し領域となる拡散領域を形成する工程と、 前記拡散領域上に単層のシリコン窒化膜より成る表面保
   護膜を形成する工程と、 前記シリコン窒化膜を被覆するシリコン酸化膜を形成す
   る工程と、 前記シリコン窒化膜上の前記シリコン酸化膜をウェット
   エッチングにより完全に除去する工程とを具備する光半
   導体装置の製造方法。
5. 【請求項５】 一導電型の半導体基板を準備する工程
   と、 前記半導体基板上にほぼノンドープの第１のエピタキシ
   ャル層を形成する工程と、 前記第１のエピタキシャル層上に逆導電型の第２エピタ
   キシャル層を形成する工程と、 前記第１および第２のエピタキシャル層を貫通する一導
   電型の分離領域を形成し、第１の島領域と第２の島領域
   に分離する工程と、 前記第１の島領域の前記第２のエピタキシャル層表面に
   ホトダイオードの一方の取り出し領域となる拡散領域
   を、前記第２の島領域に容量素子の下部電極領域を形成
   する工程と、 前記拡散領域および前記下部電極領域上に単層の窒化膜
   より成る表面保護膜と誘電体被膜を同時に形成する工程
   と、 前記表面保護膜および誘電体被膜上を酸化膜で被覆する
   工程と、 前記表面保護膜上の前記酸化膜をウェットエッチングに
   より完全に除去する工程とを具備する光半導体装置の製
   造方法。