JPH01205565A - 光半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はｆ９号処理回路（例えばバイポーラＩＣ）部と
フォトダイオードを内蔵する光半導体装置と、その製造
方法に関するものである。

〔従来の技術〕

受光素ｒと周辺回路素子とを一体化してモノリンツクに
形成した光半導体装置は、受光素子と回路素子を別々の
チップて作ってハイブリッドＩＣ化したものと異なり、
コストタウンか期待でき、また、外部電磁界による雑音
に対して強いというメリットを持つ。しかし、従来の光
″−１′導体装置の受光素子としては、フ第１・ダイオ
ードとしてｒｌ型エピタキンヤル層とｐ型基板で形成さ
れる接合か用いられ、もしくは［１型工ビタキンヤル層
と１）　７’Ａ←　　　　　）　　　　□□ 拡散層とで形成される接合か用いられてきた。しかし、
前者については、光生成キャリアの熱拡散に基つく応答
速度の悪化か、後者については、エピタキシャル層の厚
さに基づく感度の悪さが、特に波長８　０　０　ｎ　ｍ
の光入射の場合のような長波長光に対して問題となって
いた。また、両者ともフォトタイオードのｐ−ｎ接合の
接合容量が十分に小さくできず、単体のｐｉｎフ第１・
ダイオードと比べて、特性の劣ったものとなっていた。

これらの問題点を解決する試みとして、例えば特開昭６
　１−１−　５　４　０　６　３号公報の技術や、特開
昭６　１−２　６　５　８　６　６号公報の技術か提案
されている。特開昭６　１　−　１　５　４　０　６　
３号公報では、ｐ型基板と１〕型工ピタキシヤル層の間
で形成されるフォトタイオート 型゛Ｉ′−導体基板上に低濃度のｐ型エピタキシャル層
を形成することで、ｐ型半導体側の空乏層幅を大きくし
て接合容量を低減【７、かつ深部で発生したキャリアか
光電流に充分に寄与できるようにしている。また、特開
昭６　１．　−　２　６　５　８　８　６号公報ては、
ｐ型基板に接する側でｎ型エピタキシャル層の不純物を
濃度を高く設定し、フ第１・ダイオードの接合容量を決
定する表面側で低く設定している。

〔発明が解決しようとする課題〕

しかしながら、上記公開公報に示される技術では、フォ
トダイオード 化は、実現することか非常に困難である。なぜなら、こ
れら従来技術ではエピタキシャル成長法などによる半導
体結晶成長層の不純物濃度を低くし、これによってフォ
トタイオードの空乏層を大きくすることで接合容量の低
減を図っているが、エピタキシャル成長法には不純物濃
度を低減にするに際しての限界があり、現状の量産技術
では１０１４ｃｍ−３程度以下の濃度にすることが困難
だからである。

このため、空乏層の幅についても、この不純物濃度に相
当する広がりか限界となり、高比抵抗の半導体基板を用
いて形成される通常のｐｉｎフ第１・ダイオードに比べ
て、バイポーラＩＣを内蔵したモノシリツクな光半導体
装置の高速応答性、感度なとは、−膜面に低いものとな
っている。特に、フォトタイオードの受光面積か大きい
ときには、これに比例し２て７２トタイオ−ドの接合容
量も大きくなるので、たとえバイポーラＩＣ（信号処理
回路）の品速化を行なったと［７ても、光半導体装置の
全体としては、応答性、感度か低下してしまっていた。

そこで本発明は、イ言号処理回路部と共に内蔵されるフ
ォトタイオードの接ご容量を著しく低′８川−化するこ
とにより、ｊｔ：：ｊ速応答および感度の著しい向上を
達成することのできる光半導体装置を提供することをＬ
Ｉ的とする。

また本発明は、」１記のような光半導体装置を、筒中な
］−程によっても歩留りよく作製することのできる製造
方法を提供することをＬＩ的とする。

〔課Ｈｍを解決するための手段〕

本発明に係る光半導体装置の第１の態様のものは、第１
導電型の高比抵抗の′−１′、導体基板（真性に近い半
導体基板）と、この３１′導体基板の表面側に形成され
た第２導電型の半導体結晶成長層とを備え、゛Ｉ″−導
体基板の裏面側の不純物濃度は表面側よりも品く設定さ
れ、かつ半導体結晶成長層にはフォトタイオー１・の−
力の電極部をなすｈ′３″、２導電型の受光面電極部と
、バイポーラＩＣあるいはＭＯ３ＩＣなとからなる信号
処理回路部とが形成されていることを特徴とする。

また、本発明に係る光半導体装置の第２の態様のものは
、半導体あるいは絶縁体などからなる第１の基板と、裏
面で第１の、２！仮に貼り合わされ、当該裏面から表面
側に向って第１導電型の不純物濃度が徐々に低ドするよ
うに濃度勾配を持ったオートドープ層が、所定の１９さ
て裏面側に形成された第１導電型の高比抵抗の半導体（
真性に近い半導体）からなる第２の基板と、この第２の
基板の表面側に形成された第２導電型のＩへ導体結晶成
長層と、この半導体結晶成長層のフ第１・ダイオード形
成部に、第２導電型の不純物を同濃度に含んで形成され
た受光面電極部と、この受光面電極部を囲み下端かオー
トドープ層中に延びるように形成された第１導電型のア
イソレ−ンヨン領域と、このアイソ１ノ−ンヨン領域の
外側の゛１′、導体結晶成長層に形成されたバイポーラ
ＩＣ，ＭＯ８ＩＣなとからなる信号処理回路部とを備え
ることを特徴とする。

さらに、本発明に係る光半導体装置の製造方法は、半導
体あるいは絶縁体なとからなる第１の基板と、裏面に第
１導電型の高濃度不純物層を有する第１導電型の高比抵
抗の半導体（真性に近い半導体）からなる第２の基板と
を、高濃度不純物層を介して互いに貼り合わせて加圧熱
処理する第１の工程と、第２の基板の表面側を研磨して
薄くする第２の工程と、薄くされた第２の基板のアイソ
レーンヨン領域形成部に第１導電型の不純物をドープす
る第３の工程と、第２の基板上に第２導電型の半導体結
晶成長層を例えはエピタキシャル成長法により形成する
第４の工程と、半導体結晶成長層のアイソ１ノージヨン
領域形成部に第１導電型の不純物、アイソレーンヨン領
域形成部の内側のフォトダイオード それぞれドープすると共に、アイソレーション領域形成
部の外側に信号処理［［！１路を形成するための所要の
不純物ドープを行なう第５の工程と、半導体結晶成長層
上に必要な絶縁膜、電極および配線層を形成する第６の
工程とを（ｉｉｉｉえ、第１ない［７第６の工程におけ
る熱処理は、第２の半導体基板の裏面側に高濃度不純物
層からの濃度勾配を持ったオートドープ層か形成され、
かつアイソレーンヨン領域形成部の第１導電型領域の下
端かオートドープ層中まで延びるように制御されること
を特徴とする。

〔作用〕

本発明の光半導体装置によれば、フォトダイオードのｐ
ｎ接合は半導体れ一晶成長層と高比抵抗の半導体基板（
第２の基板）の間で形成されるので、空乏層は半導体基
板中に大きく広かり、従って接合容量を著しく低容量化
することができる。特に、第２の態様のようにオート１
−−ブ層を設りるようにすれば、内蔵電界を生じさせて
空乏層より深い部分で発生したキャリアの移動を可能に
できる。

また、本発明の光半導体装置の製造方法によれは、濃度
勾配をもったオートドープ層、フォトダイオードと信号
処理回路部を分離するアイソレーンヨン領域か、一連の
工程中の熱処理を経る中で形成されることになるので、
空乏層を広くしなからオートドープ層による内蔵電界を
発生させて高速応答を可能にした光半導体装置を、歩留
りよく簡単に作製することかできる。

〔実施例〕

以下、添付図面の第１図および第２図を参照して、本発
明の一実施例を説明する。なお、図面の説明において同
一要素には同一符号を付し、重複する説明を省略する。

第１図は本発明の一実施例に係る光半導体装置の断面図
である。図示の通り、第１の基板１の上面（表面）側に
は高比抵抗のｐ−型半導体からなる第２の基板２か貼り
合わされ、この上面（表面）側にはｎ型半導体からなる
半導体結晶成長層３が形成されている。ここで、第１の
基板１としては例えばザファイアのような絶縁性基板な
とも用いることか可能であるか、ここではシリコン（Ｓ
ｉ）のような半導体基板か用いられているものとする。

この半導体基板１の表面に貼り合された■〕−型゛１毛
導体基板２は、比抵抗か例えは３にΩｃｍ程度のシリコ
ン単結晶かならなる基板である。ｎ型半導体結晶成長層
３は例えはエピタキシャル成長法により形成されるもの
で、その不純物濃度はｐ−型半導体基板２よりも高くな
っている。そして、このように形成されるチップは、フ
第１・ダイオード形成部１００と、バイポーラＩＣなと
による信号処理回路部２００を含んでいる。

ｐ−型半導体基板２の裏面側部分には、ｐ型ののオート
ドープ層２］か濃度勾配を持って形成される。このオー
トドープ層２］は、半導体基板２の裏面側の高濃度不純
物層（ｐ＋＋純物層）２２からの熱拡散によって形成さ
れるもので、半導体基板］から離れるにつれて不純物濃
度か低くなっている。■）−型半導体基板２とｎ型半導
体結晶成長層３の境界部の信号処理回路部２００には、
ｎ型の埋込層２３が形成され、バイポーラトランジスタ
の埋込層をなしている。さらに、この埋込層−１２＝ ２３の上方の半導体結晶成長層３には、バイポーラトラ
ンジスタを構成するｐ型拡散層３１．３２およびｎ型拡
散層３３が形成されている。

一方、ｎ型半導体結晶成長層３の信号処理回路部２００
にはフォトダイオードの受光面電極部３４をなすｎ＋型
型数散層形成され、この受光面電極（カソード電極）部
３４はｐ＋＋純物層２２による反対面電極（アノード電
極）部とペアになっている。フォトダイオード形成部１
００と信号処理回路部２００は、ｐ型のアイソレーンヨ
ン領域４により互いに電気的に分離されている。ここで
、ｐ型のアイソレーンヨン領域４の下端部はｐ型のオー
トドープ層２１中まで延び、望ましくはオートドープ層
２］の不純物濃度が１０１６ｃｍ”程度の領域まで達し
ている。さらに、半導体結晶成長層３」二には図示しな
い絶縁膜、オーミック電極、配線層などが形成され、全
体としてフ第１・ダイオードと信号処理回路部を内蔵す
る光半導体装置をなしている。

次に、上記実施例に係る光半導体装置の作用を説明する
。

本実施例の装置は、図示しないオーミック電極を経由し
てなされる受光面電極部３４および反対面電極部（ｐ＋
＋不純物層）２２からのバイアスの印加により、ｐ−型
半導体基板２とｎ型半導体結晶成長層３が逆バイアスと
なった状態で使用される。ここで、ｐ−型半導体基板２
は真性に近く十分に高比抵抗となっており、従ってフォ
トダイオード形成部１００におけるｐ−型半導体基板２
と半導体結晶成長層３によるｐｎ接合の空乏層は、この
ｐ−型半導体基板２中に大きく広がる。このため、接合
容量を著しく低容量化することができ、高速応答を可能
にできる。

具体的には、ｎ型半導体結晶成長層３と接してｐｎ接合
を形成するｐ型半導体の不純物濃度が、ｐ−型半導体基
板２の出発利料である単結晶基板で決定されるので、エ
ピタキシャル成長法によるｐ型半導体を用いたときに比
べて、１〜２桁以上も低くできる。従って、ｐ−型半導
体基板２における空乏層の広がりを、従来装置に比べて
１０倍以」二にてき、結果として接合容量を１／１０以
下にすることかできる。また、空乏層が広がる分たけ、
受光素子深部で発生したキャリアを効率よく収集するこ
とかでき、またその結果、空乏層外て発生ずるギヤリア
の割合も減少し、フォトダイオードを高速化することか
できる。さらに、空乏層よりも深部で発生したキャリア
は、オート１・−プ層の不純物濃度勾配による内蔵電界
によりすみやかに移動するので、拡散電流成分の増加に
よる応答波形のずそひきか少なくなり、全体として高速
化される。

本発明は」１記実施例に限定されるものではなく、種々
の変形した態様か可能である。

本実施例では濃度勾配を持ったｐ型不純物層としてのオ
ートドープ層２１を設けることとしているか、これは本
発明に必須のものではない。すなイつち、このｐ型不純
物層に濃度勾配かなくても、ｐ−型半導体基板２か十分
に高比抵抗であれば、ｐｎ接合の空乏層は十分な広かり
を持つことかできるので、接合容量の低減などによる高
速応答の改善か可能である。

ｐ−型彫導体基板２の厚さについても、特に限定はされ
ないが、高速応答を実現するためには、空乏層の広かり
との関係において所定の厚さにすることか望ましい。す
なわち、空乏層の広がりはｐ−型′″１′−導体基板２
の比抵抗と印加バイアスによって定まるか、この空乏層
の下側の高比抵抗の部分が厚いと、この部分での拡散電
流成分が大きくなり、応答が悪くなるたけでなく、フォ
トダイオードの直列抵抗か高くなってしまう。従って、
オー　ｌ−１’−プ層２１か設けられているときには、
この空乏層かオートドープ層２１まで延びていることが
望ましく、オートドープ層２］か設けられていないとき
には、空乏層の下端が■）−型半導体基板２の裏面側の
高濃度不純物を含む領域と近接し、あるいは接している
ことか望ましい。

信号処理回路部２００に設けられる回路はバイポーラＩ
Ｃに限られず、ＭＯ８ＩＣであってもよく、用いられる
半導体はシリコンに限らす、カリウムリン（Ｇａ　Ａｓ
　）やカリウムリン（Ｇａ　Ｐ）−１，６−− のような化合物半導体であってもよい。また、本実施例
のアイソレーション領域４はいわゆるｐｎ接合分離を行
なうものであるか、Ｓ　］　０２などの絶縁物の埋込み
やトレンチ（溝）の形成、あるいはプロトンイオンの注
入などによっても、同様にアイソレーションを行なうこ
とかできる。

次に、第２図を参照して、第１図に示す光半導体装置の
製造方法を説明する。

第２図は製造工程別の素子断面図である。まず、同図（
ａ）のように、第１の基板（半導体基板）１としてのシ
リコン基板と、高比抵抗の第２の基板（ｐ−型半導体基
板）２としてのｐ−型シリコン基板を用意する。ここで
、双方の基板には共に両面ミラーウェーハを用いる。そ
して、比抵抗３Ｉ（９ｃｍのｐ−型半導体基板２の裏面
にホウ素（Ｂ）を熱拡散し、反対面電極をなすと共にオ
ートドープ層の拡散源をなすｐ＋型不純物層２２を形成
する。

次に、ｐ＋型不純物層２２を形成したｐ−型半導体基板
２の裏面と半導体基板１の表面を清浄にし、これらを密
着させて水素（Ｈ２）雰囲気の電気炉中て加熱し、２枚
の基板］、２を第２図（ｂ）のように接着する。そして
、接着されたｐ−型半導体基板２の表面を研磨し、所定
の厚さまで薄くする（第２図（ｃ）図示）。ここで、研
磨方法としては機械研磨、化学研磨なとかあるか、通常
は機械的に研磨した後にエッチンク液を用い、精密な化
学研磨を行なう。

次に、通常のプレーナープロセスに従い、イ５号処理回
路部２００にバイポーラトランジスタの埋込層２３とな
るｎ型拡散層をアンチモン（Ｓｌ））の拡散により形成
し、フォトダイオード形成部］００と信号処理回路部２
００の境界部にアイソレーション領域４となる拡散層４
１をホウ素の拡散により形成する。この工程において、
拡散層の形成に熱拡散法を用いたり、あるいはイオン注
入法を用いてその後にアニーリング行なったときには、
ｐ＋型不純物層２２のｐ型不純物がｐ−型半導体基板２
中に拡散されていき、オートドープ層２１の形成か始ま
ることになる（第２図（ｄ）図示）。

次に、エピタキシャル成長法を用いてｐ−型半導体基板
２上にｎ型の半導体結晶成長層３を形成する（第２図（
ｅ）図示）。この半導体結晶成長層３の不純物濃度は、
エピタキシャル成長法の技術的ｊｌｉｌｌ約によって、
十分には小さくできないか、１、０　”’ｃｍ−３程度
とすることは可能である。なお、この」二部中において
も加熱処理を伴なうので、オートドープ層２］の形成は
徐々に進行していき、アイソレーション領域４となる拡
散層４１も徐々に広かっていくことになる。

次に、半導体結晶成長層Ｂのフォトダイオード形成部１
００と信号処理回路部２００の境界部に、アイソレーシ
ョン領域４となるｎ型の拡散層４２をホウ素の拡散によ
り形成する（第２図（ｆ）図示）。しかる後、フォトダ
イオード形成部１００の受光面電極部３４となるｎ＋ハ
リの拡散層をリン（Ｐ）の拡散により形成すると共に、
信号処理回路部２００にバイポーラトランジスタをなす
ｎ型拡散層３１．３２およびｐ型拡散層３３を形成す−
ＩＱ　　　　− ると、第１図に示すデバイスが得られる。このとき、」
二記工程中においても、拡散層の形成の過程で熱処理を
伴なうのて、オートドープ層２］は更に広がることにな
る。一方、拡散層４１．４２についても熱処理の過程で
更に広かるので、結果的には、第１図のように拡散層４
１．４２か一体化してアイソレーション領域４か形成さ
れることになる。

以上の工程の後に、絶縁膜、オーミック電極あるいは配
線層（図示せず）を形成すると、光半導体装置が完成す
ることになる。なお、このときには、アイソレーション
領域４の先端はオートドープ層２］の不純物濃度が１．
０　”ｃｍ　”程度の領域中まで延びているものとする
。

」１記実施例の製造方法についても、種々の変形が可能
である。

例えば、信号処理回路部がＭＯ８ＩＣであるときには、
当然にその工程か変更されることになる。

また、用いられる半導体か化音物半導体であるときには
、熱処理の条件なども変更されることになる。

〔発明の効果〕

以上、詳細に説明した通り、本発明の光半導体装置によ
れば、フォトダイオードのｐｎ接合は半導体結晶成長層
と高比抵抗の半導体基板の間で形成されるので、空乏層
は半導体基板中に大きく広がり、従って接合容量を著し
く低減することができる。従って、信号処理回路部と共
に内蔵されるフォトダイオード 向］二を達成することかできる。

また、本発明の光半導体装置の製造方法によれば、濃度
勾配をもったオートドープ層、フォトダイオードと信号
処理回路部を分離するアイソレーション領域か、一連の
工程中の熱処理を経る中で形成されることになるので、
空乏層を広くして高速応答性を可能にした光半導体装置
を、歩留りよく簡単に作成することかできる。

【図面の簡単な説明】

第１図は本発明に係る光半導体装置の一例の断面図、第
２図は本発明に係る光半導体装置の製造工程を示す工程
別断面図である。 ］・・・半導体基板、２・・ｐ−型半導体基板、３・・
・半導体結晶成長層、４・・アイソレーション領域、２
１・・・オートドープ層、２　２　−　ｐ＋型不純物層
（反対面電極部）、２３・・・埋込層、３４・・受光面
電極部、１００・・フォトダイオード形成部、２００・
・・信号処理回路部。

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の高比抵抗の半導体基板と、この半導体
   基板の表面側に形成された第２導電型の半導体結晶成長
   層とを備え、前記半導体基板の裏面側の不純物濃度は前
   記表面側よりも高く設定され、かつ前記半導体結晶成長
   層にはフォトダイオードの一方の電極部をなす第２導電
   型の受光面電極部と信号処理回路部とが形成されている
   ことを特徴とする光半導体装置。 ２、第１の基板と、 裏面で前記第１の基板に貼り合わされ、当該裏面から表
   面側に向って第１導電型の不純物濃度が徐々に低下する
   ように濃度勾配を持ったオートドープ層が、所定の厚さ
   をもって前記裏面側に形成された第１導電型の高比抵抗
   の半導体からなる第２の基板と、 この第２の基板の表面側に形成された第２導電型の半導
   体結晶成長層と、 この半導体結晶成長層のフォトダイオード形成部に、第
   ２導電型の不純物を高濃度に含んで形成された受光面電
   極部と、 この受光面電極部を囲み、下端が前記オートドープ層中
   に延びるように形成された第１導電型のアイソレーショ
   ン領域と、 このアイソレーション領域の外側の前記半導体結晶成長
   層に形成された信号処理回路部と を備えることを特徴とする光半導体装置。 ３、前記アイソレーション領域の下端が、前記オートド
   ープ層中の不純物濃度が１０＾１＾６ｃｍ＾−＾３オー
   ダー以上の部分にまで延びていることを特徴とする請求
   項２記載の光半導体装置。 ４、第１の基板と、裏面に第１導電型の高濃度不純物層
   を有する第１導電型の高比抵抗の半導体からなる第２の
   基板とを、前記高濃度不純物層を介して互いにに貼り合
   わせて加圧熱処理する第１の工程と、 前記第２の基板の表面側を研磨して薄くする第２の工程
   と、 前記薄くされた第２の基板のアイソレーション領域形成
   部に第１導電型の不純物をドープする第３の工程と、 前記第２の基板上に第２導電型の半導体結晶成長層を形
   成する第４の工程と、 前記半導体結晶成長層の前記アイソレーション領域形成
   部に第１導電型の不純物、前記アイソレーション領域形
   成部の内側のフォトダイオード形成部に第２導電型の不
   純物をそれぞれドープすると共に、前記アイソレーショ
   ン領域形成部の外側に信号処理回路を形成するための所
   要の不純物ドープを行なう第５の工程と、 前記半導体結晶成長層上に必要な絶縁膜、電極および配
   線層を形成する第６の工程とを備え、前記第１ないし第
   ６の工程における熱処理は、前記第２の基板の裏面側に
   前記高濃度不純物層からの濃度勾配を持ったオートドー
   プ層が形成され、かつ前記アイソレーション領域形成部
   の第１導電型領域の下端が前記オートドープ層中まで延
   びるように制御されることを特徴とする光半導体装置の
   製造方法。