JP2001284629A - 回路内蔵受光素子 - Google Patents
回路内蔵受光素子Info
- Publication number
- JP2001284629A JP2001284629A JP2000090493A JP2000090493A JP2001284629A JP 2001284629 A JP2001284629 A JP 2001284629A JP 2000090493 A JP2000090493 A JP 2000090493A JP 2000090493 A JP2000090493 A JP 2000090493A JP 2001284629 A JP2001284629 A JP 2001284629A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- semiconductor layer
- light
- built
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 172
- 238000009792 diffusion process Methods 0.000 claims abstract description 112
- 239000000758 substrate Substances 0.000 claims abstract description 84
- 238000001514 detection method Methods 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 22
- 230000035515 penetration Effects 0.000 claims description 19
- 238000002955 isolation Methods 0.000 claims description 13
- 230000035945 sensitivity Effects 0.000 abstract description 15
- 230000003287 optical effect Effects 0.000 abstract description 10
- 230000009545 invasion Effects 0.000 abstract 1
- 230000004044 response Effects 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 16
- 239000000969 carrier Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000002093 peripheral effect Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000000926 separation method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 235000012431 wafers Nutrition 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 206010034960 Photophobia Diseases 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 208000013469 light sensitivity Diseases 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000009271 trench method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Abstract
(57)【要約】
【課題】 従来の回路内蔵受光素子では、長波長から短
波長までの拡い波長範囲で良好な受光感度と高い応答特
性をもつことができなかった。 【解決手段】 第１導電型の第１の半導体基板３、第１
導電型の第１の半導体層５、第１導電型の第２の半導体
層６を順次積層し、該第２の半導体層６表面内に当該半
導体層６とにより信号光を検出する光検出フォトダイオ
ード部が構成される第２導電型半導体領域７が形成さ
れ、該光検出フォトダイオード部周辺に位置する前記第
１及び第２の半導体層５，６内に回路素子が形成されて
なる回路内蔵受光素子であって、前記第２導電型半導体
領域７は、短波長からなる前記信号光の侵入長に応じた
拡散深さを有することを特徴とする。
波長までの拡い波長範囲で良好な受光感度と高い応答特
性をもつことができなかった。 【解決手段】 第１導電型の第１の半導体基板３、第１
導電型の第１の半導体層５、第１導電型の第２の半導体
層６を順次積層し、該第２の半導体層６表面内に当該半
導体層６とにより信号光を検出する光検出フォトダイオ
ード部が構成される第２導電型半導体領域７が形成さ
れ、該光検出フォトダイオード部周辺に位置する前記第
１及び第２の半導体層５，６内に回路素子が形成されて
なる回路内蔵受光素子であって、前記第２導電型半導体
領域７は、短波長からなる前記信号光の侵入長に応じた
拡散深さを有することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、同一基板上に光検
出フォトダイオード部と回路素子とを備えた回路内蔵受
光素子に関し、特に光検出フォトダイオード部の性能を
改善する構造に関するものである。
出フォトダイオード部と回路素子とを備えた回路内蔵受
光素子に関し、特に光検出フォトダイオード部の性能を
改善する構造に関するものである。
【０００２】
【従来の技術】近年、光ディスク装置の小型高性能化に
伴い、光ピックアップの小型軽量化が重要となってい
る。これを実現するために、トラッキングビームを生成
するための機能、光分岐を行うための機能、誤差信号を
生成するための機能を１つのホログラム素子に集積化
し、レーザダイオード及び分割フォトダイオード等を１
つのパッケージ（図示せず）内に収容し、上記ホログラ
ム素子をパッケージ上面に配した構造の光モジュールが
提案されている。
伴い、光ピックアップの小型軽量化が重要となってい
る。これを実現するために、トラッキングビームを生成
するための機能、光分岐を行うための機能、誤差信号を
生成するための機能を１つのホログラム素子に集積化
し、レーザダイオード及び分割フォトダイオード等を１
つのパッケージ（図示せず）内に収容し、上記ホログラ
ム素子をパッケージ上面に配した構造の光モジュールが
提案されている。
【０００３】このような光ピックアップに用いられてい
るものとして回路内蔵受光素子がある。この回路内蔵受
光素子は、ＩＣプロセスを利用して同一チップ上に、信
号光を電気信号に変換する光検出フォトダイオード部と
該光電変換信号の信号処理に用いられるトランジスタ，
抵抗，容量などの回路素子を集積したものである。
るものとして回路内蔵受光素子がある。この回路内蔵受
光素子は、ＩＣプロセスを利用して同一チップ上に、信
号光を電気信号に変換する光検出フォトダイオード部と
該光電変換信号の信号処理に用いられるトランジスタ，
抵抗，容量などの回路素子を集積したものである。
【０００４】図５は、従来の回路内蔵受光素子の構造を
示す断面図である。
示す断面図である。
【０００５】図において、５１は信号光を電気信号に変
換するフォトダイオード領域であり、５２は該光電変換
信号の信号処理に用いられる周辺回路領域であって具体
的にはＮＰＮトランジスタおよび縦型ＰＮＰトランジス
タが形成された領域である。
換するフォトダイオード領域であり、５２は該光電変換
信号の信号処理に用いられる周辺回路領域であって具体
的にはＮＰＮトランジスタおよび縦型ＰＮＰトランジス
タが形成された領域である。
【０００６】該回路内蔵受光素子は、工程の共通化によ
りコストの低減を図るため、フォトダイオード領域５１
及び周辺回路領域５２とも、Ｐ型基板（Ｐ）５３、Ｐ型
エピタキシャル成長層（Ｐ-）５４、Ｎ型エピタキシャ
ル成長層（Ｎ）５５がこの順で順次積層されてなり、前
記フォトダイオード領域５１においては前記Ｐ型エピタ
キシャル成長層５４とＮ型エピタキシャル成長層５５と
のＰＮ接合によって光検出フォトダイオード部が構成さ
れ、また前記周辺回路領域においては前記Ｐ型エピタキ
シャル成長層５４及びＮ型エピタキシャル成長層５５内
に拡散によって上記の２つのトランジスタが形成されて
なる。
りコストの低減を図るため、フォトダイオード領域５１
及び周辺回路領域５２とも、Ｐ型基板（Ｐ）５３、Ｐ型
エピタキシャル成長層（Ｐ-）５４、Ｎ型エピタキシャ
ル成長層（Ｎ）５５がこの順で順次積層されてなり、前
記フォトダイオード領域５１においては前記Ｐ型エピタ
キシャル成長層５４とＮ型エピタキシャル成長層５５と
のＰＮ接合によって光検出フォトダイオード部が構成さ
れ、また前記周辺回路領域においては前記Ｐ型エピタキ
シャル成長層５４及びＮ型エピタキシャル成長層５５内
に拡散によって上記の２つのトランジスタが形成されて
なる。
【０００７】一般的に、フォトダイオードの性能を評価
する場合、その受光感度と応答速度が重要な要素とな
る。受光感度は、光検出の際ＰＮ接合に逆バイアスを印
加したときに空乏層内で発生したキャリアと、空乏層外
で発生したキャリアのうち拡散によって空乏層内に到達
したキャリア数の和によって決定される。また、応答速
度は、光検出フォトダイオード部を構成するＰＮ接合容
量の値によって大きく影響を受ける。よって、フォトダ
イオードの感度を高めかつ接合容量を低減して応答速度
も高めるためには、空乏層を十分に拡げることが有効で
ある。
する場合、その受光感度と応答速度が重要な要素とな
る。受光感度は、光検出の際ＰＮ接合に逆バイアスを印
加したときに空乏層内で発生したキャリアと、空乏層外
で発生したキャリアのうち拡散によって空乏層内に到達
したキャリア数の和によって決定される。また、応答速
度は、光検出フォトダイオード部を構成するＰＮ接合容
量の値によって大きく影響を受ける。よって、フォトダ
イオードの感度を高めかつ接合容量を低減して応答速度
も高めるためには、空乏層を十分に拡げることが有効で
ある。
【０００８】このため、第１導電型領域としては、上述
したように表面に低濃度（高比抵抗）のＰ型エピタキシ
ャル成長層５４を成長したＰ型基板５３を用いるか、あ
るいはこれに代わってＰ型低濃度基板（図示せず）が用
いられる。
したように表面に低濃度（高比抵抗）のＰ型エピタキシ
ャル成長層５４を成長したＰ型基板５３を用いるか、あ
るいはこれに代わってＰ型低濃度基板（図示せず）が用
いられる。
【０００９】これにより、光が吸収される第１導電型領
域で空乏層が拡がりやすくなって侵入した信号光を有効
に利用することが可能となり、またＰＮ接合容量も低減
することができる。
域で空乏層が拡がりやすくなって侵入した信号光を有効
に利用することが可能となり、またＰＮ接合容量も低減
することができる。
【００１０】
【発明が解決しようとする課題】光ディスクなどの光記
録媒体が年々高密度化されるにつれて、その使用される
光の波長が短波長化されてきている。すなわち、ＣＤで
は７８０ｎｍの赤外域が用いられてきたが、ＤＶＤでは
６５０ｎｍの赤色域へと短波長化され、さらには４１０
ｎｍ近辺の青色域の波長が利用されようと開発が進んで
いる。
録媒体が年々高密度化されるにつれて、その使用される
光の波長が短波長化されてきている。すなわち、ＣＤで
は７８０ｎｍの赤外域が用いられてきたが、ＤＶＤでは
６５０ｎｍの赤色域へと短波長化され、さらには４１０
ｎｍ近辺の青色域の波長が利用されようと開発が進んで
いる。
【００１１】しかしながら、このように波長が短くなっ
ていくと信号光のシリコン中への侵入長が急激に低下し
ていく。例えば、７８０ｎｍでは約８μｍもあった侵入
長が波長４１０ｎｍでは約０．３μｍ以下となる。
ていくと信号光のシリコン中への侵入長が急激に低下し
ていく。例えば、７８０ｎｍでは約８μｍもあった侵入
長が波長４１０ｎｍでは約０．３μｍ以下となる。
【００１２】このとき、図５に示す従来の回路内蔵受光
素子におけるフォトダイオード領域の構造では、以下に
示すような問題があった。
素子におけるフォトダイオード領域の構造では、以下に
示すような問題があった。
【００１３】（１）通常、Ｎ型エピタキシャル成長層５
５は、周辺回路領域５２においてトランジスタを形成す
るため少なくとも約１μｍ以上の厚さが必要である。ま
た、カソード抵抗を低くするために高濃度のＮ型拡散領
域５６（Ｎ+）がなされており、侵入した光のほとんど
がほとんど空乏化していないＮ型エピタキシャル成長層
５５内で吸収されてしまうため、キャリアの再結合割合
が高くそれらが光電流に寄与できず感度を高めることが
できない。さらには光検出フォトダイオード部のＰＮ接
合容量が大きいため高速な応答速度を実現できない。
５は、周辺回路領域５２においてトランジスタを形成す
るため少なくとも約１μｍ以上の厚さが必要である。ま
た、カソード抵抗を低くするために高濃度のＮ型拡散領
域５６（Ｎ+）がなされており、侵入した光のほとんど
がほとんど空乏化していないＮ型エピタキシャル成長層
５５内で吸収されてしまうため、キャリアの再結合割合
が高くそれらが光電流に寄与できず感度を高めることが
できない。さらには光検出フォトダイオード部のＰＮ接
合容量が大きいため高速な応答速度を実現できない。
【００１４】（２）周辺回路領域５２との整合性を無視
して薄いＮ型エピタキシャル成長層５５を実現するにし
ても、該Ｎ型エピタキシャル成長層５５を成長させると
きに、周辺の素子分離用拡散領域（Ｐ+）５７や成膜装
置に起因するＰ型のオートドープ発生により、第１導電
型領域（低濃度のＰ型エピタキシャル成長層５４を成長
したＰ型基板５３又はＰ型低濃度基板）とその上に成長
させるＮ型エピタキシャル成長層５５との界面近傍にポ
テンシャルの山が形成され応答特性を劣化させる。
して薄いＮ型エピタキシャル成長層５５を実現するにし
ても、該Ｎ型エピタキシャル成長層５５を成長させると
きに、周辺の素子分離用拡散領域（Ｐ+）５７や成膜装
置に起因するＰ型のオートドープ発生により、第１導電
型領域（低濃度のＰ型エピタキシャル成長層５４を成長
したＰ型基板５３又はＰ型低濃度基板）とその上に成長
させるＮ型エピタキシャル成長層５５との界面近傍にポ
テンシャルの山が形成され応答特性を劣化させる。
【００１５】（３）工程の低減を図りながら短波長の光
の感度を上げるために、Ｎ型エピタキシャル成長層５５
内にＰ型拡散領域を形成して光検出フォトダイオード部
を形成することも可能である。しかし、この場合は該Ｐ
型拡散領域に用いるボロンが表面で偏析してＮｓが低下
しその結果表面再結合が大きくなって感度が低下する
上、侵入長が大きい長波長に対してはその構造上受光感
度を大きくすることができない。もちろん空乏層があま
り拡がらないため接合容量が増大して応答速度も低下す
る。
の感度を上げるために、Ｎ型エピタキシャル成長層５５
内にＰ型拡散領域を形成して光検出フォトダイオード部
を形成することも可能である。しかし、この場合は該Ｐ
型拡散領域に用いるボロンが表面で偏析してＮｓが低下
しその結果表面再結合が大きくなって感度が低下する
上、侵入長が大きい長波長に対してはその構造上受光感
度を大きくすることができない。もちろん空乏層があま
り拡がらないため接合容量が増大して応答速度も低下す
る。
【００１６】（４）図５に示すような光検出フォトダイ
オード部を素子分離用拡散領域５７のような上下拡散に
よって分割する従来の構造の場合、分割部に光が照射さ
れたときを考えると、図５に示すＡ−Ａ’断面の濃度分
布は図６（ａ）に示すようになっており、発生したキャ
リアは図中の谷の領域に溜まってしまう。さらに、Ｂ−
Ｂ’断面の濃度分布は図６（ｂ）に示すようになってお
り、中央部では傾きがほとんどないため、溜まったキャ
リアが左右へ移動する速度が遅いため応答速度を高める
ことができない。
オード部を素子分離用拡散領域５７のような上下拡散に
よって分割する従来の構造の場合、分割部に光が照射さ
れたときを考えると、図５に示すＡ−Ａ’断面の濃度分
布は図６（ａ）に示すようになっており、発生したキャ
リアは図中の谷の領域に溜まってしまう。さらに、Ｂ−
Ｂ’断面の濃度分布は図６（ｂ）に示すようになってお
り、中央部では傾きがほとんどないため、溜まったキャ
リアが左右へ移動する速度が遅いため応答速度を高める
ことができない。
【００１７】上記理由によって短波長，長波長などの波
長の違う光記録媒体に対応するためには、その記録再生
装置内に各波長域に応じた異なる複数の回路内蔵受光素
子が必要となりシステムの複雑化を招いていた。
長の違う光記録媒体に対応するためには、その記録再生
装置内に各波長域に応じた異なる複数の回路内蔵受光素
子が必要となりシステムの複雑化を招いていた。
【００１８】本発明はこのような課題を解決するために
なされたものであり、特にＣＤ，ＤＶＤ，さらには青色
ＤＶＤまでの長波長から短波長までの信号光を高速で読
むことが可能で、且つトランジスタ等の回路素子を同一
基板上に集積化して容易に作製可能である回路内蔵受光
素子の提供を目的とするものである。
なされたものであり、特にＣＤ，ＤＶＤ，さらには青色
ＤＶＤまでの長波長から短波長までの信号光を高速で読
むことが可能で、且つトランジスタ等の回路素子を同一
基板上に集積化して容易に作製可能である回路内蔵受光
素子の提供を目的とするものである。
【００１９】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１発明にかかる回路内蔵受光素子は、第
１導電型の第１の半導体基板、第１導電型の第１の半導
体層、第１導電型の第２の半導体層を順次積層し、該第
２の半導体層表面内に当該半導体層とにより信号光を検
出する光検出フォトダイオード部が構成される第２導電
型拡散領域が形成され、該光検出フォトダイオード部周
辺に位置する前記第１及び第２の半導体層内に回路素子
が形成されてなる回路内蔵受光素子であって、前記第２
導電型拡散領域は、短波長からなる前記信号光の侵入長
に応じた拡散深さを有することを特徴とするものであ
る。
に、本発明の第１発明にかかる回路内蔵受光素子は、第
１導電型の第１の半導体基板、第１導電型の第１の半導
体層、第１導電型の第２の半導体層を順次積層し、該第
２の半導体層表面内に当該半導体層とにより信号光を検
出する光検出フォトダイオード部が構成される第２導電
型拡散領域が形成され、該光検出フォトダイオード部周
辺に位置する前記第１及び第２の半導体層内に回路素子
が形成されてなる回路内蔵受光素子であって、前記第２
導電型拡散領域は、短波長からなる前記信号光の侵入長
に応じた拡散深さを有することを特徴とするものであ
る。
【００２０】また、本発明の第２発明にかかる回路内蔵
受光素子は、上記第１発明にかかる回路内蔵受光素子に
おいて、前記第１の半導体層の表面濃度を１×１０14ｃ
ｍ-3以上としたことを特徴とするものである。
受光素子は、上記第１発明にかかる回路内蔵受光素子に
おいて、前記第１の半導体層の表面濃度を１×１０14ｃ
ｍ-3以上としたことを特徴とするものである。
【００２１】さらに、本発明の第３発明にかかる回路内
蔵受光素子は、上記第１又は第２発明にかかる回路内蔵
受光素子において、前記第１及び第２の半導体層は、前
記信号光検出時に前記光検出フォトダイオード部に印加
される逆バイアスによって、前記第２の半導体層と第２
導電型拡散領域との界面から第２の半導体層側に拡がる
空乏層が該第１の半導体層と第２の半導体層との界面よ
り深い位置に達する濃度を有することを特徴とするもの
である。
蔵受光素子は、上記第１又は第２発明にかかる回路内蔵
受光素子において、前記第１及び第２の半導体層は、前
記信号光検出時に前記光検出フォトダイオード部に印加
される逆バイアスによって、前記第２の半導体層と第２
導電型拡散領域との界面から第２の半導体層側に拡がる
空乏層が該第１の半導体層と第２の半導体層との界面よ
り深い位置に達する濃度を有することを特徴とするもの
である。
【００２２】さらにまた、本発明の第４発明にかかる回
路内蔵受光素子は、第１導電型の第１の半導体基板、第
１導電型の第１の半導体層、第２の半導体層を順次積層
し、該第２の半導体層にその表面より前記第１の半導体
層に達する第１の凹部を形成し、該凹部底面で露出した
第１の半導体層表面内に当該半導体層とにより信号光を
検出する光検出フォトダイオード部が構成される第２導
電型拡散領域が形成され、該光検出フォトダイオード部
周辺に位置する前記第１及び第２の半導体層内に回路素
子が形成されてなる回路内蔵受光素子であって、前記第
２導電型拡散領域は、短波長からなる前記信号光の侵入
長に応じた拡散深さを有することを特徴とするものであ
る。
路内蔵受光素子は、第１導電型の第１の半導体基板、第
１導電型の第１の半導体層、第２の半導体層を順次積層
し、該第２の半導体層にその表面より前記第１の半導体
層に達する第１の凹部を形成し、該凹部底面で露出した
第１の半導体層表面内に当該半導体層とにより信号光を
検出する光検出フォトダイオード部が構成される第２導
電型拡散領域が形成され、該光検出フォトダイオード部
周辺に位置する前記第１及び第２の半導体層内に回路素
子が形成されてなる回路内蔵受光素子であって、前記第
２導電型拡散領域は、短波長からなる前記信号光の侵入
長に応じた拡散深さを有することを特徴とするものであ
る。
【００２３】加えて、本発明の第５発明にかかる回路内
蔵受光素子は、上記第１〜第４発明のいずれか１つにか
かる回路内蔵受光素子において、前記第１の半導体基板
と第１の半導体層との間に、該第１の半導体層よりも高
濃度である第１導電型の高濃度埋め込み層を設けたこと
を特徴とするものである。
蔵受光素子は、上記第１〜第４発明のいずれか１つにか
かる回路内蔵受光素子において、前記第１の半導体基板
と第１の半導体層との間に、該第１の半導体層よりも高
濃度である第１導電型の高濃度埋め込み層を設けたこと
を特徴とするものである。
【００２４】さらに加えて、本発明の第６発明にかかる
回路内蔵受光素子は、上記第５発明にかかる回路内蔵受
光素子において、前記高濃度埋め込み層が、埋め込み拡
散法又はエピタキシャル成長法によって形成されてなる
ことを特徴とするものである。
回路内蔵受光素子は、上記第５発明にかかる回路内蔵受
光素子において、前記高濃度埋め込み層が、埋め込み拡
散法又はエピタキシャル成長法によって形成されてなる
ことを特徴とするものである。
【００２５】加えて、本発明の第７発明にかかる回路内
蔵受光素子は、第１導電型の第２の半導体基板上に第２
の半導体層を積層し、該第２の半導体層にその表面より
前記第２の半導体基板に達する凹部を形成し、凹部底面
で露出した第２の半導体基板表面内に当該半導体基板と
により信号光を検出する光検出フォトダイオード部が構
成される第２導電型拡散領域が形成され、該光検出フォ
トダイオード部周辺に位置する前記第２の半導体基板及
び第２の半導体層内に回路素子が形成されてなる回路内
蔵受光素子であって、前記第２導電型拡散領域は、短波
長からなる前記信号光の侵入長に応じた拡散深さを有す
ることを特徴とするものである。
蔵受光素子は、第１導電型の第２の半導体基板上に第２
の半導体層を積層し、該第２の半導体層にその表面より
前記第２の半導体基板に達する凹部を形成し、凹部底面
で露出した第２の半導体基板表面内に当該半導体基板と
により信号光を検出する光検出フォトダイオード部が構
成される第２導電型拡散領域が形成され、該光検出フォ
トダイオード部周辺に位置する前記第２の半導体基板及
び第２の半導体層内に回路素子が形成されてなる回路内
蔵受光素子であって、前記第２導電型拡散領域は、短波
長からなる前記信号光の侵入長に応じた拡散深さを有す
ることを特徴とするものである。
【００２６】さらに加えて、本発明の第８発明にかかる
回路内蔵受光素子は、上記第７発明にかかる回路内蔵受
光素子において、前記第２の半導体基板の下側に、表面
に該第２の半導体基板よりも高濃度である第１導電型の
高濃度埋め込み層を有する第１導電型の第１の半導体基
板を貼り合わせてなることを特徴とするものである。
回路内蔵受光素子は、上記第７発明にかかる回路内蔵受
光素子において、前記第２の半導体基板の下側に、表面
に該第２の半導体基板よりも高濃度である第１導電型の
高濃度埋め込み層を有する第１導電型の第１の半導体基
板を貼り合わせてなることを特徴とするものである。
【００２７】加えて、本発明の第９発明にかかる回路内
蔵受光素子は、上記第７発明にかかる回路内蔵受光素子
において、前記第２の半導体基板の下側に、該第２の半
導体基板よりも高濃度である第１導電型の他の第１の半
導体基板を貼り合わせてなることを特徴とするものであ
る。
蔵受光素子は、上記第７発明にかかる回路内蔵受光素子
において、前記第２の半導体基板の下側に、該第２の半
導体基板よりも高濃度である第１導電型の他の第１の半
導体基板を貼り合わせてなることを特徴とするものであ
る。
【００２８】さらに加えて、本発明の第１０発明にかか
る回路内蔵受光素子は、上記第１〜第９発明のいずれか
１つにかかる回路内蔵受光素子において、前記回路素子
がＮウエル領域及びＰウエル領域を用いて形成されてな
ることを特徴とするものである。
る回路内蔵受光素子は、上記第１〜第９発明のいずれか
１つにかかる回路内蔵受光素子において、前記回路素子
がＮウエル領域及びＰウエル領域を用いて形成されてな
ることを特徴とするものである。
【００２９】加えて、本発明の第１１発明にかかる回路
内蔵受光素子は、上記第１〜第１０発明のいずれか１つ
にかかる回路内蔵受光素子において、前記光検出フォト
ダイオード部と回路素子との間に、当該両者の電気的分
離に必要な深さよりもさらに深い位置に達する高濃度の
第１導電型の分離用拡散領域を備えたことを特徴とする
ものである。
内蔵受光素子は、上記第１〜第１０発明のいずれか１つ
にかかる回路内蔵受光素子において、前記光検出フォト
ダイオード部と回路素子との間に、当該両者の電気的分
離に必要な深さよりもさらに深い位置に達する高濃度の
第１導電型の分離用拡散領域を備えたことを特徴とする
ものである。
【００３０】さらに加えて、本発明の第１２発明にかか
る回路内蔵受光素子は、上記第１〜第１１発明のいずれ
か１つにかかる回路内蔵受光素子において、前記第２導
電型拡散領域の拡散深さが０．３μｍ以下であることを
特徴とするものである。
る回路内蔵受光素子は、上記第１〜第１１発明のいずれ
か１つにかかる回路内蔵受光素子において、前記第２導
電型拡散領域の拡散深さが０．３μｍ以下であることを
特徴とするものである。
【００３１】加えて、本発明の第１３発明にかかる回路
内蔵受光素子は、上記第１〜第１２発明のいずれか１つ
にかかる回路内蔵受光素子において、前記第１導電型の
半導体層又は第２の半導体基板は、前記信号光検出時に
前記光検出フォトダイオード部に印加される逆バイアス
によって第１導電型領域と第２導電型拡散領域との界面
から第１導電型領域側に拡がる空乏層を長波長からなる
前記信号光の侵入長に対応させる程度の濃度を有するこ
とを特徴とするものである。
内蔵受光素子は、上記第１〜第１２発明のいずれか１つ
にかかる回路内蔵受光素子において、前記第１導電型の
半導体層又は第２の半導体基板は、前記信号光検出時に
前記光検出フォトダイオード部に印加される逆バイアス
によって第１導電型領域と第２導電型拡散領域との界面
から第１導電型領域側に拡がる空乏層を長波長からなる
前記信号光の侵入長に対応させる程度の濃度を有するこ
とを特徴とするものである。
【００３２】さらに加えて、本発明の第１４発明にかか
る回路内蔵受光素子は、上記第１〜第１３発明のいずれ
か１つにかかる回路内蔵受光素子において、前記第２導
電型拡散領域が前記第１導電型の半導体層又は第１導電
型の第２の半導体基板によって複数の領域に分割されて
なることを特徴とするものである。
る回路内蔵受光素子は、上記第１〜第１３発明のいずれ
か１つにかかる回路内蔵受光素子において、前記第２導
電型拡散領域が前記第１導電型の半導体層又は第１導電
型の第２の半導体基板によって複数の領域に分割されて
なることを特徴とするものである。
【００３３】加えて、本発明の第１５発明にかかる回路
内蔵受光素子は、上記第１〜第１３発明のいずれか１つ
にかかる回路内蔵受光素子において、前記第２導電型拡
散領域が第２の凹部によって複数の領域に分割されてな
ることを特徴とするものである。
内蔵受光素子は、上記第１〜第１３発明のいずれか１つ
にかかる回路内蔵受光素子において、前記第２導電型拡
散領域が第２の凹部によって複数の領域に分割されてな
ることを特徴とするものである。
【００３４】さらに加えて、本発明の第１６発明にかか
る回路内蔵受光素子は、上記第４又は第１５発明にかか
る回路内蔵受光素子において、前記凹部がＬＯＣＯＳ法
を用いて形成されてなることを特徴とするものである。
る回路内蔵受光素子は、上記第４又は第１５発明にかか
る回路内蔵受光素子において、前記凹部がＬＯＣＯＳ法
を用いて形成されてなることを特徴とするものである。
【００３５】上記構成によれば、本発明の第１発明にか
かる回路内蔵受光素子は、第１導電型の第１の半導体基
板、第１導電型の第１の半導体層、第１導電型の第２の
半導体層を順次積層し、該第２の半導体層表面内に当該
半導体層とにより信号光を検出する光検出フォトダイオ
ード部が構成される第２導電型拡散領域が形成され、該
光検出フォトダイオード部周辺に位置する前記第１及び
第２の半導体層内に回路素子が形成されてなる回路内蔵
受光素子であって、前記第２導電型拡散領域は、短波長
からなる前記信号光の侵入長に応じた拡散深さを有する
構成なので、回路素子が形成される第１及び第２の半導
体層の厚みを十分に確保した状態で第２の半導体層にお
けるフォトダイオード領域表面の浅い位置にＰＮ接合を
形成でき、短波長の信号光でも十分に空乏層中で吸収で
きる。これにより、高感度の光検出フォトダイオード部
を有する回路内蔵受光素子が実現できる。
かる回路内蔵受光素子は、第１導電型の第１の半導体基
板、第１導電型の第１の半導体層、第１導電型の第２の
半導体層を順次積層し、該第２の半導体層表面内に当該
半導体層とにより信号光を検出する光検出フォトダイオ
ード部が構成される第２導電型拡散領域が形成され、該
光検出フォトダイオード部周辺に位置する前記第１及び
第２の半導体層内に回路素子が形成されてなる回路内蔵
受光素子であって、前記第２導電型拡散領域は、短波長
からなる前記信号光の侵入長に応じた拡散深さを有する
構成なので、回路素子が形成される第１及び第２の半導
体層の厚みを十分に確保した状態で第２の半導体層にお
けるフォトダイオード領域表面の浅い位置にＰＮ接合を
形成でき、短波長の信号光でも十分に空乏層中で吸収で
きる。これにより、高感度の光検出フォトダイオード部
を有する回路内蔵受光素子が実現できる。
【００３６】これに加えて、第１及び第２の半導体層の
濃度をともに低く設定しておけば、光検出フォトダイオ
ード部の空乏層を従来どおり基板側へ十分拡げることが
でき、高速な光検出フォトダイオード部を実現すること
が可能である。もちろんこれらの性能は長波長の信号光
の場合にも低下することはない。
濃度をともに低く設定しておけば、光検出フォトダイオ
ード部の空乏層を従来どおり基板側へ十分拡げることが
でき、高速な光検出フォトダイオード部を実現すること
が可能である。もちろんこれらの性能は長波長の信号光
の場合にも低下することはない。
【００３７】また、本発明の第２発明にかかる回路内蔵
受光素子は、上記第１発明にかかる回路内蔵受光素子に
おいて、前記第１の半導体層の表面濃度を１×１０14ｃ
ｍ-3以上とした構成なので、耐オートドープ性を高める
ことができる。つまり、通常、発生が懸念されるオート
ドープ濃度は最大でも１×１０14程度であり、該表面濃
度程度であれば光検出フォトダイオード部がオートドー
プによって受ける特性ばらつきの影響は非常に小さいも
のとなる。
受光素子は、上記第１発明にかかる回路内蔵受光素子に
おいて、前記第１の半導体層の表面濃度を１×１０14ｃ
ｍ-3以上とした構成なので、耐オートドープ性を高める
ことができる。つまり、通常、発生が懸念されるオート
ドープ濃度は最大でも１×１０14程度であり、該表面濃
度程度であれば光検出フォトダイオード部がオートドー
プによって受ける特性ばらつきの影響は非常に小さいも
のとなる。
【００３８】さらに、本発明の第３発明にかかる回路内
蔵受光素子は、上記第１又は第２発明にかかる回路内蔵
受光素子において、前記第１及び第２の半導体層は、前
記信号光検出時に前記光検出フォトダイオード部に印加
される逆バイアスによって、前記第２の半導体層と第２
導電型拡散領域との界面から第２の半導体層側に拡がる
空乏層が該第１の半導体層と第２の半導体層との界面よ
り深い位置に達する濃度を有する構成なので、製造プロ
セス工程中のオートドープに起因する第１の半導体層と
第２の半導体層との界面におけるポテンシャルの山の影
響を除去することが可能となる。
蔵受光素子は、上記第１又は第２発明にかかる回路内蔵
受光素子において、前記第１及び第２の半導体層は、前
記信号光検出時に前記光検出フォトダイオード部に印加
される逆バイアスによって、前記第２の半導体層と第２
導電型拡散領域との界面から第２の半導体層側に拡がる
空乏層が該第１の半導体層と第２の半導体層との界面よ
り深い位置に達する濃度を有する構成なので、製造プロ
セス工程中のオートドープに起因する第１の半導体層と
第２の半導体層との界面におけるポテンシャルの山の影
響を除去することが可能となる。
【００３９】さらにまた、本発明の第４発明にかかる回
路内蔵受光素子は、第１導電型の第１の半導体基板、第
１導電型の第１の半導体層、第２の半導体層を順次積層
し、該第２の半導体層にその表面より前記第１の半導体
層に達する第１の凹部を形成し、該凹部底面で露出した
第１の半導体層表面内に当該半導体層とにより信号光を
検出する光検出フォトダイオード部が構成される第２導
電型拡散領域が形成され、該光検出フォトダイオード部
周辺に位置する前記第１及び第２の半導体層内に回路素
子が形成されてなる回路内蔵受光素子であって、前記第
２導電型拡散領域は、短波長からなる前記信号光の侵入
長に応じた拡散深さを有する構成なので、前記第２の半
導体層の導電型タイプ，濃度，厚み等の条件を光検出フ
ォトダイオード部にかかわらず自由に設定でき、回路素
子に必要な条件を設定できる。また、第１の半導体層に
おけるフォトダイオード領域表面の浅い位置にＰＮ接合
を形成でき、短波長の信号光でも十分に空乏層中で吸収
できる。これにより、特性が最適化された回路素子と高
感度の光検出フォトダイオード部とを有する回路内蔵受
光素子を実現できる。
路内蔵受光素子は、第１導電型の第１の半導体基板、第
１導電型の第１の半導体層、第２の半導体層を順次積層
し、該第２の半導体層にその表面より前記第１の半導体
層に達する第１の凹部を形成し、該凹部底面で露出した
第１の半導体層表面内に当該半導体層とにより信号光を
検出する光検出フォトダイオード部が構成される第２導
電型拡散領域が形成され、該光検出フォトダイオード部
周辺に位置する前記第１及び第２の半導体層内に回路素
子が形成されてなる回路内蔵受光素子であって、前記第
２導電型拡散領域は、短波長からなる前記信号光の侵入
長に応じた拡散深さを有する構成なので、前記第２の半
導体層の導電型タイプ，濃度，厚み等の条件を光検出フ
ォトダイオード部にかかわらず自由に設定でき、回路素
子に必要な条件を設定できる。また、第１の半導体層に
おけるフォトダイオード領域表面の浅い位置にＰＮ接合
を形成でき、短波長の信号光でも十分に空乏層中で吸収
できる。これにより、特性が最適化された回路素子と高
感度の光検出フォトダイオード部とを有する回路内蔵受
光素子を実現できる。
【００４０】これに加えて、前記凹部の深さを第１の半
導体層と第２の半導体層との界面より深い領域まで達す
る深さとすることで、該界面近傍に発生するオートドー
プ層を除去することが可能となる。また、第１の半導体
層の濃度を低く設定しておけば、光検出フォトダイオー
ド部の空乏層を従来どおり基板側へ十分拡げることがで
き、高速な光検出フォトダイオード部を実現することが
可能である。もちろんこれらの性能は長波長の信号光の
場合にも低下することはない。
導体層と第２の半導体層との界面より深い領域まで達す
る深さとすることで、該界面近傍に発生するオートドー
プ層を除去することが可能となる。また、第１の半導体
層の濃度を低く設定しておけば、光検出フォトダイオー
ド部の空乏層を従来どおり基板側へ十分拡げることがで
き、高速な光検出フォトダイオード部を実現することが
可能である。もちろんこれらの性能は長波長の信号光の
場合にも低下することはない。
【００４１】加えて、本発明の第５発明にかかる回路内
蔵受光素子は、上記第１〜第４発明のいずれか１つにか
かる回路内蔵受光素子において、前記第１の半導体基板
と第１の半導体層との間に、該第１の半導体層よりも高
濃度である第１導電型の高濃度埋め込み層を設けた構成
なので、電極までの横方向アノード抵抗を低減するとと
もに、長波長の信号光が入射した場合にそれより深いと
ころで発生したキャリアに対してポテンシャルバリアを
形成し、光電流に寄与させなくして拡散電流による応答
速度の低下を防ぐことが可能となる。
蔵受光素子は、上記第１〜第４発明のいずれか１つにか
かる回路内蔵受光素子において、前記第１の半導体基板
と第１の半導体層との間に、該第１の半導体層よりも高
濃度である第１導電型の高濃度埋め込み層を設けた構成
なので、電極までの横方向アノード抵抗を低減するとと
もに、長波長の信号光が入射した場合にそれより深いと
ころで発生したキャリアに対してポテンシャルバリアを
形成し、光電流に寄与させなくして拡散電流による応答
速度の低下を防ぐことが可能となる。
【００４２】さらに加えて、本発明の第６発明にかかる
回路内蔵受光素子は、上記第５発明にかかる回路内蔵受
光素子において、前記高濃度埋め込み層が、埋め込み拡
散法又はエピタキシャル成長法によって形成されてなる
構成なので、埋め込み拡散法であれば比較的容易に形成
でき、エピタキシャル成長法であればその濃度プロファ
イルを高精度に制御可能となる。
回路内蔵受光素子は、上記第５発明にかかる回路内蔵受
光素子において、前記高濃度埋め込み層が、埋め込み拡
散法又はエピタキシャル成長法によって形成されてなる
構成なので、埋め込み拡散法であれば比較的容易に形成
でき、エピタキシャル成長法であればその濃度プロファ
イルを高精度に制御可能となる。
【００４３】加えて、本発明の第７発明にかかる回路内
蔵受光素子は、第１導電型の第２の半導体基板上に第２
の半導体層を積層し、該第２の半導体層にその表面より
前記第２の半導体基板に達する凹部を形成し、凹部底面
で露出した第２の半導体基板表面内に当該半導体基板と
により信号光を検出する光検出フォトダイオード部が構
成される第２導電型拡散領域が形成され、該光検出フォ
トダイオード部周辺に位置する前記第２の半導体基板及
び第２の半導体層内に回路素子が形成されてなる回路内
蔵受光素子であって、前記第２導電型拡散領域は、短波
長からなる前記信号光の侵入長に応じた拡散深さを有す
る構成なので、制御が困難な低濃度（高比抵抗）エピタ
キシャル成長層を用いることなく、比較的製造が容易な
低濃度基板を用いて、特性が最適化された回路素子，長
波長から短波長まで高い感度と高速な応答とをもつ光検
出フォトダイオード部を有する回路内蔵受光素子を実現
できる。
蔵受光素子は、第１導電型の第２の半導体基板上に第２
の半導体層を積層し、該第２の半導体層にその表面より
前記第２の半導体基板に達する凹部を形成し、凹部底面
で露出した第２の半導体基板表面内に当該半導体基板と
により信号光を検出する光検出フォトダイオード部が構
成される第２導電型拡散領域が形成され、該光検出フォ
トダイオード部周辺に位置する前記第２の半導体基板及
び第２の半導体層内に回路素子が形成されてなる回路内
蔵受光素子であって、前記第２導電型拡散領域は、短波
長からなる前記信号光の侵入長に応じた拡散深さを有す
る構成なので、制御が困難な低濃度（高比抵抗）エピタ
キシャル成長層を用いることなく、比較的製造が容易な
低濃度基板を用いて、特性が最適化された回路素子，長
波長から短波長まで高い感度と高速な応答とをもつ光検
出フォトダイオード部を有する回路内蔵受光素子を実現
できる。
【００４４】さらに加えて、本発明の第８発明にかかる
回路内蔵受光素子は、上記第７発明にかかる回路内蔵受
光素子において、前記第２の半導体基板の下側に、表面
に該第２の半導体基板よりも高濃度である第１導電型の
高濃度埋め込み層を有する第１導電型の第１の半導体基
板を貼り合わせてなる構成なので、前記高濃度埋め込み
層にて電極までの横方向アノード抵抗を低減するととも
に、長波長の信号光が入射した場合にそれより深いとこ
ろで発生したキャリアに対してポテンシャルバリアを形
成し、光電流に寄与させなくして拡散電流による応答速
度の低下を防ぐことが可能となる。また、基板同士の貼
り合わせによって、制御が困難な低濃度エピタキシャル
成長層を用いることなく、高濃度埋め込み層上に低濃度
領域を積層できる。
回路内蔵受光素子は、上記第７発明にかかる回路内蔵受
光素子において、前記第２の半導体基板の下側に、表面
に該第２の半導体基板よりも高濃度である第１導電型の
高濃度埋め込み層を有する第１導電型の第１の半導体基
板を貼り合わせてなる構成なので、前記高濃度埋め込み
層にて電極までの横方向アノード抵抗を低減するととも
に、長波長の信号光が入射した場合にそれより深いとこ
ろで発生したキャリアに対してポテンシャルバリアを形
成し、光電流に寄与させなくして拡散電流による応答速
度の低下を防ぐことが可能となる。また、基板同士の貼
り合わせによって、制御が困難な低濃度エピタキシャル
成長層を用いることなく、高濃度埋め込み層上に低濃度
領域を積層できる。
【００４５】加えて、本発明の第９発明にかかる回路内
蔵受光素子は、上記第７発明にかかる回路内蔵受光素子
において、前記第２の半導体基板の下側に、該第２の半
導体基板よりも高濃度である第１導電型の他の第１の半
導体基板を貼り合わせてなる構成なので、高濃度である
前記他の第１の半導体基板にて電極までの横方向アノー
ド抵抗を低減するとともに、長波長の信号光が入射した
場合にそれより深いところで発生したキャリアに対して
ポテンシャルバリアを形成し、光電流に寄与させなくし
て拡散電流による応答速度の低下を防ぐことが可能とな
る。また、基板同士の貼り合わせによって、制御が困難
な低濃度エピタキシャル成長層を用いることなく、高濃
度の他の第１半導体基板上に低濃度領域を積層できる。
蔵受光素子は、上記第７発明にかかる回路内蔵受光素子
において、前記第２の半導体基板の下側に、該第２の半
導体基板よりも高濃度である第１導電型の他の第１の半
導体基板を貼り合わせてなる構成なので、高濃度である
前記他の第１の半導体基板にて電極までの横方向アノー
ド抵抗を低減するとともに、長波長の信号光が入射した
場合にそれより深いところで発生したキャリアに対して
ポテンシャルバリアを形成し、光電流に寄与させなくし
て拡散電流による応答速度の低下を防ぐことが可能とな
る。また、基板同士の貼り合わせによって、制御が困難
な低濃度エピタキシャル成長層を用いることなく、高濃
度の他の第１半導体基板上に低濃度領域を積層できる。
【００４６】さらに加えて、本発明の第１０発明にかか
る回路内蔵受光素子は、上記第１〜第９発明のいずれか
１つにかかる回路内蔵受光素子において、前記回路素子
がＮウエル領域及びＰウエル領域を用いて形成されてな
る構成なので、トランジスタ等の回路素子が形成される
半導体層であるエピタキシャル成長層の導電型タイプ，
濃度等の条件をフォトダイオード用に自由に設定でき
る。
る回路内蔵受光素子は、上記第１〜第９発明のいずれか
１つにかかる回路内蔵受光素子において、前記回路素子
がＮウエル領域及びＰウエル領域を用いて形成されてな
る構成なので、トランジスタ等の回路素子が形成される
半導体層であるエピタキシャル成長層の導電型タイプ，
濃度等の条件をフォトダイオード用に自由に設定でき
る。
【００４７】加えて、本発明の第１１発明にかかる回路
内蔵受光素子は、上記第１〜第１０発明のいずれか１つ
にかかる回路内蔵受光素子において、前記光検出フォト
ダイオード部と回路素子との間に、当該両者の電気的分
離に必要な深さよりもさらに深い位置に達する高濃度の
第１導電型の分離用拡散領域を備えた構成なので、電極
コンタクトまでの深さ方向のアノード抵抗を低減させる
ことが可能となり、ＣＲ時定数を低減させ高速な応答特
性を実現できる。
内蔵受光素子は、上記第１〜第１０発明のいずれか１つ
にかかる回路内蔵受光素子において、前記光検出フォト
ダイオード部と回路素子との間に、当該両者の電気的分
離に必要な深さよりもさらに深い位置に達する高濃度の
第１導電型の分離用拡散領域を備えた構成なので、電極
コンタクトまでの深さ方向のアノード抵抗を低減させる
ことが可能となり、ＣＲ時定数を低減させ高速な応答特
性を実現できる。
【００４８】さらに加えて、本発明の第１２発明にかか
る回路内蔵受光素子は、上記第１〜第１１発明のいずれ
か１つにかかる回路内蔵受光素子において、前記第２導
電型拡散領域の拡散深さが０．３μｍ以下である構成な
ので、フォトダイオード領域を構成する半導体材料とし
てシリコンを用いる場合に特に有効である。
る回路内蔵受光素子は、上記第１〜第１１発明のいずれ
か１つにかかる回路内蔵受光素子において、前記第２導
電型拡散領域の拡散深さが０．３μｍ以下である構成な
ので、フォトダイオード領域を構成する半導体材料とし
てシリコンを用いる場合に特に有効である。
【００４９】加えて、本発明の第１３発明にかかる回路
内蔵受光素子は、上記第１〜第１２発明のいずれか１つ
にかかる回路内蔵受光素子において、前記第１導電型の
半導体層又は第２の半導体基板は、前記信号光検出時に
前記光検出フォトダイオード部に印加される逆バイアス
によって第１導電型領域と第２導電型拡散領域との界面
から第１導電型領域側に拡がる空乏層を長波長からなる
前記信号光の侵入長に対応させる程度の濃度を有する構
成なので、短波長から長波長のいずれの光でも十分に空
乏層中で吸収でき、長波長から短波長まで高い感度と高
速な応答とをもつ光検出フォトダイオード部を有する回
路内蔵受光素子を実現できる。
内蔵受光素子は、上記第１〜第１２発明のいずれか１つ
にかかる回路内蔵受光素子において、前記第１導電型の
半導体層又は第２の半導体基板は、前記信号光検出時に
前記光検出フォトダイオード部に印加される逆バイアス
によって第１導電型領域と第２導電型拡散領域との界面
から第１導電型領域側に拡がる空乏層を長波長からなる
前記信号光の侵入長に対応させる程度の濃度を有する構
成なので、短波長から長波長のいずれの光でも十分に空
乏層中で吸収でき、長波長から短波長まで高い感度と高
速な応答とをもつ光検出フォトダイオード部を有する回
路内蔵受光素子を実現できる。
【００５０】さらに加えて、本発明の第１４発明にかか
る回路内蔵受光素子は、上記第１〜第１３発明のいずれ
か１つにかかる回路内蔵受光素子において、前記第２導
電型拡散領域が前記第１導電型の半導体層又は第１導電
型の第２の半導体基板によって複数の領域に分割されて
なる構成なので、上下高濃度拡散法による分離構造を利
用していないために高濃度の分離用拡散領域が全く存在
せず、分割部をほとんど空乏化させることが可能とな
り、分割部直下で発生したキャリアが該領域を迂回する
ことなく空乏層に達し、応答速度を改善した分割型光検
出フォトダイオード部を有する回路内蔵受光素子を実現
できる。
る回路内蔵受光素子は、上記第１〜第１３発明のいずれ
か１つにかかる回路内蔵受光素子において、前記第２導
電型拡散領域が前記第１導電型の半導体層又は第１導電
型の第２の半導体基板によって複数の領域に分割されて
なる構成なので、上下高濃度拡散法による分離構造を利
用していないために高濃度の分離用拡散領域が全く存在
せず、分割部をほとんど空乏化させることが可能とな
り、分割部直下で発生したキャリアが該領域を迂回する
ことなく空乏層に達し、応答速度を改善した分割型光検
出フォトダイオード部を有する回路内蔵受光素子を実現
できる。
【００５１】加えて、本発明の第１５発明にかかる回路
内蔵受光素子は、上記第１〜第１３発明のいずれか１つ
にかかる回路内蔵受光素子において、前記第２導電型拡
散領域が第２の凹部によって複数の領域に分割されてな
る構成なので、分離用拡散領域を用いた上下高濃度拡散
法による分割方法よりも側面の寄生容量が低減されてＣ
Ｒ時定数が改善された分割型光検出フォトダイオード部
を有する回路内蔵受光素子を実現できる。
内蔵受光素子は、上記第１〜第１３発明のいずれか１つ
にかかる回路内蔵受光素子において、前記第２導電型拡
散領域が第２の凹部によって複数の領域に分割されてな
る構成なので、分離用拡散領域を用いた上下高濃度拡散
法による分割方法よりも側面の寄生容量が低減されてＣ
Ｒ時定数が改善された分割型光検出フォトダイオード部
を有する回路内蔵受光素子を実現できる。
【００５２】さらに加えて、本発明の第１６発明にかか
る回路内蔵受光素子は、上記第４又は第１５発明にかか
る回路内蔵受光素子において、前記凹部がＬＯＣＯＳ法
を用いて形成されてなる構成、すなわちＬＯＣＯＳ法で
半導体層を取り除く構成なので、信頼性の高いフォトダ
イオードを実現することができる。つまり、トレンチ法
によっても本構造を形成することは可能であるが、ドラ
イエッチによる接合リークの増大がフォトダイオード特
性の劣化を招くため、上記構成のようにＬＯＣＯＳ法に
よって溝を形成するほうが信頼性の高い光検出フォトダ
イオード部を有する回路内蔵受光素子を実現できる。
る回路内蔵受光素子は、上記第４又は第１５発明にかか
る回路内蔵受光素子において、前記凹部がＬＯＣＯＳ法
を用いて形成されてなる構成、すなわちＬＯＣＯＳ法で
半導体層を取り除く構成なので、信頼性の高いフォトダ
イオードを実現することができる。つまり、トレンチ法
によっても本構造を形成することは可能であるが、ドラ
イエッチによる接合リークの増大がフォトダイオード特
性の劣化を招くため、上記構成のようにＬＯＣＯＳ法に
よって溝を形成するほうが信頼性の高い光検出フォトダ
イオード部を有する回路内蔵受光素子を実現できる。
【００５３】
【発明の実施の形態】以下、本発明の実施の形態にかか
る回路内蔵受光素子について、図面を用いて詳細に説明
する。なお、各部の直後に記載した（ ）内は、各部の
導電型タイプ及び濃度を示すものである。
る回路内蔵受光素子について、図面を用いて詳細に説明
する。なお、各部の直後に記載した（ ）内は、各部の
導電型タイプ及び濃度を示すものである。
【００５４】図１は、本発明の第１実施の形態にかかる
回路内蔵受光素子の断面図である。
回路内蔵受光素子の断面図である。
【００５５】図において、１は信号光を電気信号に変換
する光検出フォトダイオード部を形成するフォトダイオ
ード領域であり、２は該光電変換信号の信号処理に用い
られる回路素子を形成する周辺回路領域であって具体的
にはＮＰＮトランジスタ及び縦型ＰＮＰトランジスタが
形成された領域である。
する光検出フォトダイオード部を形成するフォトダイオ
ード領域であり、２は該光電変換信号の信号処理に用い
られる回路素子を形成する周辺回路領域であって具体的
にはＮＰＮトランジスタ及び縦型ＰＮＰトランジスタが
形成された領域である。
【００５６】前記フォトダイオード領域１は、Ｐ型シリ
コン基板（Ｐ）３、Ｐ型高濃度埋め込み層（Ｐ+）４、
第１のＰ型エピタキシャル成長層（Ｐ-）５、第２のＰ
型エピタキシャル成長層（Ｐ-）６がこの順で順次積層
されてなり、該第２のＰ型エピタキシャル成長層６の表
面内に、薄い第１のＮ型拡散領域（Ｎ）７が形成されて
なる。そして、前記第２のＰ型エピタキシャル成長層６
と第１のＮ型拡散領域７とのＰＮ接合により信号光を検
出する光検出フォトダイオード部が構成される。
コン基板（Ｐ）３、Ｐ型高濃度埋め込み層（Ｐ+）４、
第１のＰ型エピタキシャル成長層（Ｐ-）５、第２のＰ
型エピタキシャル成長層（Ｐ-）６がこの順で順次積層
されてなり、該第２のＰ型エピタキシャル成長層６の表
面内に、薄い第１のＮ型拡散領域（Ｎ）７が形成されて
なる。そして、前記第２のＰ型エピタキシャル成長層６
と第１のＮ型拡散領域７とのＰＮ接合により信号光を検
出する光検出フォトダイオード部が構成される。
【００５７】また、前記周辺回路領域２についても、Ｐ
型シリコン基板（Ｐ）３、Ｐ型高濃度層（Ｐ+）４、第
１のＰ型エピタキシャル成長層（Ｐ-）５、第２のＰ型
エピタキシャル成長層（Ｐ-）６がこの順で順次積層さ
れてなり、該第１及び第２のＰ型エピタキシャル成長層
５，６内に、前記ＮＰＮトランジスタ及び縦型ＰＮＰト
ランジスタが形成されてなる。
型シリコン基板（Ｐ）３、Ｐ型高濃度層（Ｐ+）４、第
１のＰ型エピタキシャル成長層（Ｐ-）５、第２のＰ型
エピタキシャル成長層（Ｐ-）６がこの順で順次積層さ
れてなり、該第１及び第２のＰ型エピタキシャル成長層
５，６内に、前記ＮＰＮトランジスタ及び縦型ＰＮＰト
ランジスタが形成されてなる。
【００５８】前記第１のＮ型拡散領域７は、ＤＶＤなど
に用いられる４１０ｎｍ近辺の青色域の波長（短波長）
からなる信号光の半導体中への侵入長に応じた拡散深さ
を有し、具体的には該信号光のシリコン中への侵入長は
上述したように約０．３μｍ以下であことから、これに
対応させて０．３μｍ以下に設定する。
に用いられる４１０ｎｍ近辺の青色域の波長（短波長）
からなる信号光の半導体中への侵入長に応じた拡散深さ
を有し、具体的には該信号光のシリコン中への侵入長は
上述したように約０．３μｍ以下であことから、これに
対応させて０．３μｍ以下に設定する。
【００５９】これにより、該信号光の光検出時に、前記
光検出フォトダイオード部に印加される逆バイアスによ
って前記第２のＰ型エピタキシャル成長層６と第１のＮ
型拡散領域７との界面から拡がる空乏層の位置が当該信
号光の侵入長に対応することになり、該空乏層内でキャ
リアを発生させることができ、短波長に対するフォトダ
イオードの受光感度，応答速度を向上させることができ
る。また、第１のＮ型拡散領域７の拡散深さを０．３μ
ｍ以下とすることで、フォトダイオード領域を構成する
半導体の材質に、特にシリコンを用いる場合に有効であ
る。
光検出フォトダイオード部に印加される逆バイアスによ
って前記第２のＰ型エピタキシャル成長層６と第１のＮ
型拡散領域７との界面から拡がる空乏層の位置が当該信
号光の侵入長に対応することになり、該空乏層内でキャ
リアを発生させることができ、短波長に対するフォトダ
イオードの受光感度，応答速度を向上させることができ
る。また、第１のＮ型拡散領域７の拡散深さを０．３μ
ｍ以下とすることで、フォトダイオード領域を構成する
半導体の材質に、特にシリコンを用いる場合に有効であ
る。
【００６０】また、前記第１及び第２のＰ型エピタキシ
ャル成長層５，６は、信号光検出時に、前記光検出フォ
トダイオード部に印加される逆バイアスによって前記第
２のＰ型エピタキシャル成長層６と第１のＮ型拡散領域
７との界面から拡がる空乏層がＣＤなどに用いられる７
８０ｎｍ付近の赤外域の波長からなる信号光の侵入長に
対応する程度に拡がる濃度とすることで、長波長の信号
光に対しても空乏層内でキャリアを発生させることがで
き、長波長に対するフォトダイオード（光検出フォトダ
イオード部）の受光感度，応答速度も良好とすることが
でき、結果的に短波長から長波長まで良好な受光感度，
応答速度を得ることができる。さらには、前記空乏層が
第１のＰ型エピタキシャル成長層５と第２のＰ型エピタ
キシャル成長層６との界面より深い位置まで達する濃度
とすることで、製造プロセス工程中のオートドープに起
因する当該両者５，６の界面におけるポテンシャルの山
の影響を除去することができる。
ャル成長層５，６は、信号光検出時に、前記光検出フォ
トダイオード部に印加される逆バイアスによって前記第
２のＰ型エピタキシャル成長層６と第１のＮ型拡散領域
７との界面から拡がる空乏層がＣＤなどに用いられる７
８０ｎｍ付近の赤外域の波長からなる信号光の侵入長に
対応する程度に拡がる濃度とすることで、長波長の信号
光に対しても空乏層内でキャリアを発生させることがで
き、長波長に対するフォトダイオード（光検出フォトダ
イオード部）の受光感度，応答速度も良好とすることが
でき、結果的に短波長から長波長まで良好な受光感度，
応答速度を得ることができる。さらには、前記空乏層が
第１のＰ型エピタキシャル成長層５と第２のＰ型エピタ
キシャル成長層６との界面より深い位置まで達する濃度
とすることで、製造プロセス工程中のオートドープに起
因する当該両者５，６の界面におけるポテンシャルの山
の影響を除去することができる。
【００６１】さらに、前記第１のＮ型拡散領域７は、第
２のＰ型エピタキシャル成長層６内に複数形成すること
で、第２のＰ型エピタキシャル成長層６を間に挟んでフ
ォトダイオード領域が複数の受光領域に分割されてお
り、該構成により従来例のような上下高濃度拡散法によ
る素子分離構造を利用していないため高濃度の分離拡散
領域がまったく存在せず、第２のＰ型エピタキシャル成
長層６の分割部をほとんど空乏化させることが可能とな
り、該分割部直下で発生したキャリアが該領域を迂回す
ることなく空乏層に達して応答速度を改善することがで
きる。
２のＰ型エピタキシャル成長層６内に複数形成すること
で、第２のＰ型エピタキシャル成長層６を間に挟んでフ
ォトダイオード領域が複数の受光領域に分割されてお
り、該構成により従来例のような上下高濃度拡散法によ
る素子分離構造を利用していないため高濃度の分離拡散
領域がまったく存在せず、第２のＰ型エピタキシャル成
長層６の分割部をほとんど空乏化させることが可能とな
り、該分割部直下で発生したキャリアが該領域を迂回す
ることなく空乏層に達して応答速度を改善することがで
きる。
【００６２】また、該構造に代わって、１つの第１のＮ
型拡散領域７を第２のＰ型エピタキシャル成長層６に達
する凹部からなる溝によって分割することも可能であ
る。この場合には、分離用拡散領域を用いた上下高濃度
拡散法による分割方法よりも側面の寄生容量が低減され
てＣＲ時定数を改善することができる。
型拡散領域７を第２のＰ型エピタキシャル成長層６に達
する凹部からなる溝によって分割することも可能であ
る。この場合には、分離用拡散領域を用いた上下高濃度
拡散法による分割方法よりも側面の寄生容量が低減され
てＣＲ時定数を改善することができる。
【００６３】図２は、図１に示す回路内蔵受光素子の製
造方法の一例を示す工程断面図である。以下、該回路内
蔵受光素子の製造方法について説明する。
造方法の一例を示す工程断面図である。以下、該回路内
蔵受光素子の製造方法について説明する。
【００６４】まず、図２（ａ）に示すように、４０Ωｃ
ｍの比抵抗をもつＰ型シリコン基板（Ｐ）３に埋め込み
拡散法あるいはエピタキシャル成長法によりピーク濃度
が１×１０18以上の濃度を持つＰ型高濃度埋め込み層
（Ｐ+）４を形成し、その上に表面での比抵抗が２００
Ωｃｍ（濃度で言えば１×１０14）程度となるように１
５μｍの第１のＰ型エピタキシャル成長層（Ｐ-）５を
成長させる。該比抵抗値とする理由は、通常発生する可
能性があるボロンによるオートドープの濃度が１×１０
14以下であることから決定されたものであり、該濃度で
あればオートドープの発生による応答特性の劣化を回避
することができるからである。
ｍの比抵抗をもつＰ型シリコン基板（Ｐ）３に埋め込み
拡散法あるいはエピタキシャル成長法によりピーク濃度
が１×１０18以上の濃度を持つＰ型高濃度埋め込み層
（Ｐ+）４を形成し、その上に表面での比抵抗が２００
Ωｃｍ（濃度で言えば１×１０14）程度となるように１
５μｍの第１のＰ型エピタキシャル成長層（Ｐ-）５を
成長させる。該比抵抗値とする理由は、通常発生する可
能性があるボロンによるオートドープの濃度が１×１０
14以下であることから決定されたものであり、該濃度で
あればオートドープの発生による応答特性の劣化を回避
することができるからである。
【００６５】次に、図２（ｂ）に示すように、第１のＰ
型エピタキシャル成長層５の表面にＮＰＮトランジスタ
のためのＮ型埋め込み領域（Ｎ+）８、縦型ＰＮＰトラ
ンジスタの分離用の第１のＮ型ウエル領域（Ｎ）９、縦
型ＰＮＰトランジスタのコレクタとなるＰ型埋め込み層
（Ｐ+）１０ａと各素子の素子分離領域となるＰ型埋め
込み領域（Ｐ+）１０ｂ、該Ｐ型埋め込み領域（Ｐ+）１
０ｂよりも深く形成され前記第１のＰ型エピタキシャル
成長層５の表面より前記Ｐ型高濃度埋め込み層４に達す
るまで伸びたアノード抵抗低減用のＰ型拡散領域
（Ｐ+）１１を形成する。このＰ型拡散領域１１を形成
することで、従来に比べてアノード抵抗の値を数分の１
に低減することが可能となり、フォトダイオードの高速
化を実現できる。
型エピタキシャル成長層５の表面にＮＰＮトランジスタ
のためのＮ型埋め込み領域（Ｎ+）８、縦型ＰＮＰトラ
ンジスタの分離用の第１のＮ型ウエル領域（Ｎ）９、縦
型ＰＮＰトランジスタのコレクタとなるＰ型埋め込み層
（Ｐ+）１０ａと各素子の素子分離領域となるＰ型埋め
込み領域（Ｐ+）１０ｂ、該Ｐ型埋め込み領域（Ｐ+）１
０ｂよりも深く形成され前記第１のＰ型エピタキシャル
成長層５の表面より前記Ｐ型高濃度埋め込み層４に達す
るまで伸びたアノード抵抗低減用のＰ型拡散領域
（Ｐ+）１１を形成する。このＰ型拡散領域１１を形成
することで、従来に比べてアノード抵抗の値を数分の１
に低減することが可能となり、フォトダイオードの高速
化を実現できる。
【００６６】次に、図２（ｃ）に示すように、第１のＰ
型エピタキシャル成長層５の上に比抵抗が２００Ωｃｍ
の第２のＰ型エピタキシャル成長層（Ｐ-）６を２μｍ
成長させた後、該第２のエピタキシャル成長層６のＮＰ
Ｎトランジスタ形成領域に第２のＮ型ウエル領域１２
を、縦型ＰＮＰトランジスタ形成領域にＰ型ウエル領域
１３を形成し、ＬＯＣＯＳ工程を行ない酸化膜１４によ
る素子分離領域（素子分離用酸化膜）１４ａを形成す
る。なお図中、斜線部分全てが酸化膜１４を示す。
型エピタキシャル成長層５の上に比抵抗が２００Ωｃｍ
の第２のＰ型エピタキシャル成長層（Ｐ-）６を２μｍ
成長させた後、該第２のエピタキシャル成長層６のＮＰ
Ｎトランジスタ形成領域に第２のＮ型ウエル領域１２
を、縦型ＰＮＰトランジスタ形成領域にＰ型ウエル領域
１３を形成し、ＬＯＣＯＳ工程を行ない酸化膜１４によ
る素子分離領域（素子分離用酸化膜）１４ａを形成す
る。なお図中、斜線部分全てが酸化膜１４を示す。
【００６７】このように、従来のようにＮ型エピタキシ
ャル成長層を用いることなくウエル領域構造を用いてト
ランジスタ等の周辺回路素子を作り込むことで、ＮＰＮ
トランジスタ及びＰＮＰトランジスタの特性をエピタキ
シャル成長層に関係なくコントロールできるため、フォ
トダイオードに適したＰ型エピタキシャル成長層５，６
を使用することが可能となる。
ャル成長層を用いることなくウエル領域構造を用いてト
ランジスタ等の周辺回路素子を作り込むことで、ＮＰＮ
トランジスタ及びＰＮＰトランジスタの特性をエピタキ
シャル成長層に関係なくコントロールできるため、フォ
トダイオードに適したＰ型エピタキシャル成長層５，６
を使用することが可能となる。
【００６８】次に、図２（ｄ）に示すように、前記Ｐ型
ウエル領域１３内に縦型ＰＮＰトランジスタのベース領
域となる第２のＮ型拡散領域（Ｎ）１５に形成するとと
もに、前記第２のＮ型ウエル領域１２内にＮＰＮトラン
ジスタのコレクタ補償拡散用の第３のＮ型拡散領域（Ｎ
+）１６を形成した後、前記第２のＮ型ウエル領域１
２，第１のＮ型拡散領域１５内，Ｐ型ウエル領域１３に
それぞれＮＰＮトランジスタのベース領域，縦型ＰＮＰ
トランジスタのエミッタ領域，コレクタコンタクト領域
となるＰ型拡散領域（Ｐ+）１７ａ，１７ｂ，１７ｃを
形成する。さらに、前記ＮＰＮトランジスタのベース領
域であるＰ型拡散領域１７ａ，第３のＮ型拡散領域１
６，第１のＮ型拡散領域１５の各表面にそれぞれＮＰＮ
トランジスタのエミッタ領域，ＮＰＮトランジスタのコ
レクタコンタクト領域，縦型ＰＮＰトランジスタのベー
スコンタクト領域となるポリシリコン領域１８ａ，１８
ｂ，１８ｃを形成する。
ウエル領域１３内に縦型ＰＮＰトランジスタのベース領
域となる第２のＮ型拡散領域（Ｎ）１５に形成するとと
もに、前記第２のＮ型ウエル領域１２内にＮＰＮトラン
ジスタのコレクタ補償拡散用の第３のＮ型拡散領域（Ｎ
+）１６を形成した後、前記第２のＮ型ウエル領域１
２，第１のＮ型拡散領域１５内，Ｐ型ウエル領域１３に
それぞれＮＰＮトランジスタのベース領域，縦型ＰＮＰ
トランジスタのエミッタ領域，コレクタコンタクト領域
となるＰ型拡散領域（Ｐ+）１７ａ，１７ｂ，１７ｃを
形成する。さらに、前記ＮＰＮトランジスタのベース領
域であるＰ型拡散領域１７ａ，第３のＮ型拡散領域１
６，第１のＮ型拡散領域１５の各表面にそれぞれＮＰＮ
トランジスタのエミッタ領域，ＮＰＮトランジスタのコ
レクタコンタクト領域，縦型ＰＮＰトランジスタのベー
スコンタクト領域となるポリシリコン領域１８ａ，１８
ｂ，１８ｃを形成する。
【００６９】次に、図２（ｅ）に示すように、フォトダ
イオード領域１の第２のＰ型エピタキシャル成長層６表
面にカソードとなる複数の第１の第１のＮ型拡散領域７
を砒素を用いて形成し、ランプアニール等の装置を用い
て活性化させる。このようにすれば、非常に浅いＰＮ接
合を作製することが可能となる。このときのＰＮ接合深
さは０．３μｍ以下にできるため、４１０ｎｍのような
短波長でもキャリアは大部分が、信号光検出時に前記フ
ォトダイオード領域１に印加される逆バイアスによって
前記第２のＰ型エピタキシャル成長層６と第１の第１の
Ｎ型拡散領域７との界面（ＰＮ接合）から拡がる空乏層
内で発生するため、高い感度を実現できる。この他、前
記第１のＮ型拡散領域７としては、リン等の他のＮ型不
純物を用いてもよい。
イオード領域１の第２のＰ型エピタキシャル成長層６表
面にカソードとなる複数の第１の第１のＮ型拡散領域７
を砒素を用いて形成し、ランプアニール等の装置を用い
て活性化させる。このようにすれば、非常に浅いＰＮ接
合を作製することが可能となる。このときのＰＮ接合深
さは０．３μｍ以下にできるため、４１０ｎｍのような
短波長でもキャリアは大部分が、信号光検出時に前記フ
ォトダイオード領域１に印加される逆バイアスによって
前記第２のＰ型エピタキシャル成長層６と第１の第１の
Ｎ型拡散領域７との界面（ＰＮ接合）から拡がる空乏層
内で発生するため、高い感度を実現できる。この他、前
記第１のＮ型拡散領域７としては、リン等の他のＮ型不
純物を用いてもよい。
【００７０】なお、本実施の形態で用いたＰ型高濃度埋
め込み層４およびＰ型拡散領域１１は、製造プロセス簡
略化として必要に応じて省略することも可能である。
め込み層４およびＰ型拡散領域１１は、製造プロセス簡
略化として必要に応じて省略することも可能である。
【００７１】また、光検出フォトダイオード部の分割構
造は、ＬＯＣＯＳによる素子分離構造を使用してもよ
い。つまり、まず１つのＮ型拡散領域を形成し、これを
ＬＯＣＯＳによる素子分離によって複数に分割してもよ
い。
造は、ＬＯＣＯＳによる素子分離構造を使用してもよ
い。つまり、まず１つのＮ型拡散領域を形成し、これを
ＬＯＣＯＳによる素子分離によって複数に分割してもよ
い。
【００７２】図３は、本発明の第２実施の形態にかかる
回路内蔵受光素子の製造方法を示す工程断面図である。
該回路内蔵受光素子の構造及び製造方法について、上述
した第１実施の形態にかかる回路内蔵受光素子の構造及
び製造方法と相違する点のみ詳細に説明する。
回路内蔵受光素子の製造方法を示す工程断面図である。
該回路内蔵受光素子の構造及び製造方法について、上述
した第１実施の形態にかかる回路内蔵受光素子の構造及
び製造方法と相違する点のみ詳細に説明する。
【００７３】まず、構造について説明すると、図３
（ｃ）に示すように、前記フォトダイオード領域１は、
Ｐ型シリコン基板（Ｐ）３、Ｐ型高濃度埋め込み層（Ｐ
+）４、第１のＰ型エピタキシャル成長層（Ｐ-）５がこ
の順で順次積層されてなり、該第１のＰ型エピタキシャ
ル成長層５の表面内に、第１のＮ型拡散領域（Ｎ）７が
埋め込み形成されてなる。そして、前記第１のＰ型エピ
タキシャル成長層５と第１の第１のＮ型拡散領域７とに
より信号光を検出する光検出フォトダイオード部が構成
される。
（ｃ）に示すように、前記フォトダイオード領域１は、
Ｐ型シリコン基板（Ｐ）３、Ｐ型高濃度埋め込み層（Ｐ
+）４、第１のＰ型エピタキシャル成長層（Ｐ-）５がこ
の順で順次積層されてなり、該第１のＰ型エピタキシャ
ル成長層５の表面内に、第１のＮ型拡散領域（Ｎ）７が
埋め込み形成されてなる。そして、前記第１のＰ型エピ
タキシャル成長層５と第１の第１のＮ型拡散領域７とに
より信号光を検出する光検出フォトダイオード部が構成
される。
【００７４】また、前記周辺回路領域２は、Ｐ型シリコ
ン基板（Ｐ）３、Ｐ型高濃度埋め込み層（Ｐ+）４、第
１のＰ型エピタキシャル成長層（Ｐ-）５、Ｎ型エピタ
キシャル成長層（Ｎ）２１がこの順で順次積層されてな
り、該第１のＰ型エピタキシャル成長層５及びＮ型エピ
タキシャル成長層２１内に、前記ＮＰＮトランジスタ及
び縦型ＰＮＰトランジスタが形成されてなる。
ン基板（Ｐ）３、Ｐ型高濃度埋め込み層（Ｐ+）４、第
１のＰ型エピタキシャル成長層（Ｐ-）５、Ｎ型エピタ
キシャル成長層（Ｎ）２１がこの順で順次積層されてな
り、該第１のＰ型エピタキシャル成長層５及びＮ型エピ
タキシャル成長層２１内に、前記ＮＰＮトランジスタ及
び縦型ＰＮＰトランジスタが形成されてなる。
【００７５】つまり、第１実施の形態と相違する点は、
第２のＰ型エピタキシャル成長層６がＮ型エピタキシャ
ル成長層２１に代わり、これに伴って該Ｎ型エピタキシ
ャル成長層２１は光検出フォトダイオード部を覆うこと
なく周辺回路領域２上に形成され、さらに第１のＰ型エ
ピタキシャル成長層５内に第１の第１のＮ型拡散領域７
が形成されてなる点である。また、第１のウエル領域１
２が不要となる。
第２のＰ型エピタキシャル成長層６がＮ型エピタキシャ
ル成長層２１に代わり、これに伴って該Ｎ型エピタキシ
ャル成長層２１は光検出フォトダイオード部を覆うこと
なく周辺回路領域２上に形成され、さらに第１のＰ型エ
ピタキシャル成長層５内に第１の第１のＮ型拡散領域７
が形成されてなる点である。また、第１のウエル領域１
２が不要となる。
【００７６】次に、製造方法について説明すると、ま
ず、図２（ｂ）までは、第１実施の形態にかかる回路内
蔵受光素子の製造方法と同じであるが、フォトダイオー
ド領域１のＮ型エピタキシャル成長層２１は後に除去さ
れるため、その導電型タイプ（Ｐ型又はＮ型）および比
抵抗（濃度）はこのＮ型エピタキシャル成長層２１内に
形成されるトランジスタの特性に最適化すればよく、例
えばＮ型で３Ωｃｍとする。これは従来の製造プロセス
と同様な条件を用いることが可能であることを示してい
る。
ず、図２（ｂ）までは、第１実施の形態にかかる回路内
蔵受光素子の製造方法と同じであるが、フォトダイオー
ド領域１のＮ型エピタキシャル成長層２１は後に除去さ
れるため、その導電型タイプ（Ｐ型又はＮ型）および比
抵抗（濃度）はこのＮ型エピタキシャル成長層２１内に
形成されるトランジスタの特性に最適化すればよく、例
えばＮ型で３Ωｃｍとする。これは従来の製造プロセス
と同様な条件を用いることが可能であることを示してい
る。
【００７７】次に、図３（ａ）に示すように、素子分離
領域とフォトダイオード領域１にＳｉエッチを行なった
後、ＬＯＣＯＳ工程を行ない酸化膜１４を形成する。
領域とフォトダイオード領域１にＳｉエッチを行なった
後、ＬＯＣＯＳ工程を行ない酸化膜１４を形成する。
【００７８】次に、図３（ｂ）に示すように、フォトダ
イオード領域１の酸化膜１４だけを除去して第１のＰ型
エピタキシャル成長層５を露出させる溝を形成し、該溝
底面にて露出した第１のＰ型エピタキシャル成長層５表
面に反射防止膜２２を形成する。このようにトレンチで
はなくＬＯＣＯＳ工程をＳｉエッチに併用してフォトダ
イオード領域１を形成するのは、Ｓｉエッチだけの場合
はドライエッチによるダメージが半導体表面に残ってし
まい、表面近傍でのキャリアの再結合が増えフォトダイ
オードの光感度が低下してしまうためである。ＬＯＣＯ
Ｓによって被エッチング面を酸化してさらにその酸化膜
を除去することでこの影響による特性劣化を改善するこ
とが可能となるのである。
イオード領域１の酸化膜１４だけを除去して第１のＰ型
エピタキシャル成長層５を露出させる溝を形成し、該溝
底面にて露出した第１のＰ型エピタキシャル成長層５表
面に反射防止膜２２を形成する。このようにトレンチで
はなくＬＯＣＯＳ工程をＳｉエッチに併用してフォトダ
イオード領域１を形成するのは、Ｓｉエッチだけの場合
はドライエッチによるダメージが半導体表面に残ってし
まい、表面近傍でのキャリアの再結合が増えフォトダイ
オードの光感度が低下してしまうためである。ＬＯＣＯ
Ｓによって被エッチング面を酸化してさらにその酸化膜
を除去することでこの影響による特性劣化を改善するこ
とが可能となるのである。
【００７９】次に、図３（ｃ）に示すように、第１実施
の形態の製造方法と同様にトランジスタを形成した後、
フォトダイオード領域１の第１のＰ型エピタキシャル成
長層５表面内にカソードとなる第１のＮ型拡散領域７を
砒素のイオン注入を用いて形成し、ランプアニール等の
装置を用いて活性化させる。ここでも、第１のＮ型拡散
領域７はリン等の他のＮ型不純物であってもよい。
の形態の製造方法と同様にトランジスタを形成した後、
フォトダイオード領域１の第１のＰ型エピタキシャル成
長層５表面内にカソードとなる第１のＮ型拡散領域７を
砒素のイオン注入を用いて形成し、ランプアニール等の
装置を用いて活性化させる。ここでも、第１のＮ型拡散
領域７はリン等の他のＮ型不純物であってもよい。
【００８０】本実施の形態においても、上記の第１実施
の形態同様、Ｐ型高濃度埋め込み層４及びＰ型拡散領域
１１は必要に応じて省略することも可能である。
の形態同様、Ｐ型高濃度埋め込み層４及びＰ型拡散領域
１１は必要に応じて省略することも可能である。
【００８１】本実施の形態にかかる回路内蔵受光素子に
よる利点は、第２の半導体層である薄いＮ型エピタキシ
ャル成長層２１をフォトダイオードに用いていないため
その比抵抗を大きく（濃度を低く）する必要がないこと
である。特に、薄い低濃度のエピタキシャル成長層は制
御が困難な上、素子周辺の分離用ボロンによるオートド
ープのため１００Ωｃｍ程度の比抵抗が限界であり、こ
れ以上の高比抵抗を生産レベルで実現することは困難で
ある。しかしながら、本構造では厚い第１のＰ型エピタ
キシャル成長層５を利用できるため５００Ωｃｍ程度の
高比抵抗を実現することも可能である。これによってフ
ォトダイオードの周波数特性を向上させることができ
る。
よる利点は、第２の半導体層である薄いＮ型エピタキシ
ャル成長層２１をフォトダイオードに用いていないため
その比抵抗を大きく（濃度を低く）する必要がないこと
である。特に、薄い低濃度のエピタキシャル成長層は制
御が困難な上、素子周辺の分離用ボロンによるオートド
ープのため１００Ωｃｍ程度の比抵抗が限界であり、こ
れ以上の高比抵抗を生産レベルで実現することは困難で
ある。しかしながら、本構造では厚い第１のＰ型エピタ
キシャル成長層５を利用できるため５００Ωｃｍ程度の
高比抵抗を実現することも可能である。これによってフ
ォトダイオードの周波数特性を向上させることができ
る。
【００８２】図４は本発明の第３実施の形態にかかる回
路内蔵受光素子の断面図である。本実施の形態につい
て、上述した第２実施の形態にかかる回路内蔵受光素子
と相違する点のみ説明する。
路内蔵受光素子の断面図である。本実施の形態につい
て、上述した第２実施の形態にかかる回路内蔵受光素子
と相違する点のみ説明する。
【００８３】本実施の形態の回路内蔵受光素子は、高比
抵抗の第１のＰ型エピタキシャル成長層５に代わって、
予め成形された高比抵抗のＰ型半導体基板（Ｐ-）２５
を利用している。これは、高比抵抗基板自体がエピタキ
シャル成長層による高比抵抗層よりもさらに高い１００
０Ωｃｍ以上の比抵抗をも比較的容易に実現できるから
である。本構造を用いればさらに接合容量を小さくでき
るという利点がある。
抵抗の第１のＰ型エピタキシャル成長層５に代わって、
予め成形された高比抵抗のＰ型半導体基板（Ｐ-）２５
を利用している。これは、高比抵抗基板自体がエピタキ
シャル成長層による高比抵抗層よりもさらに高い１００
０Ωｃｍ以上の比抵抗をも比較的容易に実現できるから
である。本構造を用いればさらに接合容量を小さくでき
るという利点がある。
【００８４】また、前記Ｐ型半導体基板２５下に、Ｐ型
シリコン基板３及びＰ型高濃度埋め込み層４を備えてい
ないので、Ｐ型拡散領域１１はＰ型半導体基板２５裏面
まで拡散されずにＰ型埋め込み領域１０ｂより深い途中
位置まで拡散されてなる。この他の点については、上述
した第２実施の形態と同一である。
シリコン基板３及びＰ型高濃度埋め込み層４を備えてい
ないので、Ｐ型拡散領域１１はＰ型半導体基板２５裏面
まで拡散されずにＰ型埋め込み領域１０ｂより深い途中
位置まで拡散されてなる。この他の点については、上述
した第２実施の形態と同一である。
【００８５】ところで本実施の形態において、前記Ｐ型
半導体基板２５下に、基板として、例えば４Ωｃｍ程度
の低比抵抗ウエハ（Ｐ+）と１０００Ωｃｍ以上の比抵
抗のウエハ（Ｐ）とをこの順で順次貼り合わせる、若し
くは例えば４Ωｃｍ程度の低比抵抗層を有する１０００
Ωｃｍ以上の比抵抗のウエハを貼り合せることで、容
量，抵抗ともに小さい理想的なフォトダイオードを形成
することが可能となる。
半導体基板２５下に、基板として、例えば４Ωｃｍ程度
の低比抵抗ウエハ（Ｐ+）と１０００Ωｃｍ以上の比抵
抗のウエハ（Ｐ）とをこの順で順次貼り合わせる、若し
くは例えば４Ωｃｍ程度の低比抵抗層を有する１０００
Ωｃｍ以上の比抵抗のウエハを貼り合せることで、容
量，抵抗ともに小さい理想的なフォトダイオードを形成
することが可能となる。
【００８６】なお、上述した各実施の形態では、フォト
ダイオードの電極コンタクトとチップ全体の配線工程は
省略してある。
ダイオードの電極コンタクトとチップ全体の配線工程は
省略してある。
【００８７】
【発明の効果】以上説明したように本発明の第１発明に
かかる回路内蔵受光素子によれば、長波長から短波長ま
での拡い領域で高い受光感度と応答特性をもつ光検出フ
ォトダイオード部と回路素子と同一基板上に容易に形成
可能とし、低コスト化，高性能化が図れる回路内蔵受光
素子を実現できる。
かかる回路内蔵受光素子によれば、長波長から短波長ま
での拡い領域で高い受光感度と応答特性をもつ光検出フ
ォトダイオード部と回路素子と同一基板上に容易に形成
可能とし、低コスト化，高性能化が図れる回路内蔵受光
素子を実現できる。
【図１】本発明の第１実施の形態からなる回路内蔵受光
素子の断面図である。
素子の断面図である。
【図２】図１に示す回路内蔵受光素子の製造工程を示す
断面図である。
断面図である。
【図３】本発明の第２実施の形態からなる回路内蔵受光
素子の製造工程を示す断面図である。
素子の製造工程を示す断面図である。
【図４】本発明の第３実施の形態からなる回路内蔵受光
素子の断面図である。
素子の断面図である。
【図５】従来の回路内蔵受光素子の断面図である。
【図６】図５に示す回路内蔵受光素子における分割部の
特定方向の濃度分布図である。
特定方向の濃度分布図である。
１ フォトダイオード領域 ２ 周辺回路領域 ３ Ｐ型シリコン基板（第１導電型の第１の半導体基
板） ４ Ｐ型高濃度埋め込み層（第１導電型の高濃度埋め込
み層） ５ 第１のＰ型エピタキシャル成長層（第１導電型の第
１の半導体層） ６ 第２のＰ型エピタキシャル成長層（第１導電型の第
２の半導体層） ７ 第１のＮ型拡散領域（第２導電型拡散領域） ８ Ｎ型埋め込み領域 ９ 第１のＮ型ウエル領域 １０ａ，１０ｂ Ｐ型埋め込み領域 １１ Ｐ型拡散領域（第１導電型の分離用拡散領域） １２ 第２のＮ型ウエル領域 １３ Ｐ型ウエル領域 １４ 酸化膜 １４ａ 素子分離用酸化膜 １５ 第２のＮ型拡散領域 １６ 第３のＮ型拡散領域 １７ａ，１７ｂ，１７ｃ Ｐ型拡散領域 １８ａ，１８ｂ，１８ｃ ポリシリコン領域 ２１ Ｎ型エピタキシャル成長層（第２の半導体層） ２２ 反射防止膜 ２５ Ｐ型半導体基板（第１導電型の第２の半導体基
板）
板） ４ Ｐ型高濃度埋め込み層（第１導電型の高濃度埋め込
み層） ５ 第１のＰ型エピタキシャル成長層（第１導電型の第
１の半導体層） ６ 第２のＰ型エピタキシャル成長層（第１導電型の第
２の半導体層） ７ 第１のＮ型拡散領域（第２導電型拡散領域） ８ Ｎ型埋め込み領域 ９ 第１のＮ型ウエル領域 １０ａ，１０ｂ Ｐ型埋め込み領域 １１ Ｐ型拡散領域（第１導電型の分離用拡散領域） １２ 第２のＮ型ウエル領域 １３ Ｐ型ウエル領域 １４ 酸化膜 １４ａ 素子分離用酸化膜 １５ 第２のＮ型拡散領域 １６ 第３のＮ型拡散領域 １７ａ，１７ｂ，１７ｃ Ｐ型拡散領域 １８ａ，１８ｂ，１８ｃ ポリシリコン領域 ２１ Ｎ型エピタキシャル成長層（第２の半導体層） ２２ 反射防止膜 ２５ Ｐ型半導体基板（第１導電型の第２の半導体基
板）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 林田 茂樹 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 Ｆターム(参考） 4M118 AA10 AB05 BA02 CA03 CA05 DA32 EA01 EA15 FC09 FC18 5F049 MA04 MB02 NA01 NA03 NA10 NB08 QA03 QA13 RA08 SS03
Claims (16)
- 【請求項１】 第１導電型の第１の半導体基板、第１導
電型の第１の半導体層、第１導電型の第２の半導体層を
順次積層し、該第２の半導体層表面内に当該半導体層と
により信号光を検出する光検出フォトダイオード部が構
成される第２導電型拡散領域が形成され、該光検出フォ
トダイオード部周辺に位置する前記第１及び第２の半導
体層内に回路素子が形成されてなる回路内蔵受光素子で
あって、 前記第２導電型拡散領域は、短波長からなる前記信号光
の侵入長に応じた拡散深さを有することを特徴とする回
路内蔵受光素子。 - 【請求項２】 前記第１の半導体層の表面濃度を１×１
０14ｃｍ-3以上としたことを特徴とする請求項１記載の
回路内蔵受光素子。 - 【請求項３】 前記第１及び第２の半導体層は、前記信
号光検出時に前記光検出フォトダイオード部に印加され
る逆バイアスによって、前記第２の半導体層と第２導電
型拡散領域との界面から第２の半導体層側に拡がる空乏
層が該第１の半導体層と第２の半導体層との界面より深
い位置に達する濃度を有することを特徴とする請求項１
又は２記載の回路内蔵受光素子。 - 【請求項４】 第１導電型の第１の半導体基板、第１導
電型の第１の半導体層、第２の半導体層を順次積層し、
該第２の半導体層にその表面より前記第１の半導体層に
達する第１の凹部を形成し、該凹部底面で露出した第１
の半導体層表面内に当該半導体層とにより信号光を検出
する光検出フォトダイオード部が構成される第２導電型
拡散領域が形成され、該光検出フォトダイオード部周辺
に位置する前記第１及び第２の半導体層内に回路素子が
形成されてなる回路内蔵受光素子であって、 前記第２導電型拡散領域は、短波長からなる前記信号光
の侵入長に応じた拡散深さを有することを特徴とする回
路内蔵受光素子。 - 【請求項５】 前記第１の半導体基板と第１の半導体層
との間に、該第１の半導体層よりも高濃度である第１導
電型の高濃度埋め込み層を設けたことを特徴とする請求
項１〜４のいずれか１つに記載の回路内蔵受光素子。 - 【請求項６】 前記高濃度埋め込み層が、埋め込み拡散
法又はエピタキシャル成長法によって形成されてなるこ
とを特徴とする請求項５記載の回路内蔵受光素子。 - 【請求項７】 第１導電型の第２の半導体基板上に第２
の半導体層を積層し、該第２の半導体層にその表面より
前記第２の半導体基板に達する凹部を形成し、凹部底面
で露出した第２の半導体基板表面内に当該半導体基板と
により信号光を検出する光検出フォトダイオード部が構
成される第２導電型拡散領域が形成され、該光検出フォ
トダイオード部周辺に位置する前記第２の半導体基板及
び第２の半導体層内に回路素子が形成されてなる回路内
蔵受光素子であって、 前記第２導電型拡散領域は、短波長からなる前記信号光
の侵入長に応じた拡散深さを有することを特徴とする回
路内蔵受光素子。 - 【請求項８】 前記第２の半導体基板の下側に、表面に
該第２の半導体基板よりも高濃度である第１導電型の高
濃度埋め込み層を有する第１導電型の第１の半導体基板
を貼り合わせてなることを特徴とする請求項７記載の回
路内蔵受光素子。 - 【請求項９】 前記第２の半導体基板の下側に、該第２
の半導体基板よりも高濃度である第１導電型の他の第１
の半導体基板を貼り合わせてなることを特徴とする請求
項７記載の回路内蔵受光素子。 - 【請求項１０】 前記回路素子がＮウエル領域及びＰウ
エル領域を用いて形成されてなることを特徴とする請求
項１〜９のいずれか１つに記載の回路内蔵受光素子。 - 【請求項１１】 前記光検出フォトダイオード部と回路
素子との間に、当該両者の電気的分離に必要な深さより
もさらに深い位置に達する高濃度の第１導電型の分離用
拡散領域を備えたことを特徴とする請求項１〜１０のい
ずれか１つに記載の回路内蔵受光素子。 - 【請求項１２】 前記第２導電型拡散領域の拡散深さが
０．３μｍ以下であることを特徴とする請求項１〜１１
のいずれか１つに記載の回路内蔵受光素子。 - 【請求項１３】 前記第１導電型の半導体層又は第２の
半導体基板は、前記信号光検出時に前記光検出フォトダ
イオード部に印加される逆バイアスによって第１導電型
領域と第２導電型拡散領域との界面から第１導電型領域
側に拡がる空乏層を長波長からなる前記信号光の侵入長
に対応させる程度の濃度を有することを特徴とする請求
項１〜１２のいずれか１つに記載の回路内蔵受光素子。 - 【請求項１４】 前記第２導電型拡散領域が前記第１導
電型の半導体層又は第１導電型の第２の半導体基板によ
って複数の領域に分割されてなることを特徴とする請求
項１〜１３のいずれか１つに記載の回路内蔵受光素子。 - 【請求項１５】 前記第２導電型拡散領域が第２の凹部
によって複数の領域に分割されてなることを特徴とする
請求項１〜１３に記載の回路内蔵受光素子。 - 【請求項１６】 前記凹部がＬＯＣＯＳ法を用いて形成
されてなることを特徴とする請求項４又は１５記載の回
路内蔵受光素子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090493A JP2001284629A (ja) | 2000-03-29 | 2000-03-29 | 回路内蔵受光素子 |
| CNB011196874A CN1220267C (zh) | 2000-03-29 | 2001-03-29 | 结合有电路的光接收装置 |
| US09/820,341 US6492702B2 (en) | 2000-03-29 | 2001-03-29 | Circuit-incorporating light receiving device |
| TW090107516A TW535286B (en) | 2000-03-29 | 2001-03-29 | Circuit-incorporating light receiving device |
| KR10-2001-0016645A KR100428926B1 (ko) | 2000-03-29 | 2001-03-29 | 회로내장 수광장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000090493A JP2001284629A (ja) | 2000-03-29 | 2000-03-29 | 回路内蔵受光素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001284629A true JP2001284629A (ja) | 2001-10-12 |
Family
ID=18606096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000090493A Pending JP2001284629A (ja) | 2000-03-29 | 2000-03-29 | 回路内蔵受光素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6492702B2 (ja) |
| JP (1) | JP2001284629A (ja) |
| KR (1) | KR100428926B1 (ja) |
| CN (1) | CN1220267C (ja) |
| TW (1) | TW535286B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003023142A (ja) * | 2001-07-05 | 2003-01-24 | Sony Corp | 半導体装置およびその製造方法 |
| WO2003009397A1 (en) * | 2001-07-12 | 2003-01-30 | Sharp Kabushiki Kaisha | Split type light receiving element and circuit-built -in light receiving element and optical disk device |
| KR100470892B1 (ko) * | 2000-09-08 | 2005-03-08 | 샤프 가부시키가이샤 | 회로내장 수광소자 및 그의 제조방법 |
| JP2006041432A (ja) * | 2004-07-30 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 光半導体装置及びその製造方法 |
| US7199412B2 (en) | 2003-07-16 | 2007-04-03 | Rohm Co., Ltd. | Image sensor with surface regions of different doping |
| WO2007135809A1 (ja) | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| JP2007317767A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| JP2015207716A (ja) * | 2014-04-22 | 2015-11-19 | キヤノン株式会社 | 固体撮像装置、その製造方法およびカメラ |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002083949A (ja) * | 2000-09-07 | 2002-03-22 | Nec Corp | Ｃｍｏｓイメージセンサ及びその製造方法 |
| US7122408B2 (en) * | 2003-06-16 | 2006-10-17 | Micron Technology, Inc. | Photodiode with ultra-shallow junction for high quantum efficiency CMOS image sensor and method of formation |
| WO2011011764A2 (en) * | 2009-07-23 | 2011-01-27 | Gigasi Solar, Inc. | Systems, methods and materials involving crystallization of substrates using a seed layer, as well as products produced by such processes |
| EP2599110A4 (en) | 2009-07-28 | 2014-04-23 | Gigasi Solar Inc | SYSTEMS, METHODS AND MATERIALS, INCLUDING CRYSTALLIZATION OF LASER-REINFORCED LASER-REINFORCED SUBSTRATES, AND PRODUCTS OBTAINED THEREFROM |
| WO2011020124A2 (en) * | 2009-08-14 | 2011-02-17 | Gigasi Solar, Inc. | Backside only contact thin-film solar cells and devices, systems and methods of fabricating same, and products produced by processes thereof |
| KR101688831B1 (ko) * | 2010-04-07 | 2016-12-22 | 삼성전자 주식회사 | 반도체 집적회로 장치 및 그 제조방법 |
| JP6302216B2 (ja) * | 2013-11-08 | 2018-03-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| CN113551783B (zh) * | 2021-09-23 | 2021-12-21 | 西安中科立德红外科技有限公司 | 一种基于半导体集成电路工艺的混合成像探测器芯片 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154063A (ja) * | 1984-12-26 | 1986-07-12 | Toshiba Corp | 光半導体装置およびその製造方法 |
| JPH01205565A (ja) * | 1988-02-12 | 1989-08-17 | Hamamatsu Photonics Kk | 光半導体装置およびその製造方法 |
| JPH04151874A (ja) * | 1990-10-15 | 1992-05-25 | Hamamatsu Photonics Kk | 半導体装置 |
| JPH04267561A (ja) * | 1991-02-22 | 1992-09-24 | Sanyo Electric Co Ltd | 光半導体装置 |
| JPH04271172A (ja) * | 1991-02-27 | 1992-09-28 | Sanyo Electric Co Ltd | 光半導体装置 |
| JPH05226627A (ja) * | 1992-02-10 | 1993-09-03 | Sharp Corp | 半導体装置 |
| JPH09213917A (ja) * | 1996-01-31 | 1997-08-15 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| JPH09219534A (ja) * | 1995-12-06 | 1997-08-19 | Sony Corp | 受光素子、光ピツクアツプ及び半導体装置製造方法 |
| JPH09307086A (ja) * | 1996-05-16 | 1997-11-28 | Sharp Corp | 回路内蔵受光素子 |
| JPH09331080A (ja) * | 1996-06-12 | 1997-12-22 | Sony Corp | 受光素子を含む半導体装置およびその製造方法 |
| JPH1168146A (ja) * | 1997-08-18 | 1999-03-09 | Sony Corp | 受光素子を有する半導体装置とその製造方法 |
| JPH11284220A (ja) * | 1998-03-02 | 1999-10-15 | Internatl Business Mach Corp <Ibm> | Ｓｉ／ＳｉＧｅ光電子集積回路および形成方法 |
| JPH11312823A (ja) * | 1998-04-28 | 1999-11-09 | Sharp Corp | 受光素子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3876869D1 (de) * | 1987-06-22 | 1993-02-04 | Landis & Gyr Betriebs Ag | Photodetektor fuer ultraviolett und verfahren zur herstellung. |
| JPS6442182A (en) * | 1987-08-08 | 1989-02-14 | Mitsubishi Electric Corp | Manufacture of photodiode |
| JP2793085B2 (ja) | 1992-06-25 | 1998-09-03 | 三洋電機株式会社 | 光半導体装置とその製造方法 |
-
2000
- 2000-03-29 JP JP2000090493A patent/JP2001284629A/ja active Pending
-
2001
- 2001-03-29 KR KR10-2001-0016645A patent/KR100428926B1/ko not_active IP Right Cessation
- 2001-03-29 US US09/820,341 patent/US6492702B2/en not_active Expired - Fee Related
- 2001-03-29 TW TW090107516A patent/TW535286B/zh not_active IP Right Cessation
- 2001-03-29 CN CNB011196874A patent/CN1220267C/zh not_active Expired - Fee Related
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154063A (ja) * | 1984-12-26 | 1986-07-12 | Toshiba Corp | 光半導体装置およびその製造方法 |
| JPH01205565A (ja) * | 1988-02-12 | 1989-08-17 | Hamamatsu Photonics Kk | 光半導体装置およびその製造方法 |
| JPH04151874A (ja) * | 1990-10-15 | 1992-05-25 | Hamamatsu Photonics Kk | 半導体装置 |
| JPH04267561A (ja) * | 1991-02-22 | 1992-09-24 | Sanyo Electric Co Ltd | 光半導体装置 |
| JPH04271172A (ja) * | 1991-02-27 | 1992-09-28 | Sanyo Electric Co Ltd | 光半導体装置 |
| JPH05226627A (ja) * | 1992-02-10 | 1993-09-03 | Sharp Corp | 半導体装置 |
| JPH09219534A (ja) * | 1995-12-06 | 1997-08-19 | Sony Corp | 受光素子、光ピツクアツプ及び半導体装置製造方法 |
| JPH09213917A (ja) * | 1996-01-31 | 1997-08-15 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| JPH09307086A (ja) * | 1996-05-16 | 1997-11-28 | Sharp Corp | 回路内蔵受光素子 |
| JPH09331080A (ja) * | 1996-06-12 | 1997-12-22 | Sony Corp | 受光素子を含む半導体装置およびその製造方法 |
| JPH1168146A (ja) * | 1997-08-18 | 1999-03-09 | Sony Corp | 受光素子を有する半導体装置とその製造方法 |
| JPH11284220A (ja) * | 1998-03-02 | 1999-10-15 | Internatl Business Mach Corp <Ibm> | Ｓｉ／ＳｉＧｅ光電子集積回路および形成方法 |
| JPH11312823A (ja) * | 1998-04-28 | 1999-11-09 | Sharp Corp | 受光素子 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100470892B1 (ko) * | 2000-09-08 | 2005-03-08 | 샤프 가부시키가이샤 | 회로내장 수광소자 및 그의 제조방법 |
| JP2003023142A (ja) * | 2001-07-05 | 2003-01-24 | Sony Corp | 半導体装置およびその製造方法 |
| WO2003009397A1 (en) * | 2001-07-12 | 2003-01-30 | Sharp Kabushiki Kaisha | Split type light receiving element and circuit-built -in light receiving element and optical disk device |
| US7098489B2 (en) | 2001-07-12 | 2006-08-29 | Sharp Kabushiki Kaisha | Split type light receiving element and circuit-built-in light-receiving element and optical disk drive |
| US7199412B2 (en) | 2003-07-16 | 2007-04-03 | Rohm Co., Ltd. | Image sensor with surface regions of different doping |
| JP2006041432A (ja) * | 2004-07-30 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 光半導体装置及びその製造方法 |
| WO2007135809A1 (ja) | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| JP2007317767A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| JP2007317768A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| US7863701B2 (en) | 2006-05-24 | 2011-01-04 | Panasonic Corporation | Optical semiconductor device and method for manufacturing the same |
| US7982276B2 (en) | 2006-05-24 | 2011-07-19 | Panasonic Corporation | Optical semiconductor device and method for manufacturing the same |
| JP2015207716A (ja) * | 2014-04-22 | 2015-11-19 | キヤノン株式会社 | 固体撮像装置、その製造方法およびカメラ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010038096A1 (en) | 2001-11-08 |
| CN1220267C (zh) | 2005-09-21 |
| KR100428926B1 (ko) | 2004-04-29 |
| KR20010093774A (ko) | 2001-10-29 |
| TW535286B (en) | 2003-06-01 |
| CN1318867A (zh) | 2001-10-24 |
| US6492702B2 (en) | 2002-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7863701B2 (en) | Optical semiconductor device and method for manufacturing the same | |
| US6433374B1 (en) | Light receiving device with built-in circuit | |
| US8030728B2 (en) | Optical semiconductor device | |
| JP4131031B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| JP2001284629A (ja) | 回路内蔵受光素子 | |
| JP4131059B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
| KR20010111028A (ko) | 회로내장 광소자, 그 제조 방법 및 회로내장 광소자를사용하는 광학 장치 | |
| US7135349B2 (en) | Photodiode and method of fabricating the same | |
| JP2004179469A (ja) | 光半導体装置 | |
| JP2004260181A (ja) | 受光素子及びその製造方法及びそれを適用した光電子集積回路 | |
| JP2007129024A (ja) | 半導体装置 | |
| JP2006210494A (ja) | 光半導体装置 | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JPH09331080A (ja) | 受光素子を含む半導体装置およびその製造方法 | |
| JPH05145051A (ja) | 光半導体装置 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| KR100509567B1 (ko) | Ｐｉｎ 다이오드, 이를 이용한 광 검출장치 및 그 제조방법 | |
| JP2004119632A (ja) | 回路内蔵受光素子およびその検査方法 | |
| JP3086514B2 (ja) | 光半導体装置 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JPH09321265A (ja) | 半導体装置 | |
| JP2003037259A (ja) | 半導体装置及びその製造方法 | |
| JP2005203741A (ja) | 光半導体装置及びその製造方法 | |
| JP2005183722A (ja) | 受光素子を有する半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060920 |