JP2004119632A - 回路内蔵受光素子およびその検査方法 - Google Patents
回路内蔵受光素子およびその検査方法 Download PDFInfo
- Publication number
- JP2004119632A JP2004119632A JP2002279938A JP2002279938A JP2004119632A JP 2004119632 A JP2004119632 A JP 2004119632A JP 2002279938 A JP2002279938 A JP 2002279938A JP 2002279938 A JP2002279938 A JP 2002279938A JP 2004119632 A JP2004119632 A JP 2004119632A
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- conductivity type
- type semiconductor
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】第１のＰ型半導体層と第２のＰ型層半導体層との界面、および、第２のＰ型半導体層内に発生するＰ型およびＮ型の異常拡散層を検出する。
【解決手段】受光素子であるフォトダイオード６０に素子分離領域３５を介して隣接するＰ−型高比抵抗エピタキシャル層２の表面から一対のＮ型拡散層２１および２２が所定の間隔でさらに形成された異常拡散層検出手段である異常拡散層検出部７０を備えていることにより、一対のＮ型拡散層２１および２２、Ｐ型半導体基板１およびＰ−型高比抵抗エピタキシャル層２から成る横形ＮＰＮトランジスタが形成され、この横形ＮＰＮトランジスタの電流増幅率（ｈｆｅ）を測定することにより、Ｐ型半導体基板１とＰ−型高比抵抗エピタキシャル層２との界面およびＰ−型高比抵抗エピタキシャル層２の下部および表面に発生するＰ型またはＮ型の異常拡散層が検出できる。
【選択図】 図１
【解決手段】受光素子であるフォトダイオード６０に素子分離領域３５を介して隣接するＰ−型高比抵抗エピタキシャル層２の表面から一対のＮ型拡散層２１および２２が所定の間隔でさらに形成された異常拡散層検出手段である異常拡散層検出部７０を備えていることにより、一対のＮ型拡散層２１および２２、Ｐ型半導体基板１およびＰ−型高比抵抗エピタキシャル層２から成る横形ＮＰＮトランジスタが形成され、この横形ＮＰＮトランジスタの電流増幅率（ｈｆｅ）を測定することにより、Ｐ型半導体基板１とＰ−型高比抵抗エピタキシャル層２との界面およびＰ−型高比抵抗エピタキシャル層２の下部および表面に発生するＰ型またはＮ型の異常拡散層が検出できる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、光電変換信号を発生するフォトダイオードと、光電変換信号を処理する回路とを内蔵した回路内蔵受光素子およびその検査方法に関する。
【０００２】
【従来の技術】
近年、光ディスク装置は、形状の小型化および機能の高性能化が要求されており、このため光ディスク装置に用いられる光ピックアップの小型軽量化が重要となっている。光ピックアップの小型軽量化を実現するためには、トラッキングビームを生成するための機能、光分岐を行うための機能および誤差信号を生成するための機能を１つのホログラム素子に集積化し、レーザダイオードおよび分割フォトダイオードを１つのパッケージ（図示せず）内に収容し、上記ホログラム素子をパッケージ上面に配置した構造の光モジュールが提案されている。
【０００３】
このような光ピックアップに用いられているものとして回路内蔵受光素子がある。この回路内蔵受光素子は、ＩＣプロセスを利用して同一チップ上に、入射光を電気信号に変換する光検出フォトダイオードと、光電変換信号の信号処理に用いられるトランジスタ、抵抗、容量等の回路素子とが集積されている。
【０００４】
回路内蔵受光素子は、通常、工程の共通化によりコストの低減を図るため、光検出フォトダイオードが形成されているフォトダイオード領域および信号処理用のトランジスタ、抵抗、容量等の回路素子が形成されている周辺回路領域のどちらも、Ｐ型半導体基板、Ｐ型第１エピタキシャル成長層およびＮ型第２エピタキシャル成長層が順番に積層されている。フォトダイオード領域は、Ｐ型第１エピタキシャル成長層とＮ型第２エピタキシャル成長層とのＰＮ接合によって光検出フォトダイオードが構成され、周辺回路領域は、Ｐ型第１エピタキシャル成長層およびＮ型第２エピタキシャル成長層内に拡散処理を行うことによって、ＰＮＰトランジスタ、ＮＰＮトランジスタ等が形成されている。
【０００５】
一般的に、フォトダイオードの性能を評価する場合、受光感度および応答速度が重要な評価項目となる。
【０００６】
受光感度は、光検出の際にフォトダイオードのＰＮ接合に逆バイアス電圧を印加し、ＰＮ接合領域の空乏層内で発生したキャリア数と、空乏層の外側で発生したキャリアのうち拡散によって空乏層内に到達したキャリア数との和によって決定される。
【０００７】
応答速度は、光検出フォトダイオードを構成するＰＮ接合の接合容量の値によって大きく影響を受け、応答速度は、接合容量の値が小さいほど速くなる。
【０００８】
したがって、フォトダイオードの受光感度を向上させるとともに、接合容量を低減して応答速度も速くするためには、空乏層の間隔を十分に拡げることが有効である。
【０００９】
このため、空乏層を拡げるための第１導電型領域としては、上記の表面に低濃度（高比抵抗）のＰ型エピタキシャル成長層を成長させたＰ型半導体基板を用いるか、または、これに代わってＰ型低濃度半導体基板が用いられる。
【００１０】
これにより、光が吸収される第１導電型領域で空乏層の間隔が拡がりやすくなって侵入した入射光を有効に利用することが可能となり、ＰＮ接合の接合容量も低減することができる。
【００１１】
しかし、このような構造を得るには製造工程上に問題がある。その問題とは、上記のＰ型第１エピタキシャル層上にＮ型第２エピタキシャル層を成長させる際に、フォトダイオード領域と周辺回路領域とを電気的に分離するＰ型ウェル領域およびＰ型第１分離拡散領域の表面からの不純物の外方拡散（アウトディフュージョン）が起ることである。外方拡散（アウトディフュージョン）が起ると、フォトダイオードのＰＮ接合領域であるＰ型第１エピタキシャル層とＮ型第２エピタキシャル層との界面に、外方拡散（アウトディフュージョン）した不純物が再付着しＰ型の異常拡散層が発生する。この時、Ｐ型第１エピタキシャル層は、フォトダイオードを高速動作させるように不純物濃度を低くしているために、構造敏感の状態であり外方拡散がわずかに起っても、フォトダイオードのＰＮ接合領域の空乏層の間隔が狭くなり接合容量が増大する。
【００１２】
すなわち、フォトダイオードのＰＮ接合領域であるＰ型第１エピタキシャル層とＮ型第２エピタキシャル層との界面に不純物が再付着しＰ型の異常拡散層が発生すると、ＰＮ接合領域の空乏層の幅が狭くなり接合容量が大きくなることで、フォトダイオードの応答速度低下がおこる。
【００１３】
このような問題に対し、特開２００１−１７７０８３号公報（特許文献１）では、上記のＮ型第２エピタキシャル層であるＮ型エピタキシャル層と、Ｐ型第１エピタキシャル層であるＰ型高比抵抗エピタキシャル層との界面における不純物濃度を確認するために、Ｐ型高比抵抗エピタキシャル層を介して電気的に接続している一対の表面からの検査用Ｐ型分離拡散領域が適当な間隔で設けられ、一対の表面からの検査用Ｐ型分離拡散領域間の抵抗値Ｒｄを測定し、Ｎ型エピタキシャル層とＰ型高比抵抗エピタキシャル層との界面に発生するＰ型異常拡散層を検出することによって、高速応答可能な回路内蔵受光素子が得られる構成が開示されている。
【００１４】
一方、光ディスクなどの光記録媒体が年々高密度化されるにつれて、それに使用される光の波長が短波長化されてきている。すなわち、ＣＤでは赤外域の７８０ｎｍの波長が用いられてきたが、ＤＶＤでは赤色域の６５０ｎｍの波長へと短波長化され、さらに青色域の４１０ｎｍ付近の波長を利用しようと開発が進められている。
【００１５】
光の波長が短くなると、入射光の半導体（シリコン）内への侵入長が急激に低下していく。例えば、波長７８０ｎｍでは侵入長が約８μｍであるが、波長４１０ｎｍでは侵入長が約０．３μｍ以下となる。
【００１６】
このように光の短波長化が進むと、半導体表面から内部に向かって浅い領域にＰＮ接合の形成が必要となる。
【００１７】
このような問題を改善するため、特開２００１−２８４６２９号公報（特許文献２）には、以下に説明する構成が開示されている。
【００１８】
Ｐ型第１半導体基板、Ｐ型第１半導体層、Ｐ型第２半導体層が順番に積層され、Ｐ型第２半導体層表面にはＮ型半導体拡散領域がＮ型半導体拡散領域の表面をＰ型第２半導体層表面から露出するように形成されており、このためＰ型第２半導体層およびＮ型半導体拡散領域の界面にＰＮ接合領域を設けた、入射光を検出する光検出フォトダイオードが形成されている。光検出フォトダイオード近傍には、Ｐ型拡散領域およびその内部に埋め込まれたＰ型埋め込み領域を有する素子分離領域を介して、Ｐ型第１半導体層およびＰ型第２半導体層内に回路素子が設けられた周辺回路領域が形成され、光検出フォトダイオードおよび周辺回路領域から成る回路内蔵受光素子が構成されている。この場合、上記Ｎ型半導体拡散領域は、短波長の入射光の侵入長に応じた拡散深さ（表面からの深さ）を有しており、長波長から短波長までの広範囲の波長の入射光に対して、良好な受光感度および高速の応答特性を有する回路内蔵受光素子が提案されている。
【００１９】
図８は、その回路内蔵受光素子の光検出フォトダイオードの断面図である。
【００２０】
図８に示す光検出フォトダイオードは、Ｐ型第１半導体基板１００、第１のＰ型半導体層であるＰ型第１半導体層１５０および第２のＰ型半導体層であるＰ−型第２半導体層２００が順番に積層され、Ｐ−型第２半導体層２００表面にはＮ型半導体拡散領域２５０がＮ型半導体拡散領域２５０の表面をＰ−型第２半導体層２００表面から露出するように形成されている。Ｐ−型第２半導体層２００およびＮ型半導体拡散領域２５０の界面にはＰＮ接合領域が形成され、ＰＮ接合領域の所定範囲まで空乏層１７０が拡がっている。
【００２１】
光検出フォトダイオードに隣接して、素子分離領域３５０が形成されている。
【００２２】
素子分離領域３５０は、Ｐ型第１半導体基板１００からＰ型第１半導体層１５０を介してＰ−型第２半導体層２００の間に、Ｐ＋型分離拡散領域１１０およびＰ＋型分離拡散領域１１０の内部に所定の間隔で埋め込まれたＰ＋型埋め込み領域１２０を有している。Ｐ＋型埋め込み領域１２０上には、素子分離用酸化膜１６０がその表面をＰ−型第２半導体層２００の表面から露出するように形成されている。Ｐ＋型分離拡散領域１１０上の各素子分離用酸化膜１６０間には、Ｐ型ウェル領域１３０がその表面をＰ−型第２半導体層２００の表面から露出するように形成されており、Ｐ型ウェル領域１３０の表面には、Ｐ＋型拡散領域１４０がその表面をＰ型ウェル領域１３０の表面から露出するように形成されている。
【００２３】
光検出フォトダイオードのＰ−型第２半導体層２００、Ｎ型半導体拡散領域２５０および素子分離領域３５０の表面は、表面保護膜３００が積層されている。
【００２４】
また、特開２００１−１７７０８３号公報にて開示された構成のように、Ｐ型第１エピタキシャル層であるＰ型高比抵抗エピタキシャル層上にＮ型第２エピタキシャル層であるＮ型エピタキシャル層を形成する場合には、Ｎ型エピタキシャル層の下方のＰ型半導体領域からＮ型エピタキシャル層に、Ｎ型エピタキシャル層の不純部濃度以下のＰ型不純物のオートドーピングが生じてもＮ型不純物の拡散により電気的に相殺されるためフォトダイオードの特性に対して影響がない。
【００２５】
【特許文献１】
特開２００１−１７７０８３号公報（第５頁、第１図）
【特許文献２】
特開２００１−２８４６２９号公報（第７頁、第１図）
【００２６】
【発明が解決しようとする課題】
しかしながら、図８に示すフォトダイオードのように、短波長の入射光にも対応するため、Ｐ−型第２半導体層２００内に拡散深さの浅いＮ型半導体拡散領域２５０を形成した構造の場合には、Ｎ型半導体拡散領域２５０の下方のＰ型半導体領域からＮ型半導体拡散領域２５０に、より低い不純物濃度でＰ型不純物のオートドーピングが発生しても、Ｎ型不純物の拡散により電気的に相殺できず図９に示すように、Ｐ−型第２半導体層２００内の空乏層１７０近傍にＰ型異常拡散層１８０が生じる。このため、空乏層１７０の広がりが抑制され、フォトダイオードの接合容量が増大し、フォトダイオードの応答速度が低下する。
【００２７】
また、Ｐ型第１エピタキシャル層であるＰ型高比抵抗エピタキシャル層上にＮ型第２エピタキシャル層であるＮ型エピタキシャル層を形成する場合には、問題にならないＮ型半導体拡散領域２５０からのＮ型不純物のオートドーピングが発生すると、Ｎ型半導体拡散領域２５０Ｎ型不純物濃度が減少し空乏層１７０の広がりが大きく抑制され、フォトダイオードの接合容量が増大し、フォトダイオードの応答速度が低下する。
【００２８】
さらに、Ｐ−型第２半導体層２００内に拡散深さの浅いＮ型半導体拡散領域２５０を形成した構造の場合には、フォトダイオードのＮ型半導体拡散領域２５０の周辺部のＰ−型第２半導体層２００のＰ型不純物が、表面保護膜３００を堆積する熱酸化により表面保護膜３００に取り込まれることによってＰ型不純物の表面濃度が低下する。このため、Ｎ型半導体拡散領域２５０からＮ型半導体拡散領域２５０の周辺部のＰ−型第２半導体層２００に少量のＮ型不純物によるオートドーピングが発生しても、Ｐ型不純物により電気的に相殺できずＮ型半導体拡散領域２５０の周辺部のＰ−型第２半導体層２００にＮ型異常拡散層１９０が生じる。これにより、フォトダイオードのＰ−型第２半導体層２００の表面に広がる空乏層１７０の広がりが抑制され、フォトダイオードの接合容量が増大し、フォトダイオードの応答速度が低下する。
【００２９】
したがって、光源の短波長化に伴い、長波長から短波長までの広範囲の波長の入射光に対して、良好な受光感度および高速の応答特性のフォトダイオードを有する回路内蔵受光素子を得るために、図８に示すＰ−型半導体層２００内に拡散深さの浅いＮ型半導体拡散領域２５０を形成する構造は、フォトダイオード領域におけるＰ型不純物およびＮ型不純物のオートドーピングの影響を一層受けやすくなり上記回路内蔵受光素子が得られない。
【００３０】
本発明は、このような課題を解決するものであり、その目的は、第１のＰ型半導体層と第２のＰ型層半導体層との界面、および、第２のＰ型半導体層内に発生するＰ型およびＮ型の異常拡散層を検出することができる回路内蔵受光素子およびその検査方法を提供することにある。
【００３１】
【課題を解決するための手段】
本発明の回路内蔵受光素子は、第１の第１導電型半導体領域上に第２の第１導電型半導体層が形成されるとともに、第２の第１導電型半導体層が一対の素子分離領域により複数に分割されており、分割された第２の第１導電型半導体層の表面から第１の第２導電型半導体層が形成された受光素子と、受光素子に一方の素子分離領域を介して隣接する信号処理回路部とを有する回路内蔵受光素子において、受光素子に他方の素子分離領域を介して隣接する第２の第１導電型半導体層の表面から一対の第２の第２導電型半導体層が所定の間隔でさらに形成された異常拡散層検出手段を備えているものであり、そのことにより上記目的が達成される。
【００３２】
また、好ましくは、本発明の回路内蔵受光素子は、第１の第２導電型拡散層が分割されて形成されている。
【００３３】
さらに、好ましくは、本発明の回路内蔵受光素子において、一対の第２の第２導電型半導体層は、第１の第１導電型半導体領域を第２の第１導電型半導体層と同一として形成され、第２の第１導電型半導体層の表面から、第１の第２導電型半導体層とともに形成されている。
【００３４】
さらに、好ましくは、本発明の回路内蔵受光素子において、一対の第２の第２導電型半導体層には、それぞれ第３の第２導電型半導体層が電気的に接続されて形成されており、各第３の第２導電型半導体層はそれぞれ第１の第１導電型半導体領域まで到達するように形成されている。
【００３５】
さらに、好ましくは、本発明の回路内蔵受光素子において、第１の第１導電型半導体領域は、第２の第１導電型半導体層よりも比抵抗が低い第１導電型半導体基板部と、第１導電型半導体基板部の上に設けられた、第２の第１導電型半導体層と同等の比抵抗の第１導電型高比抵抗層とを有する。
【００３６】
さらに、好ましくは、本発明の回路内蔵受光素子は、第１導電型高比抵抗層と第１導電型半導体基板との間に、第１導電型半導体基板よりも比抵抗が低い第１導電型埋め込み拡散層が形成されている。
【００３７】
さらに、好ましくは、本発明の回路内蔵受光素子は、第１導電型半導体基板部が第１導電型高比抵抗半導体基板部である。
【００３８】
さらに、好ましくは、本発明の回路内蔵受光素子は、第２の第１導電型半導体層は比抵抗が１００Ωｃｍ以上の第１導電型高比抵抗エピタキシャル層である。
【００３９】
さらに、好ましくは、本発明の回路内蔵受光素子は、一対の第２の第２導電型半導体層間に素子分離用酸化膜が形成されている。
【００４０】
本発明の回路内蔵受光素子の検査方法は、請求項１に記載の回路内蔵受光素子の検査方法であって、第２の第１導電型半導体層に形成した一対の第２の第２導電型半導体層を、それぞれエミッタ領域およびコレクタ領域とし、第１の第１導電型半導体領域および第２の第１導電型半導体層をベース領域とする横型トランジスタの電流増幅率（ｈｆｅ）を測定することによって、異常拡散層の有無を検出するものであり、そのことにより上記目的が達成される。
【００４１】
上記構成により、以下、その作用を説明する。
【００４２】
本発明の回路内蔵受光素子は、受光素子に素子分離領域を介して隣接する第２の第１導電型半導体層の表面から一対の第２の第２導電型半導体層が所定の間隔でさらに形成された異常拡散層検出手段を備えている。このため、異常拡散層検出部には、一対の第２の第２導電型半導体層がそれぞれエミッタ領域およびコレクタ領域、第１の第１導電型半導体領域および第２の第１導電型半導体層から成るベース領域を有する横形ＮＰＮトランジスタが形成されている。
【００４３】
この場合、第２の第１導電型半導体層の下部および表面にＰ型不純物によるＰ型異常拡散層が存在すると、第２の第１導電型半導体層の比抵抗が低下する。反対に、第２の第１導電型半導体層の下部および表面にＮ型不純物によるＮ型異常拡散層が存在すると、Ｐ−型高比抵抗エピタキシャル層２の比抵抗が増加する。
【００４４】
したがって、一対の第２の第２導電型半導体層、第１の第１導電型半導体領域および第２の第１導電型半導体層から成る横形ＮＰＮトランジスタを用いて、横形ＮＰＮトランジスタの電流増幅率（ｈｆｅ）を測定することにより、第１のＰ型半導体層と第２のＰ型層半導体層との界面、および、第２の第１導電型半導体層の下部および表面に発生するＰ型またはＮ型の異常拡散層の有無が検出できる。
【００４５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００４６】
図１は、本発明の第１の実施形態である回路内蔵受光素子の構成を示す断面図である。図１に示す回路内蔵受光素子は、入射光を電気信号に光電変換する受光素子であるフォトダイオード６０、フォトダイオード６０によって光電変換された電気信号の信号処理を行う信号処理回路部５０および異常拡散層を検出する異常拡散層検出手段である異常拡散層検出部７０を有している。
【００４７】
図１に示す回路内蔵受光素子は、第１導電型半導体基板部であるＰ型半導体基板１上に、第２の第１導電型半導体層であるＰ−型高比抵抗エピタキシャル層２が形成されている。
【００４８】
Ｐ−型高比抵抗エピタキシャル層２およびＰ型半導体基板１内には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さの素子分離領域３５が形成されれおり、この表面からの素子分離領域３５によりＰ−型高比抵抗エピタキシャル層２が複数の領域に分離されている。
【００４９】
素子分離領域３５は、Ｐ＋型分離拡散領域７およびＰ＋型分離拡散領域７の内部に所定の間隔で埋め込まれたＰ＋型埋め込み領域８を有しており、Ｐ＋型埋め込み領域８上には、素子分離用酸化膜１９がその表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。Ｐ＋型分離拡散領域７上の各素子分離用酸化膜１９間には、Ｐ型ウェル領域１７がその表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されており、Ｐ型ウェル領域１７の表面には、Ｐ＋型拡散領域１８がその表面をＰ型ウェル領域１７の表面から露出するように形成されている。ここで、素子分離用酸化膜１９は、選択的な分離酸化膜を形成するＬＯＣＯＳ（ロコス）工程により形成されるＬＯＣＯＳ酸化膜である。
【００５０】
表面からの素子分離領域３５により、複数の領域に分離されているＰ−型高比抵抗エピタキシャル層２の任意の領域には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さに、第１の第２導電型半導体層であるＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。Ｐ−型高比抵抗エピタキシャル層２およびＮ型拡散層３に界面にはＰＮ接合領域が形成され、フォトダイオード６０の電荷発生領域になっている。Ｎ型拡散層３の深さは、検出する入射光の波長に合わせて調整される。例えば、光源が波長４１０ｎｍの青色レーザの場合、Ｎ型拡散層３の深さは、１μｍ以下とする。
【００５１】
一方、フォトダイオード６０に素子分離領域３５を介して隣接する領域には、信号処理回路部５０が設けられている。信号処理回路部５０は、ＰＮＰトランジスタ領域５０ａおよびＮＰＮトランジスタ領域５０ｂを有している。ＰＮＰトランジスタ領域５０ａおよびＮＰＮトランジスタ領域５０ｂは、それぞれ表面からの素子分離用酸化膜１９とＰ＋型埋め込み領域８とによって電気的に分離されている。
【００５２】
ＰＮＰトランジスタ領域５０ａは、Ｐ−型高比抵抗エピタキシャル層２とＰ型半導体基板１との界面にＮ型ウェル領域２４が形成され、Ｎ型ウェル領域２４の上部にＰ＋型埋め込み領域２５が形成されている。Ｐ＋型埋め込み領域２５上には、Ｐ型ウェル領域２６およびＮ型拡散領域２７が隣接して、それぞれの表面が露出するように形成されている。Ｐ型ウェル領域２６およびＮ型拡散領域２７の表面には、Ｐ＋型拡散領域２８がその表面をＰ型ウェル領域２６およびＮ型拡散領域２７の表面から露出するようにそれぞれ形成されている。
【００５３】
ＮＰＮトランジスタ領域５０ｂは、Ｐ−型高比抵抗エピタキシャル層２とＰ型半導体基板１との界面にＮ＋型埋め込み領域２９が形成され、Ｎ＋型埋め込み領域２９上にＮ＋型補償拡散層１０およびＮ＋型エミッタ拡散領域１２が表面からの素子分離用酸化膜１９を介して形成されている。Ｎ＋型補償拡散層１０の表面は露出している。Ｎ＋型エミッタ拡散領域１２上には、Ｐ＋型ベース拡散領域１１がその表面を露出するように形成されている。
【００５４】
さらに、信号処理回路部５０に隣接し、フォトダイオード６０の反対側の領域には、異常拡散層検出部７０が設けられている。
【００５５】
異常拡散層検出部７０は、Ｐ−型高比抵抗エピタキシャル層２内に、一対の第２の第２導電型半導体層であるＮ型拡散層２１および２２とＰ型補償拡散層２３とがそれぞれの表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。Ｐ型補償拡散層２３は、Ｎ型拡散層２１および２２とＰ−型高比抵抗エピタキシャル層２とのコンタクト抵抗を下げるために形成される。Ｎ型拡散層２１および２２は、それぞれ適当な間隔をあけて配置されている。Ｎ型拡散層２１および２２の間隔は、Ｐ−型高比抵抗エピタキシャル層２のＰ型不純物濃度に対して、Ｎ型拡散層２１および２２の耐電圧が確保されるように設定され、例えばＰ−型高比抵抗エピタキシャル層２の比抵抗が１００Ωｃｍの場合、２０μｍ以上離して配置されている。Ｎ型拡散層２１、Ｎ型拡散層２２およびＰ型補償拡散層２３で電気的に接続されたＰ−型高比抵抗エピタキシャル層２は横型ＮＰＮトランジスタを構成し、例えばＮ型拡散層２１がエミッタ領域、Ｎ型拡散層２２がコレクタ領域、Ｐ−型高比抵抗エピタキシャル層２およびＰ型半導体基板１がベース領域となる。
【００５６】
信号処理回路部５０、フォトダイオード６０および異常拡散層検出部７０は、それぞれ表面からの素子分離領域３５により電気的に分離されている。
【００５７】
信号処理回路部５０、フォトダイオード６０および異常拡散層検出部７０の上面には、シリコン酸化膜等から成る絶縁膜３０が形成されている。
【００５８】
信号処理回路部５０のＮＰＮトランジスタ５０ｂのＮ＋型補償拡散層１０およびＰ＋型ベース拡散領域１１に上側には、コンタクトホールを介してポリシリコン等から成る電極３１形成され、ＰＮＰトランジスタ５０ａのＮ型拡散領域２７の上側にも、ポリシリコン等から成る電極３１形成されている。さらに、異常拡散層検出部７０のＮ型拡散層２１、Ｎ型拡散層２２およびＰ型補償拡散層２３上には、コンタクトホールを介してそれぞれポリシリコン等から成るエミッタ電極２１ａ、コレクタ電極２２ａおよびベース電極２３ａが形成されている。
【００５９】
次に、異常拡散層の検出方法について説明する。Ｐ−型高比抵抗エピタキシャル層２の下部および表面に発生するＰ型またはＮ型の異常拡散層は、図１に示す回路内蔵受光素子の異常拡散層検出部７０に形成された上記横形ＮＰＮトランジスタの電流増幅率（ｈｆｅ）を測定することによって検出される。電流増幅率は、ｈｆｅ＝Ｉｃ／Ｉｂ（Ｉｃ：コレクタ電流、Ｉｂ：ベース電流）で表される。例えば、異常拡散層検出部７０のベース電極２３ａおよびエミッタ電極２１ａ間に電圧Ｖｂｅを印加し、コレクタ電極２２ａおよびエミッタ電極２１ａ間に電圧Ｖｃｅを印加して、ＩｃおよびＩｂを求めればよい。
【００６０】
この場合、Ｐ−型高比抵抗エピタキシャル層２の下部および表面にＰ型不純物によるＰ型異常拡散層が存在すると、Ｐ−型高比抵抗エピタキシャル層２の比抵抗が低下しベース電流Ｉｂが増加傾向となり電流増幅率が低くなる。反対に、Ｐ−型高比抵抗エピタキシャル層２の下部および表面にＮ型不純物によるＮ型異常拡散層が存在すると、Ｐ−型高比抵抗エピタキシャル層２の比抵抗が増加しベース電流Ｉｂが減少傾向となり電流増幅率が高くなる。
【００６１】
したがって、異常拡散層検出部７０に形成された横形ＮＰＮトランジスタの電流増幅率（ｈｆｅ）を測定することにより、Ｐ−型高比抵抗エピタキシャル層２の下部および表面に発生するＰ型またはＮ型の異常拡散層が検出できる。また、この横形トランジスタのコレクタ電極２２ａおよびエミッタ電極２１ａ間の耐電圧等など他の項目を評価しても同様にＰ−型高比抵抗エピタキシャル層２の下部および表面に発生するＰ型またはＮ型の異常拡散層が検出できる。
【００６２】
図２は、本発明の第２の実施形態である回路内蔵受光素子の構成を示す断面図である。図２に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ−型高比抵抗エピタキシャル層２の表面に所定の深さのＮ型拡散層３ａおよび３ｂがＮ型拡散層３ａおよび３ｂの表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成され、Ｎ型拡散層３ａおよび３ｂは、所定の間隔をあけた分割状態で配置されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００６３】
通常、光ピックアップに使用されるフォトダイオードは、複数に分割され、それぞれのフォトダイオードの出力信号を演算することによって、サーボ信号およびフォーカス信号を検出している。
【００６４】
図２に示す分割されたフォトダイオード６０の分割領域に、例えばＮ型不純物によるＮ型異常拡散層が発生すると、２つのＮ型拡散層３ａおよび３ｂが電気的に接続される不具合が発生する。２つのＮ型拡散層３ａおよび３ｂが電気的に接続されると、フォトダイオード６０はサーボ信号およびフォーカス信号を検出できなくなる。
【００６５】
図２に示すように、フォトダイオード６０が複数に分割して配置されている場合でもフォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０を設けることによって、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【００６６】
ここで、図１および２に示すそれぞれ第１および第２の実施形態において、異常拡散検出部７０のＮ型拡散層２１および２２は、Ｐ−高比抵抗型エピタキシャル層２の表面から形成され、フォトダイオード６０のＰＮ接合領域を形成するＮ型拡散層３、３ａおよび３ｂと同時に形成される。これにより、フォトダイオード６０のＰＮ接合領域を形成するＮ型拡散層３、３ａおよび３ｂと、異常拡散検出部７０のＮ型拡散層２１および２２とは、同時に、形成されることにより、異常拡散検出部７０は、フォトダイオード６０で発生するＰ型またはＮ型の異常拡散層を同じ状態で検出できる。
【００６７】
図３は、本発明の第３の実施形態である回路内蔵受光素子の構成を示す断面図である。図３に示す回路内蔵受光素子の異常拡散層検出部７０は、表面からのＮ型拡散層２１および２２の下部にそれぞれ第３の第２導電型半導体層であるＮ＋型埋め込み拡散層３２および３３がＰ型半導体基板１まで到達するように形成されている。そして、フォトダイオード６０は、Ｐ−型高比抵抗エピタキシャル層２の表面に所定の深さのＮ型拡散層３ａおよび３ｂがＮ型拡散層３ａおよび３ｂの表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成され、Ｎ型拡散層３ａおよび３ｂは、所定の間隔をあけた分割状態で配置されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００６８】
図３に示す回路内蔵受光素子は、異常拡散層検出部７０にＰ型半導体基板１まで到達するＮ型埋め込み拡散層３２および３３が形成されていることにより、Ｐ型半導体基板１とＰ−型高比抵抗エピタキシャル層２との間に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【００６９】
図４（ａ）は、本発明の第４の実施形態である回路内蔵受光素子のフォトダイオード６０および異常拡散層検出部７０の構成を示す断面図、図４（ｂ）は、図４（ａ）のＡ−Ａ’線に対応するフォトダイオード６０の断面構造の不純物濃度を表すグラフである。
【００７０】
図４（ａ）に示す回路内蔵受光素子は、Ｐ型半導体基板１上に第１導電型高比抵抗層であるＰ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２が順番に積層されている。Ｐ−型高比抵抗エピタキシャル層２には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さのＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００７１】
図４（ａ）に示すフォトダイオード６０の表面から内部への不純物濃度分布は、図４（ｂ）に示すような分布である。
【００７２】
Ｎ型拡散層３の不純物濃度は、フォトダイオード６０の表面から所定の深さのＮ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域で急激に減少している。
【００７３】
Ｎ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域では、Ｎ型拡散層３およびＰ−型高比抵抗エピタキシャル層２の不純物濃度が相互に補償されて急激に低下している。
【００７４】
Ｐ−型高比抵抗エピタキシャル層２の不純物濃度は、ＰＮ接合領域を除いて、Ｎ型拡散層３の不純物濃度よりも低く均一に分布するように設定されている。
【００７５】
Ｐ−型高比抵抗層４０の不純物濃度は、Ｐ−型高比抵抗エピタキシャル層２の不純物濃度と等しくなるように設定されている。
【００７６】
Ｐ型半導体基板１の不純物濃度は、Ｐ−型高比抵抗層４０の不純物濃度よりも高く均一に設定されている。
【００７７】
このように、図４（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ−型高比抵抗エピタキシャル層２とＰ型半導体基板１との間にＰ−型高比抵抗層４０を形成することにより、Ｐ型半導体基板１側への空乏層の広がりを大きくできる。これにより、フォトダイオード６０は、ＰＮ接合領域の接合容量を低減が可能となり、さらなる高速化が図れる。
【００７８】
図４（ａ）に示す回路内蔵受光素子も、フォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０が設けられ、Ｐ−型高比抵抗エピタキシャル層２に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【００７９】
図５（ａ）は、本発明の第５の実施形態である回路内蔵受光素子のフォトダイオード６０および異常拡散層検出部７０の構成を示す断面図、図５（ｂ）は、図５（ａ）のＢ−Ｂ’線に対応するフォトダイオード６０の断面構造の不純物濃度を表すグラフである。
【００８０】
図５（ａ）に示す回路内蔵受光素子は、Ｐ型半導体基板１上に第１導電型埋め込み拡散層であるＰ＋型埋め込み拡散層４１、Ｐ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２が順番に積層されている。Ｐ−型高比抵抗エピタキシャル層２には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さのＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００８１】
図５（ａ）に示すフォトダイオード６０の表面から内部への不純物濃度分布は、図５（ｂ）に示すような分布である。
【００８２】
Ｎ型拡散層３の不純物濃度は、フォトダイオード６０の表面から所定の深さのＮ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域で急激に減少している。
【００８３】
Ｎ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域では、Ｎ型拡散層３およびＰ−型高比抵抗エピタキシャル層２の不純物濃度が相互に補償されて急激に低下している。
【００８４】
Ｐ−型高比抵抗エピタキシャル層２の不純物濃度は、ＰＮ接合領域を除いて、Ｎ型拡散層３の不純物濃度よりも低く均一に分布するように設定されている。
【００８５】
Ｐ−型高比抵抗層４０の不純物濃度は、Ｐ−型高比抵抗エピタキシャル層２の不純物濃度と等しくなるように設定されている。
【００８６】
Ｐ＋型埋め込み拡散層４１の不純物濃度は、Ｐ−型高比抵抗層４０の不純物濃度より高く設定されており、さらに不純物濃度のピーク値もつ曲線状のプロファイルになるように設定されている。
【００８７】
Ｐ型半導体基板１の不純物濃度は、Ｐ−型高比抵抗層４０の不純物濃度よりも高く、Ｐ＋型埋め込み拡散層４１の不純物濃度よりも低くなるように均一に設定されている。
【００８８】
このように、図５（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ−型高比抵抗エピタキシャル層２とＰ型半導体基板１との間にＰ＋型埋め込み拡散層４１およびＰ−型高比抵抗層４０を順番に形成することにより、Ｐ型半導体基板１側への空乏層の広がりを大きくできるとともに、Ｐ＋型埋め込み拡散層４１によるフォトダイオード６０のＰ型半導体領域とアノード電極との間等の直列抵抗も低減できる。これにより、フォトダイオード６０は、ＰＮ接合領域の接合容量およびアノード電極までの直列抵抗の低減が可能となり、さらなる高速化が図れる。
【００８９】
図５（ａ）に示す回路内蔵受光素子も、フォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０が設けられ、Ｐ−型高比抵抗エピタキシャル層２に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【００９０】
図６（ａ）は、本発明の第６の実施形態である回路内蔵受光素子のフォトダイオード６０および異常拡散層検出部７０の構成を示す断面図、図６（ｂ）は、図６（ａ）のＣ−Ｃ’線に対応するフォトダイオード６０の断面構造の不純物濃度を表すグラフである。
【００９１】
図６（ａ）に示す回路内蔵受光素子は、Ｐ型半導体基板として第１導電型高比抵抗半導体基板部であるＰ−型高比抵抗基板４２を用いており、Ｐ−型高比抵抗基板４２上にＰ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２が順番に積層されている。Ｐ−型高比抵抗エピタキシャル層２には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さのＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００９２】
図６（ａ）に示すフォトダイオード６０の表面から内部への不純物濃度分布は、図６（ｂ）に示すような分布である。
【００９３】
Ｎ型拡散層３の不純物濃度は、フォトダイオード６０の表面から所定の深さのＮ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域で急激に減少している。
【００９４】
Ｎ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域では、Ｎ型拡散層３およびＰ−型高比抵抗エピタキシャル層２の不純物濃度が相互に補償されて急激に低下している。
【００９５】
Ｐ−型高比抵抗エピタキシャル層２の不純物濃度は、ＰＮ接合領域を除いて、Ｎ型拡散層３の不純物濃度よりも低く均一に分布するように設定されている。
【００９６】
Ｐ−型高比抵抗層４０の不純物濃度は、Ｐ−型高比抵抗エピタキシャル層２の不純物濃度と等しくなるように設定されている。
【００９７】
Ｐ−型高比抵抗基板４２の不純物濃度も、Ｐ−型高比抵抗層４０の不純物濃度と等しくなるように均一に設定されている。
【００９８】
このように、図６（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ型半導体基板としてＰ−型高比抵抗基板４２を用いることにより、Ｐ−型高比抵抗基板４２側への空乏層の広がりを大きくできるとともに、製造においても有利となる。これにより、フォトダイオード６０は、ＰＮ接合領域の接合容量の低減による高速化が図れ、さらに低価格で提供できる。
【００９９】
図６（ａ）に示す回路内蔵受光素子も、フォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０が設けられ、Ｐ−型高比抵抗エピタキシャル層２に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【０１００】
ここで、図６（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ−型高比抵抗基板４２上に形成されるＰ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２の各Ｐ型半導体層の比抵抗が１００Ωｃｍ以上である事が望ましい。また、Ｐ−型高比抵抗エピタキシャル層２の形成領域にＰ−型高比抵抗層４０を形成し、Ｐ−型高比抵抗基板４２上に、Ｐ−型高比抵抗層４０だけを形成しても同様の効果が得られる。ＰＮ接合領域の接合容量を低減するために、十分な空乏層の広がりを得るにはＰＮ接合領域を形成するＰ型半導体層の比抵抗を低減する必要がある。このため、フォトダイオード６０の表面のＰ型不純物量が低下すると、Ｐ型不純物量が少ない異常拡散層が生じても問題になるようになる。例えば、フォトダイオード６０が応答速度３００ＭＨｚ以上を得るためには、上記各Ｐ型半導体層は１００Ωｃｍ以上必要となる。このような場合でも、横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、上記と同様に異常拡散層を検出することが可能である。
【０１０１】
図７（ａ）は、本発明の第７の実施形態である回路内蔵受光素子のフォトダイオード６０および異常拡散層検出部７０の構成を示す断面図、図７（ｂ）は、図７（ａ）のＤ−Ｄ’線に対応するフォトダイオード６０の断面構造の不純物濃度を表すグラフである。
【０１０２】
図７（ａ）に示す回路内蔵受光素子は、Ｐ型半導体基板としてＰ−型高比抵抗基板４２を用いており、Ｐ−型高比抵抗基板４２上にＰ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２が順番に積層されている。Ｐ−型高比抵抗エピタキシャル層２には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さのＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。そして、例えば、異常拡散層検出部７０のＮ型拡散層２１とＮ型拡散層２２との間、および、Ｎ型拡散層２２とＰ型補償拡散層２３との間に、選択的な分離酸化膜を形成するＬＯＣＯＳ（ロコス）工程により、表面から素子分離用酸化膜１９ａがそれぞれ形成されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【０１０３】
Ｐ型不純物は、製造での熱酸化工程における高温処理等により、絶縁膜３０、素子分離用酸化膜１９ａ等の各酸化膜に取り込まれ、例えばＰ−型高比抵抗エピタキシャル層２のシリコン（Ｓｉ）内の不純物濃度が低下する。このため、Ｐ−型高比抵抗エピタキシャル層２は、構造敏感の状態となり微小な異常拡散層が存在してもその影響をうけることになる。これにより、異常拡散層検出部７０は、表面からの素子分離用酸化膜１９ａが形成されることによって、Ｐ型またはＮ型の異常拡散層に対する検出感度が向上する。
【０１０４】
図７（ａ）に示すフォトダイオード６０の表面から内部への不純物濃度分布は、図７（ｂ）に示すような分布である。
【０１０５】
図７（ｂ）に示す不純物濃度分布は、図６（ｂ）に示す不純物濃度分布と同様である。
【０１０６】
このように、図７（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、図６（ａ）に示すフォトダイオード６０と同様に、Ｐ型半導体基板としてＰ−型高比抵抗基板４２を用いることにより、Ｐ−型高比抵抗基板４２側への空乏層の広がりを大きくできるとともに、製造においても有利となる。これにより、フォトダイオード６０は、ＰＮ接合領域の接合容量の低減による高速化が図れ、さらに低価格で提供できる。
【０１０７】
図７（ａ）に示す回路内蔵受光素子も、フォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０が設けられ、Ｐ−型高比抵抗エピタキシャル層２に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【０１０８】
以上より、本発明の回路内蔵受光素子では、電気的に接続している表面から形成された一対の検査用Ｎ型拡散層と、表面から形成された一対の検査用Ｎ型拡散領域とＰ型基板とからなる、横型トランジスタのｈＦＥを測定することで、第１のＰ型半導体領域と第２のＰ型拡散層との界面、および、第２のＰ型拡散層内に発生する異常拡散層の有無を検出できる。この結果、異常拡散層が生じているチップを除去でき、長波長から短波長までの広範囲の波長の入射光に対して、良好な受光感度と高い応答特性フォトダイオードを有する回路内蔵受光素子が得られる。
【０１０９】
【発明の効果】
本発明の回路内蔵受光素子は、受光素子に素子分離領域を介して隣接する第２の第１導電型半導体層の表面から一対の第２の第２導電型半導体層が所定の間隔でさらに形成された異常拡散層検出手段を備えていることによって、第１のＰ型半導体層と第２のＰ型層半導体層との界面、および、第２のＰ型半導体層内に発生するＰ型およびＮ型の異常拡散層の有無を検出できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である回路内蔵受光素子の構成を示す断面図である。
【図２】本発明の第２の実施形態である回路内蔵受光素子の構成を示す断面図である。
【図３】本発明の第３の実施形態である回路内蔵受光素子の構成を示す断面図である。
【図４】（ａ）は、本発明の第４の実施形態である回路内蔵受光素子のフォトダイオードおよび異常拡散層検出部の構成を示す断面図、（ｂ）は、（ａ）のＡ−Ａ’線に対応するフォトダイオードの断面構造の不純物濃度を表すグラフである。
【図５】（ａ）は、本発明の第５の実施形態である回路内蔵受光素子のフォトダイオードおよび異常拡散層検出部の構成を示す断面図、（ｂ）は、（ａ）のＢ−Ｂ’線に対応するフォトダイオードの断面構造の不純物濃度を表すグラフである。
【図６】（ａ）は、本発明の第６の実施形態である回路内蔵受光素子のフォトダイオードおよび異常拡散層検出部の構成を示す断面図、（ｂ）は、（ａ）のＣ−Ｃ’線に対応するフォトダイオードの断面構造の不純物濃度を表すグラフである。
【図７】（ａ）は、本発明の第７の実施形態である回路内蔵受光素子のフォトダイオードおよび異常拡散層検出部の構成を示す断面図、（ｂ）は、（ａ）のＤ−Ｄ’線に対応するフォトダイオードの断面構造の不純物濃度を表すグラフである。
【図８】従来の回路内蔵受光素子の光検出フォトダイオードの断面図である。
【図９】図８に示す光検出フォトダイオードに異常拡散層が発生した場合の断面図である。
【符号の説明】
１ Ｐ型半導体基板１
２ Ｐ−型高比抵抗エピタキシャル層
３ Ｎ型拡散層
３ａ Ｎ型拡散層
３ｂ Ｎ型拡散層
７ Ｐ＋型分離拡散領域
８ Ｐ＋型埋め込み領域
１０ Ｎ＋型補償拡散層
１１ Ｐ＋型ベース拡散領域
１２ Ｎ＋型エミッタ拡散領域
１７ Ｐ型ウェル領域
１８ Ｐ＋型拡散領域
１９ 素子分離用酸化膜
１９ａ 素子分離用酸化膜
２１ Ｎ型拡散層
２１ａ エミッタ電極
２２ Ｎ型拡散層
２２ａ コレクタ電極
２３ Ｐ型補償拡散層
２３ａ ベース電極
２４ Ｎ型ウェル領域
２５ Ｐ＋型埋め込み領域
２６ Ｐ型ウェル領域
２７ Ｎ型拡散領域
２８ Ｐ＋型拡散領域
２９ Ｎ＋型埋め込み領域
３０ 絶縁膜
３１ 電極
３２ Ｎ＋型埋め込み拡散層
３３ Ｎ＋型埋め込み拡散層
３５ 素子分離領域３５
４０ Ｐ−型高比抵抗層
４１ Ｐ＋型埋め込み拡散層
４２ Ｐ−型高比抵抗基板
５０ 信号処理回路部
５０ａ ＰＮＰトランジスタ領域
５０ｂ ＮＰＮトランジスタ領域
６０ フォトダイオード
７０ 異常拡散層検出部
【発明の属する技術分野】
本発明は、光電変換信号を発生するフォトダイオードと、光電変換信号を処理する回路とを内蔵した回路内蔵受光素子およびその検査方法に関する。
【０００２】
【従来の技術】
近年、光ディスク装置は、形状の小型化および機能の高性能化が要求されており、このため光ディスク装置に用いられる光ピックアップの小型軽量化が重要となっている。光ピックアップの小型軽量化を実現するためには、トラッキングビームを生成するための機能、光分岐を行うための機能および誤差信号を生成するための機能を１つのホログラム素子に集積化し、レーザダイオードおよび分割フォトダイオードを１つのパッケージ（図示せず）内に収容し、上記ホログラム素子をパッケージ上面に配置した構造の光モジュールが提案されている。
【０００３】
このような光ピックアップに用いられているものとして回路内蔵受光素子がある。この回路内蔵受光素子は、ＩＣプロセスを利用して同一チップ上に、入射光を電気信号に変換する光検出フォトダイオードと、光電変換信号の信号処理に用いられるトランジスタ、抵抗、容量等の回路素子とが集積されている。
【０００４】
回路内蔵受光素子は、通常、工程の共通化によりコストの低減を図るため、光検出フォトダイオードが形成されているフォトダイオード領域および信号処理用のトランジスタ、抵抗、容量等の回路素子が形成されている周辺回路領域のどちらも、Ｐ型半導体基板、Ｐ型第１エピタキシャル成長層およびＮ型第２エピタキシャル成長層が順番に積層されている。フォトダイオード領域は、Ｐ型第１エピタキシャル成長層とＮ型第２エピタキシャル成長層とのＰＮ接合によって光検出フォトダイオードが構成され、周辺回路領域は、Ｐ型第１エピタキシャル成長層およびＮ型第２エピタキシャル成長層内に拡散処理を行うことによって、ＰＮＰトランジスタ、ＮＰＮトランジスタ等が形成されている。
【０００５】
一般的に、フォトダイオードの性能を評価する場合、受光感度および応答速度が重要な評価項目となる。
【０００６】
受光感度は、光検出の際にフォトダイオードのＰＮ接合に逆バイアス電圧を印加し、ＰＮ接合領域の空乏層内で発生したキャリア数と、空乏層の外側で発生したキャリアのうち拡散によって空乏層内に到達したキャリア数との和によって決定される。
【０００７】
応答速度は、光検出フォトダイオードを構成するＰＮ接合の接合容量の値によって大きく影響を受け、応答速度は、接合容量の値が小さいほど速くなる。
【０００８】
したがって、フォトダイオードの受光感度を向上させるとともに、接合容量を低減して応答速度も速くするためには、空乏層の間隔を十分に拡げることが有効である。
【０００９】
このため、空乏層を拡げるための第１導電型領域としては、上記の表面に低濃度（高比抵抗）のＰ型エピタキシャル成長層を成長させたＰ型半導体基板を用いるか、または、これに代わってＰ型低濃度半導体基板が用いられる。
【００１０】
これにより、光が吸収される第１導電型領域で空乏層の間隔が拡がりやすくなって侵入した入射光を有効に利用することが可能となり、ＰＮ接合の接合容量も低減することができる。
【００１１】
しかし、このような構造を得るには製造工程上に問題がある。その問題とは、上記のＰ型第１エピタキシャル層上にＮ型第２エピタキシャル層を成長させる際に、フォトダイオード領域と周辺回路領域とを電気的に分離するＰ型ウェル領域およびＰ型第１分離拡散領域の表面からの不純物の外方拡散（アウトディフュージョン）が起ることである。外方拡散（アウトディフュージョン）が起ると、フォトダイオードのＰＮ接合領域であるＰ型第１エピタキシャル層とＮ型第２エピタキシャル層との界面に、外方拡散（アウトディフュージョン）した不純物が再付着しＰ型の異常拡散層が発生する。この時、Ｐ型第１エピタキシャル層は、フォトダイオードを高速動作させるように不純物濃度を低くしているために、構造敏感の状態であり外方拡散がわずかに起っても、フォトダイオードのＰＮ接合領域の空乏層の間隔が狭くなり接合容量が増大する。
【００１２】
すなわち、フォトダイオードのＰＮ接合領域であるＰ型第１エピタキシャル層とＮ型第２エピタキシャル層との界面に不純物が再付着しＰ型の異常拡散層が発生すると、ＰＮ接合領域の空乏層の幅が狭くなり接合容量が大きくなることで、フォトダイオードの応答速度低下がおこる。
【００１３】
このような問題に対し、特開２００１−１７７０８３号公報（特許文献１）では、上記のＮ型第２エピタキシャル層であるＮ型エピタキシャル層と、Ｐ型第１エピタキシャル層であるＰ型高比抵抗エピタキシャル層との界面における不純物濃度を確認するために、Ｐ型高比抵抗エピタキシャル層を介して電気的に接続している一対の表面からの検査用Ｐ型分離拡散領域が適当な間隔で設けられ、一対の表面からの検査用Ｐ型分離拡散領域間の抵抗値Ｒｄを測定し、Ｎ型エピタキシャル層とＰ型高比抵抗エピタキシャル層との界面に発生するＰ型異常拡散層を検出することによって、高速応答可能な回路内蔵受光素子が得られる構成が開示されている。
【００１４】
一方、光ディスクなどの光記録媒体が年々高密度化されるにつれて、それに使用される光の波長が短波長化されてきている。すなわち、ＣＤでは赤外域の７８０ｎｍの波長が用いられてきたが、ＤＶＤでは赤色域の６５０ｎｍの波長へと短波長化され、さらに青色域の４１０ｎｍ付近の波長を利用しようと開発が進められている。
【００１５】
光の波長が短くなると、入射光の半導体（シリコン）内への侵入長が急激に低下していく。例えば、波長７８０ｎｍでは侵入長が約８μｍであるが、波長４１０ｎｍでは侵入長が約０．３μｍ以下となる。
【００１６】
このように光の短波長化が進むと、半導体表面から内部に向かって浅い領域にＰＮ接合の形成が必要となる。
【００１７】
このような問題を改善するため、特開２００１−２８４６２９号公報（特許文献２）には、以下に説明する構成が開示されている。
【００１８】
Ｐ型第１半導体基板、Ｐ型第１半導体層、Ｐ型第２半導体層が順番に積層され、Ｐ型第２半導体層表面にはＮ型半導体拡散領域がＮ型半導体拡散領域の表面をＰ型第２半導体層表面から露出するように形成されており、このためＰ型第２半導体層およびＮ型半導体拡散領域の界面にＰＮ接合領域を設けた、入射光を検出する光検出フォトダイオードが形成されている。光検出フォトダイオード近傍には、Ｐ型拡散領域およびその内部に埋め込まれたＰ型埋め込み領域を有する素子分離領域を介して、Ｐ型第１半導体層およびＰ型第２半導体層内に回路素子が設けられた周辺回路領域が形成され、光検出フォトダイオードおよび周辺回路領域から成る回路内蔵受光素子が構成されている。この場合、上記Ｎ型半導体拡散領域は、短波長の入射光の侵入長に応じた拡散深さ（表面からの深さ）を有しており、長波長から短波長までの広範囲の波長の入射光に対して、良好な受光感度および高速の応答特性を有する回路内蔵受光素子が提案されている。
【００１９】
図８は、その回路内蔵受光素子の光検出フォトダイオードの断面図である。
【００２０】
図８に示す光検出フォトダイオードは、Ｐ型第１半導体基板１００、第１のＰ型半導体層であるＰ型第１半導体層１５０および第２のＰ型半導体層であるＰ−型第２半導体層２００が順番に積層され、Ｐ−型第２半導体層２００表面にはＮ型半導体拡散領域２５０がＮ型半導体拡散領域２５０の表面をＰ−型第２半導体層２００表面から露出するように形成されている。Ｐ−型第２半導体層２００およびＮ型半導体拡散領域２５０の界面にはＰＮ接合領域が形成され、ＰＮ接合領域の所定範囲まで空乏層１７０が拡がっている。
【００２１】
光検出フォトダイオードに隣接して、素子分離領域３５０が形成されている。
【００２２】
素子分離領域３５０は、Ｐ型第１半導体基板１００からＰ型第１半導体層１５０を介してＰ−型第２半導体層２００の間に、Ｐ＋型分離拡散領域１１０およびＰ＋型分離拡散領域１１０の内部に所定の間隔で埋め込まれたＰ＋型埋め込み領域１２０を有している。Ｐ＋型埋め込み領域１２０上には、素子分離用酸化膜１６０がその表面をＰ−型第２半導体層２００の表面から露出するように形成されている。Ｐ＋型分離拡散領域１１０上の各素子分離用酸化膜１６０間には、Ｐ型ウェル領域１３０がその表面をＰ−型第２半導体層２００の表面から露出するように形成されており、Ｐ型ウェル領域１３０の表面には、Ｐ＋型拡散領域１４０がその表面をＰ型ウェル領域１３０の表面から露出するように形成されている。
【００２３】
光検出フォトダイオードのＰ−型第２半導体層２００、Ｎ型半導体拡散領域２５０および素子分離領域３５０の表面は、表面保護膜３００が積層されている。
【００２４】
また、特開２００１−１７７０８３号公報にて開示された構成のように、Ｐ型第１エピタキシャル層であるＰ型高比抵抗エピタキシャル層上にＮ型第２エピタキシャル層であるＮ型エピタキシャル層を形成する場合には、Ｎ型エピタキシャル層の下方のＰ型半導体領域からＮ型エピタキシャル層に、Ｎ型エピタキシャル層の不純部濃度以下のＰ型不純物のオートドーピングが生じてもＮ型不純物の拡散により電気的に相殺されるためフォトダイオードの特性に対して影響がない。
【００２５】
【特許文献１】
特開２００１−１７７０８３号公報（第５頁、第１図）
【特許文献２】
特開２００１−２８４６２９号公報（第７頁、第１図）
【００２６】
【発明が解決しようとする課題】
しかしながら、図８に示すフォトダイオードのように、短波長の入射光にも対応するため、Ｐ−型第２半導体層２００内に拡散深さの浅いＮ型半導体拡散領域２５０を形成した構造の場合には、Ｎ型半導体拡散領域２５０の下方のＰ型半導体領域からＮ型半導体拡散領域２５０に、より低い不純物濃度でＰ型不純物のオートドーピングが発生しても、Ｎ型不純物の拡散により電気的に相殺できず図９に示すように、Ｐ−型第２半導体層２００内の空乏層１７０近傍にＰ型異常拡散層１８０が生じる。このため、空乏層１７０の広がりが抑制され、フォトダイオードの接合容量が増大し、フォトダイオードの応答速度が低下する。
【００２７】
また、Ｐ型第１エピタキシャル層であるＰ型高比抵抗エピタキシャル層上にＮ型第２エピタキシャル層であるＮ型エピタキシャル層を形成する場合には、問題にならないＮ型半導体拡散領域２５０からのＮ型不純物のオートドーピングが発生すると、Ｎ型半導体拡散領域２５０Ｎ型不純物濃度が減少し空乏層１７０の広がりが大きく抑制され、フォトダイオードの接合容量が増大し、フォトダイオードの応答速度が低下する。
【００２８】
さらに、Ｐ−型第２半導体層２００内に拡散深さの浅いＮ型半導体拡散領域２５０を形成した構造の場合には、フォトダイオードのＮ型半導体拡散領域２５０の周辺部のＰ−型第２半導体層２００のＰ型不純物が、表面保護膜３００を堆積する熱酸化により表面保護膜３００に取り込まれることによってＰ型不純物の表面濃度が低下する。このため、Ｎ型半導体拡散領域２５０からＮ型半導体拡散領域２５０の周辺部のＰ−型第２半導体層２００に少量のＮ型不純物によるオートドーピングが発生しても、Ｐ型不純物により電気的に相殺できずＮ型半導体拡散領域２５０の周辺部のＰ−型第２半導体層２００にＮ型異常拡散層１９０が生じる。これにより、フォトダイオードのＰ−型第２半導体層２００の表面に広がる空乏層１７０の広がりが抑制され、フォトダイオードの接合容量が増大し、フォトダイオードの応答速度が低下する。
【００２９】
したがって、光源の短波長化に伴い、長波長から短波長までの広範囲の波長の入射光に対して、良好な受光感度および高速の応答特性のフォトダイオードを有する回路内蔵受光素子を得るために、図８に示すＰ−型半導体層２００内に拡散深さの浅いＮ型半導体拡散領域２５０を形成する構造は、フォトダイオード領域におけるＰ型不純物およびＮ型不純物のオートドーピングの影響を一層受けやすくなり上記回路内蔵受光素子が得られない。
【００３０】
本発明は、このような課題を解決するものであり、その目的は、第１のＰ型半導体層と第２のＰ型層半導体層との界面、および、第２のＰ型半導体層内に発生するＰ型およびＮ型の異常拡散層を検出することができる回路内蔵受光素子およびその検査方法を提供することにある。
【００３１】
【課題を解決するための手段】
本発明の回路内蔵受光素子は、第１の第１導電型半導体領域上に第２の第１導電型半導体層が形成されるとともに、第２の第１導電型半導体層が一対の素子分離領域により複数に分割されており、分割された第２の第１導電型半導体層の表面から第１の第２導電型半導体層が形成された受光素子と、受光素子に一方の素子分離領域を介して隣接する信号処理回路部とを有する回路内蔵受光素子において、受光素子に他方の素子分離領域を介して隣接する第２の第１導電型半導体層の表面から一対の第２の第２導電型半導体層が所定の間隔でさらに形成された異常拡散層検出手段を備えているものであり、そのことにより上記目的が達成される。
【００３２】
また、好ましくは、本発明の回路内蔵受光素子は、第１の第２導電型拡散層が分割されて形成されている。
【００３３】
さらに、好ましくは、本発明の回路内蔵受光素子において、一対の第２の第２導電型半導体層は、第１の第１導電型半導体領域を第２の第１導電型半導体層と同一として形成され、第２の第１導電型半導体層の表面から、第１の第２導電型半導体層とともに形成されている。
【００３４】
さらに、好ましくは、本発明の回路内蔵受光素子において、一対の第２の第２導電型半導体層には、それぞれ第３の第２導電型半導体層が電気的に接続されて形成されており、各第３の第２導電型半導体層はそれぞれ第１の第１導電型半導体領域まで到達するように形成されている。
【００３５】
さらに、好ましくは、本発明の回路内蔵受光素子において、第１の第１導電型半導体領域は、第２の第１導電型半導体層よりも比抵抗が低い第１導電型半導体基板部と、第１導電型半導体基板部の上に設けられた、第２の第１導電型半導体層と同等の比抵抗の第１導電型高比抵抗層とを有する。
【００３６】
さらに、好ましくは、本発明の回路内蔵受光素子は、第１導電型高比抵抗層と第１導電型半導体基板との間に、第１導電型半導体基板よりも比抵抗が低い第１導電型埋め込み拡散層が形成されている。
【００３７】
さらに、好ましくは、本発明の回路内蔵受光素子は、第１導電型半導体基板部が第１導電型高比抵抗半導体基板部である。
【００３８】
さらに、好ましくは、本発明の回路内蔵受光素子は、第２の第１導電型半導体層は比抵抗が１００Ωｃｍ以上の第１導電型高比抵抗エピタキシャル層である。
【００３９】
さらに、好ましくは、本発明の回路内蔵受光素子は、一対の第２の第２導電型半導体層間に素子分離用酸化膜が形成されている。
【００４０】
本発明の回路内蔵受光素子の検査方法は、請求項１に記載の回路内蔵受光素子の検査方法であって、第２の第１導電型半導体層に形成した一対の第２の第２導電型半導体層を、それぞれエミッタ領域およびコレクタ領域とし、第１の第１導電型半導体領域および第２の第１導電型半導体層をベース領域とする横型トランジスタの電流増幅率（ｈｆｅ）を測定することによって、異常拡散層の有無を検出するものであり、そのことにより上記目的が達成される。
【００４１】
上記構成により、以下、その作用を説明する。
【００４２】
本発明の回路内蔵受光素子は、受光素子に素子分離領域を介して隣接する第２の第１導電型半導体層の表面から一対の第２の第２導電型半導体層が所定の間隔でさらに形成された異常拡散層検出手段を備えている。このため、異常拡散層検出部には、一対の第２の第２導電型半導体層がそれぞれエミッタ領域およびコレクタ領域、第１の第１導電型半導体領域および第２の第１導電型半導体層から成るベース領域を有する横形ＮＰＮトランジスタが形成されている。
【００４３】
この場合、第２の第１導電型半導体層の下部および表面にＰ型不純物によるＰ型異常拡散層が存在すると、第２の第１導電型半導体層の比抵抗が低下する。反対に、第２の第１導電型半導体層の下部および表面にＮ型不純物によるＮ型異常拡散層が存在すると、Ｐ−型高比抵抗エピタキシャル層２の比抵抗が増加する。
【００４４】
したがって、一対の第２の第２導電型半導体層、第１の第１導電型半導体領域および第２の第１導電型半導体層から成る横形ＮＰＮトランジスタを用いて、横形ＮＰＮトランジスタの電流増幅率（ｈｆｅ）を測定することにより、第１のＰ型半導体層と第２のＰ型層半導体層との界面、および、第２の第１導電型半導体層の下部および表面に発生するＰ型またはＮ型の異常拡散層の有無が検出できる。
【００４５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
【００４６】
図１は、本発明の第１の実施形態である回路内蔵受光素子の構成を示す断面図である。図１に示す回路内蔵受光素子は、入射光を電気信号に光電変換する受光素子であるフォトダイオード６０、フォトダイオード６０によって光電変換された電気信号の信号処理を行う信号処理回路部５０および異常拡散層を検出する異常拡散層検出手段である異常拡散層検出部７０を有している。
【００４７】
図１に示す回路内蔵受光素子は、第１導電型半導体基板部であるＰ型半導体基板１上に、第２の第１導電型半導体層であるＰ−型高比抵抗エピタキシャル層２が形成されている。
【００４８】
Ｐ−型高比抵抗エピタキシャル層２およびＰ型半導体基板１内には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さの素子分離領域３５が形成されれおり、この表面からの素子分離領域３５によりＰ−型高比抵抗エピタキシャル層２が複数の領域に分離されている。
【００４９】
素子分離領域３５は、Ｐ＋型分離拡散領域７およびＰ＋型分離拡散領域７の内部に所定の間隔で埋め込まれたＰ＋型埋め込み領域８を有しており、Ｐ＋型埋め込み領域８上には、素子分離用酸化膜１９がその表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。Ｐ＋型分離拡散領域７上の各素子分離用酸化膜１９間には、Ｐ型ウェル領域１７がその表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されており、Ｐ型ウェル領域１７の表面には、Ｐ＋型拡散領域１８がその表面をＰ型ウェル領域１７の表面から露出するように形成されている。ここで、素子分離用酸化膜１９は、選択的な分離酸化膜を形成するＬＯＣＯＳ（ロコス）工程により形成されるＬＯＣＯＳ酸化膜である。
【００５０】
表面からの素子分離領域３５により、複数の領域に分離されているＰ−型高比抵抗エピタキシャル層２の任意の領域には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さに、第１の第２導電型半導体層であるＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。Ｐ−型高比抵抗エピタキシャル層２およびＮ型拡散層３に界面にはＰＮ接合領域が形成され、フォトダイオード６０の電荷発生領域になっている。Ｎ型拡散層３の深さは、検出する入射光の波長に合わせて調整される。例えば、光源が波長４１０ｎｍの青色レーザの場合、Ｎ型拡散層３の深さは、１μｍ以下とする。
【００５１】
一方、フォトダイオード６０に素子分離領域３５を介して隣接する領域には、信号処理回路部５０が設けられている。信号処理回路部５０は、ＰＮＰトランジスタ領域５０ａおよびＮＰＮトランジスタ領域５０ｂを有している。ＰＮＰトランジスタ領域５０ａおよびＮＰＮトランジスタ領域５０ｂは、それぞれ表面からの素子分離用酸化膜１９とＰ＋型埋め込み領域８とによって電気的に分離されている。
【００５２】
ＰＮＰトランジスタ領域５０ａは、Ｐ−型高比抵抗エピタキシャル層２とＰ型半導体基板１との界面にＮ型ウェル領域２４が形成され、Ｎ型ウェル領域２４の上部にＰ＋型埋め込み領域２５が形成されている。Ｐ＋型埋め込み領域２５上には、Ｐ型ウェル領域２６およびＮ型拡散領域２７が隣接して、それぞれの表面が露出するように形成されている。Ｐ型ウェル領域２６およびＮ型拡散領域２７の表面には、Ｐ＋型拡散領域２８がその表面をＰ型ウェル領域２６およびＮ型拡散領域２７の表面から露出するようにそれぞれ形成されている。
【００５３】
ＮＰＮトランジスタ領域５０ｂは、Ｐ−型高比抵抗エピタキシャル層２とＰ型半導体基板１との界面にＮ＋型埋め込み領域２９が形成され、Ｎ＋型埋め込み領域２９上にＮ＋型補償拡散層１０およびＮ＋型エミッタ拡散領域１２が表面からの素子分離用酸化膜１９を介して形成されている。Ｎ＋型補償拡散層１０の表面は露出している。Ｎ＋型エミッタ拡散領域１２上には、Ｐ＋型ベース拡散領域１１がその表面を露出するように形成されている。
【００５４】
さらに、信号処理回路部５０に隣接し、フォトダイオード６０の反対側の領域には、異常拡散層検出部７０が設けられている。
【００５５】
異常拡散層検出部７０は、Ｐ−型高比抵抗エピタキシャル層２内に、一対の第２の第２導電型半導体層であるＮ型拡散層２１および２２とＰ型補償拡散層２３とがそれぞれの表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。Ｐ型補償拡散層２３は、Ｎ型拡散層２１および２２とＰ−型高比抵抗エピタキシャル層２とのコンタクト抵抗を下げるために形成される。Ｎ型拡散層２１および２２は、それぞれ適当な間隔をあけて配置されている。Ｎ型拡散層２１および２２の間隔は、Ｐ−型高比抵抗エピタキシャル層２のＰ型不純物濃度に対して、Ｎ型拡散層２１および２２の耐電圧が確保されるように設定され、例えばＰ−型高比抵抗エピタキシャル層２の比抵抗が１００Ωｃｍの場合、２０μｍ以上離して配置されている。Ｎ型拡散層２１、Ｎ型拡散層２２およびＰ型補償拡散層２３で電気的に接続されたＰ−型高比抵抗エピタキシャル層２は横型ＮＰＮトランジスタを構成し、例えばＮ型拡散層２１がエミッタ領域、Ｎ型拡散層２２がコレクタ領域、Ｐ−型高比抵抗エピタキシャル層２およびＰ型半導体基板１がベース領域となる。
【００５６】
信号処理回路部５０、フォトダイオード６０および異常拡散層検出部７０は、それぞれ表面からの素子分離領域３５により電気的に分離されている。
【００５７】
信号処理回路部５０、フォトダイオード６０および異常拡散層検出部７０の上面には、シリコン酸化膜等から成る絶縁膜３０が形成されている。
【００５８】
信号処理回路部５０のＮＰＮトランジスタ５０ｂのＮ＋型補償拡散層１０およびＰ＋型ベース拡散領域１１に上側には、コンタクトホールを介してポリシリコン等から成る電極３１形成され、ＰＮＰトランジスタ５０ａのＮ型拡散領域２７の上側にも、ポリシリコン等から成る電極３１形成されている。さらに、異常拡散層検出部７０のＮ型拡散層２１、Ｎ型拡散層２２およびＰ型補償拡散層２３上には、コンタクトホールを介してそれぞれポリシリコン等から成るエミッタ電極２１ａ、コレクタ電極２２ａおよびベース電極２３ａが形成されている。
【００５９】
次に、異常拡散層の検出方法について説明する。Ｐ−型高比抵抗エピタキシャル層２の下部および表面に発生するＰ型またはＮ型の異常拡散層は、図１に示す回路内蔵受光素子の異常拡散層検出部７０に形成された上記横形ＮＰＮトランジスタの電流増幅率（ｈｆｅ）を測定することによって検出される。電流増幅率は、ｈｆｅ＝Ｉｃ／Ｉｂ（Ｉｃ：コレクタ電流、Ｉｂ：ベース電流）で表される。例えば、異常拡散層検出部７０のベース電極２３ａおよびエミッタ電極２１ａ間に電圧Ｖｂｅを印加し、コレクタ電極２２ａおよびエミッタ電極２１ａ間に電圧Ｖｃｅを印加して、ＩｃおよびＩｂを求めればよい。
【００６０】
この場合、Ｐ−型高比抵抗エピタキシャル層２の下部および表面にＰ型不純物によるＰ型異常拡散層が存在すると、Ｐ−型高比抵抗エピタキシャル層２の比抵抗が低下しベース電流Ｉｂが増加傾向となり電流増幅率が低くなる。反対に、Ｐ−型高比抵抗エピタキシャル層２の下部および表面にＮ型不純物によるＮ型異常拡散層が存在すると、Ｐ−型高比抵抗エピタキシャル層２の比抵抗が増加しベース電流Ｉｂが減少傾向となり電流増幅率が高くなる。
【００６１】
したがって、異常拡散層検出部７０に形成された横形ＮＰＮトランジスタの電流増幅率（ｈｆｅ）を測定することにより、Ｐ−型高比抵抗エピタキシャル層２の下部および表面に発生するＰ型またはＮ型の異常拡散層が検出できる。また、この横形トランジスタのコレクタ電極２２ａおよびエミッタ電極２１ａ間の耐電圧等など他の項目を評価しても同様にＰ−型高比抵抗エピタキシャル層２の下部および表面に発生するＰ型またはＮ型の異常拡散層が検出できる。
【００６２】
図２は、本発明の第２の実施形態である回路内蔵受光素子の構成を示す断面図である。図２に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ−型高比抵抗エピタキシャル層２の表面に所定の深さのＮ型拡散層３ａおよび３ｂがＮ型拡散層３ａおよび３ｂの表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成され、Ｎ型拡散層３ａおよび３ｂは、所定の間隔をあけた分割状態で配置されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００６３】
通常、光ピックアップに使用されるフォトダイオードは、複数に分割され、それぞれのフォトダイオードの出力信号を演算することによって、サーボ信号およびフォーカス信号を検出している。
【００６４】
図２に示す分割されたフォトダイオード６０の分割領域に、例えばＮ型不純物によるＮ型異常拡散層が発生すると、２つのＮ型拡散層３ａおよび３ｂが電気的に接続される不具合が発生する。２つのＮ型拡散層３ａおよび３ｂが電気的に接続されると、フォトダイオード６０はサーボ信号およびフォーカス信号を検出できなくなる。
【００６５】
図２に示すように、フォトダイオード６０が複数に分割して配置されている場合でもフォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０を設けることによって、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【００６６】
ここで、図１および２に示すそれぞれ第１および第２の実施形態において、異常拡散検出部７０のＮ型拡散層２１および２２は、Ｐ−高比抵抗型エピタキシャル層２の表面から形成され、フォトダイオード６０のＰＮ接合領域を形成するＮ型拡散層３、３ａおよび３ｂと同時に形成される。これにより、フォトダイオード６０のＰＮ接合領域を形成するＮ型拡散層３、３ａおよび３ｂと、異常拡散検出部７０のＮ型拡散層２１および２２とは、同時に、形成されることにより、異常拡散検出部７０は、フォトダイオード６０で発生するＰ型またはＮ型の異常拡散層を同じ状態で検出できる。
【００６７】
図３は、本発明の第３の実施形態である回路内蔵受光素子の構成を示す断面図である。図３に示す回路内蔵受光素子の異常拡散層検出部７０は、表面からのＮ型拡散層２１および２２の下部にそれぞれ第３の第２導電型半導体層であるＮ＋型埋め込み拡散層３２および３３がＰ型半導体基板１まで到達するように形成されている。そして、フォトダイオード６０は、Ｐ−型高比抵抗エピタキシャル層２の表面に所定の深さのＮ型拡散層３ａおよび３ｂがＮ型拡散層３ａおよび３ｂの表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成され、Ｎ型拡散層３ａおよび３ｂは、所定の間隔をあけた分割状態で配置されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００６８】
図３に示す回路内蔵受光素子は、異常拡散層検出部７０にＰ型半導体基板１まで到達するＮ型埋め込み拡散層３２および３３が形成されていることにより、Ｐ型半導体基板１とＰ−型高比抵抗エピタキシャル層２との間に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【００６９】
図４（ａ）は、本発明の第４の実施形態である回路内蔵受光素子のフォトダイオード６０および異常拡散層検出部７０の構成を示す断面図、図４（ｂ）は、図４（ａ）のＡ−Ａ’線に対応するフォトダイオード６０の断面構造の不純物濃度を表すグラフである。
【００７０】
図４（ａ）に示す回路内蔵受光素子は、Ｐ型半導体基板１上に第１導電型高比抵抗層であるＰ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２が順番に積層されている。Ｐ−型高比抵抗エピタキシャル層２には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さのＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００７１】
図４（ａ）に示すフォトダイオード６０の表面から内部への不純物濃度分布は、図４（ｂ）に示すような分布である。
【００７２】
Ｎ型拡散層３の不純物濃度は、フォトダイオード６０の表面から所定の深さのＮ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域で急激に減少している。
【００７３】
Ｎ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域では、Ｎ型拡散層３およびＰ−型高比抵抗エピタキシャル層２の不純物濃度が相互に補償されて急激に低下している。
【００７４】
Ｐ−型高比抵抗エピタキシャル層２の不純物濃度は、ＰＮ接合領域を除いて、Ｎ型拡散層３の不純物濃度よりも低く均一に分布するように設定されている。
【００７５】
Ｐ−型高比抵抗層４０の不純物濃度は、Ｐ−型高比抵抗エピタキシャル層２の不純物濃度と等しくなるように設定されている。
【００７６】
Ｐ型半導体基板１の不純物濃度は、Ｐ−型高比抵抗層４０の不純物濃度よりも高く均一に設定されている。
【００７７】
このように、図４（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ−型高比抵抗エピタキシャル層２とＰ型半導体基板１との間にＰ−型高比抵抗層４０を形成することにより、Ｐ型半導体基板１側への空乏層の広がりを大きくできる。これにより、フォトダイオード６０は、ＰＮ接合領域の接合容量を低減が可能となり、さらなる高速化が図れる。
【００７８】
図４（ａ）に示す回路内蔵受光素子も、フォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０が設けられ、Ｐ−型高比抵抗エピタキシャル層２に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【００７９】
図５（ａ）は、本発明の第５の実施形態である回路内蔵受光素子のフォトダイオード６０および異常拡散層検出部７０の構成を示す断面図、図５（ｂ）は、図５（ａ）のＢ−Ｂ’線に対応するフォトダイオード６０の断面構造の不純物濃度を表すグラフである。
【００８０】
図５（ａ）に示す回路内蔵受光素子は、Ｐ型半導体基板１上に第１導電型埋め込み拡散層であるＰ＋型埋め込み拡散層４１、Ｐ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２が順番に積層されている。Ｐ−型高比抵抗エピタキシャル層２には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さのＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００８１】
図５（ａ）に示すフォトダイオード６０の表面から内部への不純物濃度分布は、図５（ｂ）に示すような分布である。
【００８２】
Ｎ型拡散層３の不純物濃度は、フォトダイオード６０の表面から所定の深さのＮ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域で急激に減少している。
【００８３】
Ｎ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域では、Ｎ型拡散層３およびＰ−型高比抵抗エピタキシャル層２の不純物濃度が相互に補償されて急激に低下している。
【００８４】
Ｐ−型高比抵抗エピタキシャル層２の不純物濃度は、ＰＮ接合領域を除いて、Ｎ型拡散層３の不純物濃度よりも低く均一に分布するように設定されている。
【００８５】
Ｐ−型高比抵抗層４０の不純物濃度は、Ｐ−型高比抵抗エピタキシャル層２の不純物濃度と等しくなるように設定されている。
【００８６】
Ｐ＋型埋め込み拡散層４１の不純物濃度は、Ｐ−型高比抵抗層４０の不純物濃度より高く設定されており、さらに不純物濃度のピーク値もつ曲線状のプロファイルになるように設定されている。
【００８７】
Ｐ型半導体基板１の不純物濃度は、Ｐ−型高比抵抗層４０の不純物濃度よりも高く、Ｐ＋型埋め込み拡散層４１の不純物濃度よりも低くなるように均一に設定されている。
【００８８】
このように、図５（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ−型高比抵抗エピタキシャル層２とＰ型半導体基板１との間にＰ＋型埋め込み拡散層４１およびＰ−型高比抵抗層４０を順番に形成することにより、Ｐ型半導体基板１側への空乏層の広がりを大きくできるとともに、Ｐ＋型埋め込み拡散層４１によるフォトダイオード６０のＰ型半導体領域とアノード電極との間等の直列抵抗も低減できる。これにより、フォトダイオード６０は、ＰＮ接合領域の接合容量およびアノード電極までの直列抵抗の低減が可能となり、さらなる高速化が図れる。
【００８９】
図５（ａ）に示す回路内蔵受光素子も、フォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０が設けられ、Ｐ−型高比抵抗エピタキシャル層２に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【００９０】
図６（ａ）は、本発明の第６の実施形態である回路内蔵受光素子のフォトダイオード６０および異常拡散層検出部７０の構成を示す断面図、図６（ｂ）は、図６（ａ）のＣ−Ｃ’線に対応するフォトダイオード６０の断面構造の不純物濃度を表すグラフである。
【００９１】
図６（ａ）に示す回路内蔵受光素子は、Ｐ型半導体基板として第１導電型高比抵抗半導体基板部であるＰ−型高比抵抗基板４２を用いており、Ｐ−型高比抵抗基板４２上にＰ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２が順番に積層されている。Ｐ−型高比抵抗エピタキシャル層２には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さのＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【００９２】
図６（ａ）に示すフォトダイオード６０の表面から内部への不純物濃度分布は、図６（ｂ）に示すような分布である。
【００９３】
Ｎ型拡散層３の不純物濃度は、フォトダイオード６０の表面から所定の深さのＮ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域で急激に減少している。
【００９４】
Ｎ型拡散層３とＰ−型高比抵抗エピタキシャル層２との界面のＰＮ接合領域では、Ｎ型拡散層３およびＰ−型高比抵抗エピタキシャル層２の不純物濃度が相互に補償されて急激に低下している。
【００９５】
Ｐ−型高比抵抗エピタキシャル層２の不純物濃度は、ＰＮ接合領域を除いて、Ｎ型拡散層３の不純物濃度よりも低く均一に分布するように設定されている。
【００９６】
Ｐ−型高比抵抗層４０の不純物濃度は、Ｐ−型高比抵抗エピタキシャル層２の不純物濃度と等しくなるように設定されている。
【００９７】
Ｐ−型高比抵抗基板４２の不純物濃度も、Ｐ−型高比抵抗層４０の不純物濃度と等しくなるように均一に設定されている。
【００９８】
このように、図６（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ型半導体基板としてＰ−型高比抵抗基板４２を用いることにより、Ｐ−型高比抵抗基板４２側への空乏層の広がりを大きくできるとともに、製造においても有利となる。これにより、フォトダイオード６０は、ＰＮ接合領域の接合容量の低減による高速化が図れ、さらに低価格で提供できる。
【００９９】
図６（ａ）に示す回路内蔵受光素子も、フォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０が設けられ、Ｐ−型高比抵抗エピタキシャル層２に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【０１００】
ここで、図６（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、Ｐ−型高比抵抗基板４２上に形成されるＰ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２の各Ｐ型半導体層の比抵抗が１００Ωｃｍ以上である事が望ましい。また、Ｐ−型高比抵抗エピタキシャル層２の形成領域にＰ−型高比抵抗層４０を形成し、Ｐ−型高比抵抗基板４２上に、Ｐ−型高比抵抗層４０だけを形成しても同様の効果が得られる。ＰＮ接合領域の接合容量を低減するために、十分な空乏層の広がりを得るにはＰＮ接合領域を形成するＰ型半導体層の比抵抗を低減する必要がある。このため、フォトダイオード６０の表面のＰ型不純物量が低下すると、Ｐ型不純物量が少ない異常拡散層が生じても問題になるようになる。例えば、フォトダイオード６０が応答速度３００ＭＨｚ以上を得るためには、上記各Ｐ型半導体層は１００Ωｃｍ以上必要となる。このような場合でも、横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、上記と同様に異常拡散層を検出することが可能である。
【０１０１】
図７（ａ）は、本発明の第７の実施形態である回路内蔵受光素子のフォトダイオード６０および異常拡散層検出部７０の構成を示す断面図、図７（ｂ）は、図７（ａ）のＤ−Ｄ’線に対応するフォトダイオード６０の断面構造の不純物濃度を表すグラフである。
【０１０２】
図７（ａ）に示す回路内蔵受光素子は、Ｐ型半導体基板としてＰ−型高比抵抗基板４２を用いており、Ｐ−型高比抵抗基板４２上にＰ−型高比抵抗層４０およびＰ−型高比抵抗エピタキシャル層２が順番に積層されている。Ｐ−型高比抵抗エピタキシャル層２には、Ｐ−型高比抵抗エピタキシャル層２の表面から所定の深さのＮ型拡散層３がＮ型拡散層３の表面をＰ−型高比抵抗エピタキシャル層２の表面から露出するように形成されている。そして、例えば、異常拡散層検出部７０のＮ型拡散層２１とＮ型拡散層２２との間、および、Ｎ型拡散層２２とＰ型補償拡散層２３との間に、選択的な分離酸化膜を形成するＬＯＣＯＳ（ロコス）工程により、表面から素子分離用酸化膜１９ａがそれぞれ形成されている。その他の構成は、図１に示す第１の実施形態である回路内蔵受光素子と同様である。
【０１０３】
Ｐ型不純物は、製造での熱酸化工程における高温処理等により、絶縁膜３０、素子分離用酸化膜１９ａ等の各酸化膜に取り込まれ、例えばＰ−型高比抵抗エピタキシャル層２のシリコン（Ｓｉ）内の不純物濃度が低下する。このため、Ｐ−型高比抵抗エピタキシャル層２は、構造敏感の状態となり微小な異常拡散層が存在してもその影響をうけることになる。これにより、異常拡散層検出部７０は、表面からの素子分離用酸化膜１９ａが形成されることによって、Ｐ型またはＮ型の異常拡散層に対する検出感度が向上する。
【０１０４】
図７（ａ）に示すフォトダイオード６０の表面から内部への不純物濃度分布は、図７（ｂ）に示すような分布である。
【０１０５】
図７（ｂ）に示す不純物濃度分布は、図６（ｂ）に示す不純物濃度分布と同様である。
【０１０６】
このように、図７（ａ）に示す回路内蔵受光素子のフォトダイオード６０は、図６（ａ）に示すフォトダイオード６０と同様に、Ｐ型半導体基板としてＰ−型高比抵抗基板４２を用いることにより、Ｐ−型高比抵抗基板４２側への空乏層の広がりを大きくできるとともに、製造においても有利となる。これにより、フォトダイオード６０は、ＰＮ接合領域の接合容量の低減による高速化が図れ、さらに低価格で提供できる。
【０１０７】
図７（ａ）に示す回路内蔵受光素子も、フォトダイオード６０に素子分離領域３５を介して隣接する領域に、異常拡散層検出部７０が設けられ、Ｐ−型高比抵抗エピタキシャル層２に発生するＰ型またはＮ型の異常拡散層を、前述した横形トランジスタの電流増幅率（ｈｆｅ）を測定することよって、同様に検出することが可能となる。これにより、Ｐ型またはＮ型の異常拡散層が発生したチップを検出でき、その異常チップを除去した不具合のない回路内蔵受光素子が得られる。
【０１０８】
以上より、本発明の回路内蔵受光素子では、電気的に接続している表面から形成された一対の検査用Ｎ型拡散層と、表面から形成された一対の検査用Ｎ型拡散領域とＰ型基板とからなる、横型トランジスタのｈＦＥを測定することで、第１のＰ型半導体領域と第２のＰ型拡散層との界面、および、第２のＰ型拡散層内に発生する異常拡散層の有無を検出できる。この結果、異常拡散層が生じているチップを除去でき、長波長から短波長までの広範囲の波長の入射光に対して、良好な受光感度と高い応答特性フォトダイオードを有する回路内蔵受光素子が得られる。
【０１０９】
【発明の効果】
本発明の回路内蔵受光素子は、受光素子に素子分離領域を介して隣接する第２の第１導電型半導体層の表面から一対の第２の第２導電型半導体層が所定の間隔でさらに形成された異常拡散層検出手段を備えていることによって、第１のＰ型半導体層と第２のＰ型層半導体層との界面、および、第２のＰ型半導体層内に発生するＰ型およびＮ型の異常拡散層の有無を検出できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である回路内蔵受光素子の構成を示す断面図である。
【図２】本発明の第２の実施形態である回路内蔵受光素子の構成を示す断面図である。
【図３】本発明の第３の実施形態である回路内蔵受光素子の構成を示す断面図である。
【図４】（ａ）は、本発明の第４の実施形態である回路内蔵受光素子のフォトダイオードおよび異常拡散層検出部の構成を示す断面図、（ｂ）は、（ａ）のＡ−Ａ’線に対応するフォトダイオードの断面構造の不純物濃度を表すグラフである。
【図５】（ａ）は、本発明の第５の実施形態である回路内蔵受光素子のフォトダイオードおよび異常拡散層検出部の構成を示す断面図、（ｂ）は、（ａ）のＢ−Ｂ’線に対応するフォトダイオードの断面構造の不純物濃度を表すグラフである。
【図６】（ａ）は、本発明の第６の実施形態である回路内蔵受光素子のフォトダイオードおよび異常拡散層検出部の構成を示す断面図、（ｂ）は、（ａ）のＣ−Ｃ’線に対応するフォトダイオードの断面構造の不純物濃度を表すグラフである。
【図７】（ａ）は、本発明の第７の実施形態である回路内蔵受光素子のフォトダイオードおよび異常拡散層検出部の構成を示す断面図、（ｂ）は、（ａ）のＤ−Ｄ’線に対応するフォトダイオードの断面構造の不純物濃度を表すグラフである。
【図８】従来の回路内蔵受光素子の光検出フォトダイオードの断面図である。
【図９】図８に示す光検出フォトダイオードに異常拡散層が発生した場合の断面図である。
【符号の説明】
１ Ｐ型半導体基板１
２ Ｐ−型高比抵抗エピタキシャル層
３ Ｎ型拡散層
３ａ Ｎ型拡散層
３ｂ Ｎ型拡散層
７ Ｐ＋型分離拡散領域
８ Ｐ＋型埋め込み領域
１０ Ｎ＋型補償拡散層
１１ Ｐ＋型ベース拡散領域
１２ Ｎ＋型エミッタ拡散領域
１７ Ｐ型ウェル領域
１８ Ｐ＋型拡散領域
１９ 素子分離用酸化膜
１９ａ 素子分離用酸化膜
２１ Ｎ型拡散層
２１ａ エミッタ電極
２２ Ｎ型拡散層
２２ａ コレクタ電極
２３ Ｐ型補償拡散層
２３ａ ベース電極
２４ Ｎ型ウェル領域
２５ Ｐ＋型埋め込み領域
２６ Ｐ型ウェル領域
２７ Ｎ型拡散領域
２８ Ｐ＋型拡散領域
２９ Ｎ＋型埋め込み領域
３０ 絶縁膜
３１ 電極
３２ Ｎ＋型埋め込み拡散層
３３ Ｎ＋型埋め込み拡散層
３５ 素子分離領域３５
４０ Ｐ−型高比抵抗層
４１ Ｐ＋型埋め込み拡散層
４２ Ｐ−型高比抵抗基板
５０ 信号処理回路部
５０ａ ＰＮＰトランジスタ領域
５０ｂ ＮＰＮトランジスタ領域
６０ フォトダイオード
７０ 異常拡散層検出部
Claims (10)
- 第１の第１導電型半導体領域上に第２の第１導電型半導体層が形成されるとともに、該第２の第１導電型半導体層が一対の素子分離領域により分割されており、分割された該第２の第１導電型半導体層の表面から第１の第２導電型半導体層が形成された受光素子と、該受光素子に一方の素子分離領域を介して隣接する信号処理回路部とを有する回路内蔵受光素子において、
該受光素子に他方の素子分離領域を介して隣接する該第２の第１導電型半導体層の表面から一対の第２の第２導電型半導体層が所定の間隔でさらに形成された異常拡散層検出手段を備えていることを特徴とする回路内蔵受光素子。 - 前記第１の第２導電型拡散層が分割されて形成されている請求項１に記載の回路内蔵受光素子。
- 前記一対の第２の第２導電型半導体層は、前記第１の第１導電型半導体領域を前記第２の第１導電型半導体層と同一として形成され、該第２の第１導電型半導体層の表面から、前記第１の第２導電型半導体層とともに形成されている請求項１または２に記載の回路内蔵受光素子。
- 前記一対の第２の第２導電型半導体層には、それぞれ第３の第２導電型半導体層が電気的に接続されて形成されており、各第３の第２導電型半導体層はそれぞれ前記第１の第１導電型半導体領域まで到達するように形成されている請求項１または２のいずれかに記載の回路内蔵受光素子。
- 前記第１の第１導電型半導体領域は、前記第２の第１導電型半導体層よりも比抵抗が低い第１導電型半導体基板部と、該第１導電型半導体基板部の上に設けられた、該第２の第１導電型半導体層と同等の比抵抗の第１導電型高比抵抗層とを有する請求項１に記載の回路内蔵受光素子。
- 前記第１導電型高比抵抗層と第１導電型半導体基板との間に、該第１導電型半導体基板よりも比抵抗が低い第１導電型埋め込み拡散層が形成されている請求項５に記載の回路内蔵受光素子。
- 前記第１導電型半導体基板部が第１導電型高比抵抗半導体基板部である請求項５に記載の回路内蔵受光素子。
- 前記第２の第１導電型半導体層は比抵抗が１００Ωｃｍ以上の第１導電型高比抵抗エピタキシャル層である請求項１に記載の回路内蔵受光素子。
- 前記一対の第２の第２導電型半導体層間に素子分離用酸化膜が形成されている請求項１に記載の回路内蔵受光素子。
- 請求項１に記載の回路内蔵受光素子の検査方法であって、前記第２の第１導電型半導体層に形成した前記一対の第２の第２導電型半導体層を、それぞれエミッタ領域およびコレクタ領域とし、前記第１の第１導電型半導体領域および該第２の第１導電型半導体層をベース領域とする横型トランジスタの電流増幅率（ｈｆｅ）を測定することによって、異常拡散層の有無を検出することを特徴とする回路内蔵受光素子の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279938A JP2004119632A (ja) | 2002-09-25 | 2002-09-25 | 回路内蔵受光素子およびその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002279938A JP2004119632A (ja) | 2002-09-25 | 2002-09-25 | 回路内蔵受光素子およびその検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004119632A true JP2004119632A (ja) | 2004-04-15 |
Family
ID=32274800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002279938A Withdrawn JP2004119632A (ja) | 2002-09-25 | 2002-09-25 | 回路内蔵受光素子およびその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004119632A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007135809A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| WO2007135810A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| JP2009049317A (ja) * | 2007-08-22 | 2009-03-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| KR101193366B1 (ko) * | 2004-05-31 | 2012-10-19 | 소니 주식회사 | 고체 촬상 소자 및 그 제조 방법 |
-
2002
- 2002-09-25 JP JP2002279938A patent/JP2004119632A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101193366B1 (ko) * | 2004-05-31 | 2012-10-19 | 소니 주식회사 | 고체 촬상 소자 및 그 제조 방법 |
| WO2007135809A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| WO2007135810A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| JP2007317767A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| US7863701B2 (en) | 2006-05-24 | 2011-01-04 | Panasonic Corporation | Optical semiconductor device and method for manufacturing the same |
| US7982276B2 (en) | 2006-05-24 | 2011-07-19 | Panasonic Corporation | Optical semiconductor device and method for manufacturing the same |
| JP2009049317A (ja) * | 2007-08-22 | 2009-03-05 | Nec Electronics Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433374B1 (en) | Light receiving device with built-in circuit | |
| KR100288367B1 (ko) | 회로내장수광소자 | |
| JP4131031B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| JP5007614B2 (ja) | Ｐｉｎフォトダイオード | |
| JP4131059B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JPH06302844A (ja) | 受光素子 | |
| JP2006245264A (ja) | 半導体受光素子を有する集積回路 | |
| JP3912024B2 (ja) | Ｐｉｎ構造のラテラル型半導体受光素子 | |
| JPH01207640A (ja) | 半導体光検出装置と紫外線検出方法および半導体光検出素子とその製造方法 | |
| JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| US20090261441A1 (en) | Optical semiconductor device | |
| US6806522B2 (en) | CMOS image sensor and manufacturing method for the same | |
| JP3108528B2 (ja) | 光位置検出半導体装置 | |
| JP2004119632A (ja) | 回路内蔵受光素子およびその検査方法 | |
| JPH09232621A (ja) | 半導体装置 | |
| JP2007317975A (ja) | 光半導体装置 | |
| JP2002314116A (ja) | Ｐｉｎ構造のラテラル型半導体受光素子 | |
| Sandage et al. | Producing phototransistors in a standard digital CMOS technology | |
| JP2006210494A (ja) | 光半導体装置 | |
| JP2933870B2 (ja) | 光検出装置及びその製造方法 | |
| JP3687777B2 (ja) | 半導体装置およびその検査方法 | |
| JPH0517492B2 (ja) | ||
| JP3621314B2 (ja) | 受光装置 | |
| JP2010183032A (ja) | 受光素子、半導体装置とその製造方法、光ピックアップ装置及び光ディスク記録再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060110 |