WO2007135810A1 - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2007135810A1
WO2007135810A1 PCT/JP2007/057423 JP2007057423W WO2007135810A1 WO 2007135810 A1 WO2007135810 A1 WO 2007135810A1 JP 2007057423 W JP2007057423 W JP 2007057423W WO 2007135810 A1 WO2007135810 A1 WO 2007135810A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
semiconductor device
type
conductivity type
optical semiconductor
Prior art date
Application number
PCT/JP2007/057423
Other languages
English (en)
French (fr)
Inventor
Takaki Iwai
Original Assignee
Panasonic Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corporation filed Critical Panasonic Corporation
Priority to EP07740859A priority Critical patent/EP2023405A1/en
Priority to US12/302,131 priority patent/US20090115016A1/en
Publication of WO2007135810A1 publication Critical patent/WO2007135810A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14681—Bipolar transistor imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Abstract

　低濃度のｐ型のシリコン基板１上に形成された低不純物濃度のｎ型エピタキシャル層（第２のエピタキシャル層）２４と、ｎ型エピタキシャル層２４内にイオン注入等により選択的に形成されたｐ型の低不純物濃度のアノード層（第１の拡散層）２５と、アノード層２５上に形成されたｎ型の高濃度のカソード層（第２の拡散層）９と、アノード層２５とカソード層９で構成された受光素子２と、ｎ型エピタキシャル層２４上に形成されたトランジスタ３を備え、同一の半導体基板上において、短波長光に対して高速・高受光感度のフォトダイオードと高速のトランジスタの混載を実現する。

Description

明 細 書
光半導体装置およびその製造方法
技術分野
[0001] 本発明は、受光素子とトランジスタが同一基板上に混載された光半導体装置およ びその製造方法に関する。
背景技術
[0002] 受光素子は、光信号を電気信号に変換する素子であり、様々な分野で用いられて いる。中でも CD (Compact Disc)や DVD (Digital Versatile Disc)等の光ディスクの分 野において、光ディスク上に記録されている信号を読み書きする光ヘッド装置 (光ピ ックアップ)のキーデバイスとして重要である。近年、高性能化 ·高集積ィ匕の要請によ り、受光素子であるフォトダイオードと、バイポーラトランジスタ、抵抗、容量等の各種 電子素子を同一基板上に混載した 、わゆる光電子集積回路 (OEIC： Opto-Electron ic IC)が開発されている。また、この OEICにおいては、高受光感度 '高速'低ノイズ 特性を有する受光素子と、高速 '高性能のバイポーラトランジスタとの混載が要求さ れている。特に最近は、光ディスクの大容量ィ匕に伴って、青色半導体レーザ (波長 4 05nm)を光源として採用した Blu— ray (BD)や HD— DVDの製品化が開始され、 青色半導体レーザに対応した短波長領域で高速，高受光感度特性を有する OEIC が要請されている。
[0003] 以下、従来の光半導体装置について説明する。
[0004] 図 8は、従来構造による光半導体装置 (OEIC)の概略断面図である。図示の例で は、半導体基板としてシリコン基板、バイポーラトランジスタとしてダブルポリシリコンェ ミッタ型の高速 NPNトランジスタ、受光素子として pinフォトダイオードが同一基板上 に構成された OEICを例示するものである。
[0005] 1は低濃度 p型のシリコン基板、 2はシリコン基板 1上に形成されたフォトダイオード、 3はシリコン基板 1上に形成された NPNトランジスタである。 4はシリコン基板 1上に形 成された高濃度の P型埋め込み層、 5は p型埋め込み層 4上に形成された低濃度の p 型ェピタキシャル層、 6は p型ェピタキシャル層 5上に形成された n型ェピタキシャル 層である。 7は n型ェピタキシャル層 6上に形成された LOCOS分離層である。
[0006] フォトダイオード 2において、 8は n型ェピタキシャル層 6により構成された力ソード層 、 9は力ソード層 8上に形成された力ソードコンタクト層、 10は力ソードコンタクト層 9上 に選択的に形成された力ソード電極、 11は p型ェピタキシャル層 5と n型ェピタキシャ ル層 6の界面に形成されたアノード埋め込み層、 12はアノード埋め込み層 11上に形 成されたアノードコンタクト層、 13はアノードコンタクト層 12上に形成されたアノード電 極である。
[0007] NPNトランジスタ 3において、 14は p型ェピタキシャル層 5と n型ェピタキシャル層 6 の界面に形成された高濃度 n型のコレクタ埋め込み層、 15はコレクタ埋め込み層 14 上に選択的に形成されたコレクタコンタクト層、 16はコレクタコンタクト層 15上に形成 されたコレクタ電極、 17はコレクタ埋め込み層 14上の n型ェピタキシャル層 6中に選 択的に形成されたベース層、 18はベース層 17と接続されたベース電極、 19はべ一 ス層 17上に選択的に形成されたェミッタ層、 20はェミッタ層 19上に形成されたェミツ タ電極である。
[0008] 21は n型ェピタキシャル層 6上に形成された第 1の絶縁膜、 22は第 1の絶縁膜 21 上に形成された第 2の絶縁膜であり、 23はフォトダイオード 2の第 2の絶縁膜 22を選 択的に除去して第 1の絶縁膜 21を露出させた受光面であり、第 1の絶縁膜 21の膜厚 •屈折率を最適化することにより、入射光の界面での反射を低減するための反射防止 膜として使用される。
[0009] 以上のように構成された OEICについて、以下にその動作を説明する。
[0010] 受光面 23から光が入射し、力ソード層 8とアノードである p型ェピタキシャル層 5で吸 収され、電子'正孔対が発生する。このとき、フォトダイオード 2に逆バイアスを印加す ると、低不純物濃度である p型ェピタキシャル層 5側に空乏層が広がる。空乏層近傍 で発生した電子 '正孔対のうち、電子は力ソードコンタクト層 9に、正孔はアノード埋め 込み層 11に、それぞれ拡散とドリフトにより分離されて到達し、キャリアがそれぞれ力 ソード電極 10と、アノード電極 13より光電流として取り出される。この光電流を受けて 、NPNトランジスタ 3やシリコン基板 1上に混載された抵抗素子や容量素子により形 成された電子回路により、増幅や信号処理されて出力され、光ディスクの記録や再生 信号となる。
特許文献 1 :特開 2005— 183722号公報 (第 5— 6頁、第 1図）
発明の開示
発明が解決しょうとする課題
[0011] し力しながら、上記従来の技術の構造では、フォトダイオード 2における光電流は、 拡散電流成分とドリフト電流成分に大きく分けられる。拡散電流は少数キャリアの空 乏層端までの拡散に支配されるため、空乏層内の電界によるドリフト電流成分に比べ て応答速度が遅ぐさらに空乏層に到達するまでに再結合し、光電流に寄与しない キャリアも存在する。つまり、拡散電流はフォトダイオード 2の周波数特性および受光 感度を低下させる要因となる。
[0012] 特に光の波長が短くなるに従って表面付近で吸収されるキャリアの割合が高くなる 。例えばシリコンの場合、 DVDの光源として用いられる波長 650nmの赤色光では 9 5%のキャリアの吸収率を得るには約 11 μ mの深さが必要である力 波長 405nmの 青色光では約 0. 8 mの深さで同等の吸収率が得られるため、短波長光はシリコン 表面付近の影響が顕著である。
[0013] 本発明は、上記従来技術の問題点を解決するもので、青色光に対して高受光感度 •高速の受光素子と高速のトランジスタとを同一基板上に搭載した光半導体装置を提 供することを目的とする。
課題を解決するための手段
[0014] (1)本発明による第 1の光半導体装置は、受光素子とトランジスタとが同一基板上 に混載された光半導体装置であって、
第 1の導電型の半導体基板上に形成された第 2の導電型の低不純物濃度の第 2の ェピタキシャル層と、
前記第 2のェピタキシャル層に選択的に形成された第 1の導電型の低不純物濃度 の第 1の拡散層と、
前記第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の第 2の拡散 層とを備え、
前記受光素子は前記第 1の拡散層と前記第 2の拡散層で構成され、前記トランジス タは前記第 2のェピタキシャル層内に形成されて!、るものである。
[0015] ここで、第 2のェピタキシャル層における「第 2の」は、後述の第 1のェピタキシャル 層、第 2のェピタキシャル層をもつ（2)の構成の第 2のェピタキシャル層に対応させる ために用いている。
[0016] また、この第 1の半導体装置に対応する本発明の光半導体装置の製造方法は、受 光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であつ て、
第 1の導電型の半導体基板上に第 2の導電型の低不純物濃度の第 2のェピタキシ ャル層を形成する工程と、
前記第 2のェピタキシャル層に第 1の導電型の低不純物濃度の第 1の拡散層を選 択的に形成する工程と、
前記第 1の拡散層の上部に第 2の導電型の高不純物濃度の第 2の拡散層を形成 する工程と、
前記第 2のェピタキシャル層内に前記トランジスタを選択的に形成する工程とを備 え、
前記第 1の拡散層と前記第 2の拡散層とで前記受光素子を構成するものである。
[0017] ここで、第 1の導電型、第 2の導電型は、半導体の p型、 n型のいずれか一方を指す 。第 1の導電型が p型のとき、第 2の導電型は n型であり、逆に、第 1の導電型が n型の とき、第 2の導電型は p型である（以下同様)。
[0018] この構成によれば、受光素子における拡散層を、第 1の導電型の低不純物濃度の 第 1の拡散層と、第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の 第 2の拡散層との組み合わせとしている。よって、第 2の拡散層の深さを浅くすること により、受光素子部をほぼ完全に空乏化することが可能となり、光電流はドリフト電流 に支配されるので、キャリアの再結合割合が減少し、高速 ·高受光感度が可能となる
[0019] (2)また、本発明による第 2の光半導体装置は、受光素子とトランジスタとが同一基 板上に混載された光半導体装置であって、
第 1の導電型の半導体基板上部に形成された第 1の導電型の高不純物濃度の埋 め込み層と、
前記埋め込み層上に形成された第 1の導電型の低不純物濃度の第 1のェピタキシ ャノレ層と、
前記第 1のェピタキシャル層上に形成された第 2の導電型の低不純物濃度の第 2 のェピタキシャル層と、
前記第 2のェピタキシャル層に選択的に形成された第 1の導電型の低不純物濃度 の第 1の拡散層と、
前記第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の第 2の拡散 層とを備え、
前記受光素子は前記第 1の拡散層と前記第 2の拡散層で構成され、前記トランジス タは前記第 2のェピタキシャル層内に形成されて!、るものである。
[0020] また、この第 2の半導体装置に対応する本発明の光半導体装置の製造方法は、受 光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法であつ て、
第 1の導電型の半導体基板上部に第 1の導電型の高不純物濃度の埋め込み層を 形成する工程と、
前記埋め込み層上に第 1の導電型の低不純物濃度の第 1のェピタキシャル層を形 成する工程と、
前記第 1のェピタキシャル層上に第 2の導電型の低不純物濃度の第 2のェピタキシ ャル層を形成する工程と、
前記第 2のェピタキシャル層に第 1の導電型の低不純物濃度の第 1の拡散層を選 択的に形成する工程と、
前記第 1の拡散層の上部に第 2の導電型の高不純物濃度の第 2の拡散層を形成 する工程と、
前記第 2のェピタキシャル層内に前記トランジスタを選択的に形成する工程とを備 え、
前記第 1の拡散層と前記第 2の拡散層とで前記受光素子を構成するものである。
[0021] この構成によれば、半導体基板と第 1の導電型の高不純物濃度の埋め込み層との 間にポテンシャルバリアが形成される。半導体基板中で吸収された光は、ポテンシャ ルバリアを越えることができずに再結合し、拡散電流成分を低減できる。第 1の導電 型の低不純物濃度の第 1のェピタキシャル層と第 1の導電型の低不純物濃度の第 1 の拡散層を、低濃度でかつ適当な膜厚を選択することによって完全空乏化が実現で き、より高速ィ匕を図ることができる。また、第 1の導電型の高不純物濃度の埋め込み層 の存在によって、キャリアがアノード側へ移動する場合のシリーズ抵抗が低減され、さ らなる高速ィ匕に繋がる。
[0022] (3)また上記（1) , (2)の構成において、さらに、前記第 2のェピタキシャノレ層内に 選択的に形成された第 2の導電型のゥエル層を備え、前記トランジスタは前記ゥエル 層内に形成されて ヽることが好ま ヽ。これに対応する光半導体装置の製造方法は 、上記の（1) , (2)の製造方法において、さらに、前記第 2のェピタキシャル層内の前 記トランジスタの形成領域に第 2の導電型のゥエル層を選択的に形成する工程を備 えるものである。この構成において、第 2の導電型のゥエル層の濃度を第 2の導電型 の低不純物濃度の第 2のェピタキシャル層より高濃度にすることにより、トランジスタの コレクタ抵抗が低減し、さらに高速特性を実現できる。
[0023] (4)また上記（1) , (2)の構成において、さらに、前記第 2のェピタキシャノレ層内に 選択的に形成された第 1の導電型のゥエル層を備え、前記トランジスタは前記ゥエル 層内に形成されて ヽることが好ま ヽ。これに対応する光半導体装置の製造方法は 、上記の（1) , (2)の製造方法において、さらに、前記第 2のェピタキシャル層内の前 記トランジスタの形成領域に第 1の導電型のゥエル層を選択的に形成する工程を備 えるものである。これは、バーティカルトランジスタに有効である。この構成において、 第 1の導電型の低不純物濃度の第 1の拡散層とは別に第 1の導電型のゥヱル層を形 成すると、第 1の導電型のゥエル層を高濃度化できるため、コレクタ抵抗が低減し、バ 一ティカルトランジスタの高速ィ匕が可能である。
[0024] (5)また、上記（1)〜(4)の構成において、前記第 1の拡散層の不純物濃度のピー クは、前記第 2のェピタキシャル層の表面にあることが好ましい。第 1の導電型の低不 純物濃度の第 1の拡散層の濃度のピーク位置を、第 2の導電型の低不純物濃度の 第 2のェピタキシャル層の表面に形成すると、受光素子のアノード層に濃度勾配が形 成されてポテンシャル傾斜が形成される。よって、第 2のェピタキシャル層の深さ方向 に対してのキャリアの移動速度が向上し、受光素子のさらなる高速ィ匕を実現できる。 発明の効果
[0025] 本発明の光半導体装置または光半導体装置の製造方法によれば、第 2の導電型 の第 2の拡散層の深さを浅くすることにより、受光素子部をほぼ完全に空乏化するこ とが可能となり、光電流がドリフト電流に支配されるので、キャリアの再結合割合が減 少し、高速 ·高受光感度が可能となる。
図面の簡単な説明
[0026] [図 1]本発明の実施の形態 1における光半導体装置の構造を示す断面図
[図 2]本発明の実施の形態 2における光半導体装置の構造を示す断面図
[図 3]本発明の実施の形態 2における光半導体装置のフォトダイオードの濃度プロフ アイル
[図 4]本発明の実施の形態 3における光半導体装置の構造を示す断面図
[図 5A]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 5B]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 5C]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 5D]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 5E]本発明の実施の形態 1における光半導体装置の製造方法を示す工程断面図 [図 6A]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 6B]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 6C]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 6D]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 6E]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 6F]本発明の実施の形態 2における光半導体装置の製造方法を示す工程断面図 [図 7A]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 7B]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 7C]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 7D]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 7E]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 7F]本発明の実施の形態 3における光半導体装置の製造方法を示す工程断面図 [図 8]従来技術における光半導体装置の構造を示す断面図
符号の説明
1 シリコン基板
2 フォトダイオード
3 NPNトランジスタ
4 p型埋め込み層
5 p型ェピタキシャル層（第 1のェピタキシャル層）
6 n型ェピタキシャル層
7 LOCOS分離層
8 力ソード層
9 力ソードコンタクト層（第 2の拡散層）
10 力ソード電極
11 アノード埋め込み層
12 アノードコンタクト層
13 アノード電極
14 コレクタ埋め込み層
15 コレクタコンタクト層
16 コレクタ電極
17 ベース層
18 ベース電極
19 ェミッタ層
20 ェミッタ電極
21 第 1の絶縁膜
22 第 2の絶縁膜
23 受光面
24 n型ェピタキシャル層（第 2のェピタキシャル層） 25 アノード層 (第 1の拡散層）
26 n型ゥエル層
27 バーティカル PNPトランジスタ
28 p型コレクタ埋め込み層
29 p型コレクタウエノレ層
40 フォトダイオード
41 NPNトランジスタ
42 シリコン基板
43 p型埋め込み層
44 n型埋め込み層
45 n型ェピタキシャル層（第 2のェピタキシャル層）
46 p型アノード拡散層 (第 1の拡散層）
47 n型ゥエル層
48 LOCOS分離層
49 力ソード層（第 2の拡散層）
50 p型埋め込み層
51 p型ェピタキシャル層（第 1のェピタキシャル層）
52 バーティカル PNPトランジスタ
53 p型コレクタ埋め込み層
54 p型ゥエル層
発明を実施するための最良の形態
[0028] (光半導体装置の実施の形態 1)
以下、本発明の光半導体装置の実施の形態 1について、図面を参照しながら説明 する。
[0029] 図 1は本発明の実施の形態 1における光半導体装置の構造を示す断面図である。
図 1に示すように、 1は低濃度 p型のシリコン基板、 2はフォトダイオード、 3は NPNトラ ンジスタ、 7は LOCOS分離層、 9は力ソードコンタクト層（第 2の拡散層）、 10はカソー ド電極、 11はアノード埋め込み層、 12はアノードコンタクト層、 13はアノード電極、 14 はコレクタ埋め込み層、 15はコレクタコンタクト層、 16はコレクタ電極、 17はベース層 、 18はベース電極、 19はェミッタ層、 20はェミッタ電極、 21は第 1の絶縁膜、 22は第 2の絶縁膜であり、 23は受光面であり、これらは従来の構成と同一である。
[0030] さらに、 24はシリコン基板 1上に形成された低濃度の n型ェピタキシャル層（第 2の ェピタキシャル層）、 25は n型のェピタキシャル層 24中のフォトダイオード 2の領域に シリコン基板 1まで達するように拡散により形成された低濃度の p型のアノード層（第 1 の拡散層）、 26は n型のェピタキシャル層 24中の NPNトランジスタ 3の領域に拡散に より形成された低濃度の n型ゥエル層である。
[0031] 以上のように構成された本実施形態の光半導体装置について、以下にその動作を 説明する。
[0032] 基本的な動作は、図 8の説明と同様である。受光面 23より光が入射すると、力ソード コンタクト層 9とアノード層 25とシリコン基板 1で吸収され、電子'正孔対が発生する。 電子は力ソードコンタクト層 9に、正孔はアノード埋め込み層 11に、それぞれ拡散とド リフトにより分離されて到達し光電流が発生する。例えば、力ソードコンタクト層 9の深 さを 0. 3 μ m以下で、 p型のシリコン基板 1およびアノード層 25の濃度を 1 X 1014cm— 3 程度とすると、アノードの空乏層の伸びは約 10 m程度となり、特に DVDで用いら れる波長 650nmより短波長の光では、空乏層中で入射光がほとんど吸収されること になる。つまり、光電流は拡散電流成分が低下しドリフト電流成分が支配的となるた め、フォトダイオード 2の高速応答が可能となる。また、キャリアの再結合の割合も減 少するため受光感度も向上する。
[0033] 一方、本実施形態では、 NPNトランジスタ 3のコレクタは、コレクタ埋め込み層 14と n型ゥヱル層 26で構成されて!、る。 n型ゥヱル層 26の濃度を n型のェピタキシャル層 24より高濃度にすることにより、コレクタ抵抗が低減し、高速特性が実現できる。
[0034] つまり、高速 '高感度のフォトダイオード 2と、高速の NPNトランジスタ 3を同一基板 上に形成することが可能となり、各素子の特性向上を最大限に発揮するような構造が 可能となり、 OEICとして特性向上を図ることができる。
[0035] 本実施形態は、特に吸収係数が大きい短波長光で有効である。 BD用の青色光（ 波長 405nm)の光に対しては、 0. 8 mの深さで 95%のキャリアが吸収されるので、 n型のェピタキシャル層 24の膜厚を 1 μ mとすると、ほぼ 100%近くのキャリアが吸収 される。また、 NPNトランジスタ 3は寄生抵抗や寄生容量が低減されるので、高速ィ匕 のためには n型ェピタキシャル層 24の膜厚が薄!、ほう力有利である。例えば n型のェ ピタキシャル層 24の膜厚 1 μ mで、 NPNトランジスタ 3の周波数特性が 15GHz以上 の高速特性が実現可能である。
[0036] (光半導体装置の実施の形態 2)
以下、本発明の光半導体装置の実施の形態 2について、図面を参照しながら説明 する。
[0037] 図 2は本発明の実施の形態 2における光半導体装置の構造を示す断面図である。
図 2において、 4はシリコン基板 1上に形成された高濃度の p型埋め込み層、 5は p型 埋め込み層 4上に形成された低濃度の p型ェピタキシャル層（第 1のェピタキシャル 層）であり、その他の構成は、実施の形態 1の構成と同一である。
[0038] 本実施形態の光半導体装置は、実施の形態 1のシリコン基板 1の代わりに、シリコン 基板 1と P型埋め込み層 4および p型ェピタキシャル層 5を用いた構成である。
[0039] ここで、フォトダイオード 2の深さ方向の濃度プロファイルを図 3に示す。図中の番号 は図 2の番号と同一である。
[0040] この構成では、実施の形態 1の効果に加え、シリコン基板 1と p型埋め込み層 4間に ポテンシャルバリアが形成されるため、シリコン基板 1中で吸収された光はポテンシャ ルバリアを越えることができずに再結合し、拡散電流成分を低減できる。 p型ェピタキ シャル層（第 1のェピタキシャル層） 5とアノード層（第 1の拡散層） 25を低濃度でかつ 適当な膜厚を選択することによって完全空乏化が実現でき、より高速ィ匕を図ることが できる。また、 p型埋め込み層 4の存在によってキャリアがアノード埋め込み層 11へ移 動する場合のシリーズ抵抗が低減され、さらなる高速ィ匕に繋がる。
[0041] さらに、アノード層（第 1の拡散層） 25の濃度のピーク位置を n型ェピタキシャル層 ( 第 2のェピタキシャル層） 24の表面に形成すると、図 3に示すようにアノード層 25に濃 度勾配が形成されるため、ポテンシャル傾斜が形成され、 p型ェピタキシャル層（第 1 のェピタキシャル層） 5の深さ方向に対してのキャリアの移動速度が向上し、フォトダイ オード 2のさらなる高速ィ匕を実現できる。 [0042] (光半導体装置の実施の形態 3)
以下、本発明の光半導体装置の実施の形態 3について、図面を参照しながら説明 する。
[0043] 図 4は本発明の実施の形態 3における光半導体装置の構造を示す断面図である。
図 4において、 27はバーティカル PNPトランジスタ、 28は高濃度の p型コレクタ埋め 込み層である。 29は p型コレクタゥエル層である。
[0044] 1は低濃度 p型のシリコン基板、 2はフォトダイオード、 4は p型埋め込み層、 5は p型 ェピタキシャル層、 7は LOCOS分離層、 9は力ソードコンタクト層、 10は力ソード電極 、 11はアノード埋め込み層、 12はアノードコンタクト層、 13はアノード電極、 14は高 濃度 n型のコレクタ埋め込み層、 15はコレクタコンタクト層、 16はコレクタ電極、 17は ベース層、 18はベース電極、 19はェミッタ層、 20はェミッタ電極、 21は第 1の絶縁膜 、 22は第 2の絶縁膜であり、 23は受光面であり、これらは従来の構成と同一である。
[0045] 本実施の形態では、実施の形態 2の NPNトランジスタ 3の代わりに、バーティカル P NPトランジスタ 27を採用した構造となっている。
[0046] p型コレクタゥエル層 29は、アノード層 25と共通でも可能である力 p型コレクタゥェ ル層 29とアノード層 25を別々に形成すると、 p型コレクタゥエル層 29を高濃度化でき るため、コレクタ抵抗が低減し、バーティカル PNPトランジスタ 27の高速ィ匕が可能で ある。
[0047] よって、この構成では、同一基板上において、高速'高受光感度のフォトダイオード と高速バーティカル PNPトランジスタの混載を実現できる。
[0048] (実施の形態 1の光半導体装置の製造方法）
図 5A〜図 5Eは本発明における光半導体装置の製造方法の実施の形態 1の各ェ 程を示す断面図である。 40はフォトダイオード、 41は NPNトランジスタ、 42は低濃度 p型のシリコン基板、 43は p型埋め込み層、 44は NPNトランジスタ 41のコレクタの n型 埋め込み層、 45は低濃度の n型ェピタキシャル層（第 2のェピタキシャル層）、 46は 低濃度の P型アノード拡散層（第 1の拡散層）、 47は n型ェピタキシャル層（第 2のェピ タキシャル層） 45より高濃度の n型ゥエル層、 48は LOCOS分離層、 49は高濃度 n型 の力ソード層（第 2の拡散層）である。 [0049] まず、シリコン基板 42中に p型埋め込み層 43と n型埋め込み層 44をイオン注入等 により選択的に形成する（図 5A参照)。
[0050] 次に、シリコン基板 42上に n型ェピタキシャル層（第 2のェピタキシャル層） 45 (例え ば、膜厚約 l /z m、濃度約 l X 1014cm 3)を成長する（図 5B参照)。
[0051] 次いで、 n型ェピタキシャル層（第 2のェピタキシャル層） 45中においてフォトダイォ ード 40の領域に p型アノード拡散層（第 1の拡散層） 46 (例えばドーパント： B (ボロン) 、 100keV、ドーズ量 1 X 10ucm— 2)と、 NPNトランジスタ 41の領域に n型ゥエル層 47 (例えばドーパント： P (リン）、 100keV、ドーズ量 l X 1012cm— 2)をイオン注入等により 選択的に形成した後、 LOCOS分離層 48を形成する（図 5C参照)。
[0052] さらに、 p型アノード拡散層（第 1の拡散層) 46上に、力ソード層（第 2の拡散層) 49 および NPNトランジスタ 41のベース 'ェミッタ拡散層を形成する（図 5D参照）。最後 にフィールド膜'電極形成を行って、フォトダイオード 40と NPNトランジスタ 41を形成 する（図 5E参照)。
[0053] 以上をまとめると、次のように！、うことができる。
[0054] 受光素子 40とトランジスタ 41とが同一基板 42上に混載された光半導体装置の製 造方法であって、
第 1の導電型 (p型)の半導体基板 42上に第 2の導電型 (n型)の低不純物濃度の 第 2のェピタキシャル層 45を形成する工程と、
前記第 2のェピタキシャル層 45に第 1の導電型 (p型）の低不純物濃度の第 1の拡 散層 46を選択的に形成する工程と、
前記第 1の拡散層 46の上部に第 2の導電型 (n型)の高不純物濃度の第 2の拡散 層 49を形成する工程と、
前記第 2のェピタキシャル層 45内に前記トランジスタ 41を選択的に形成する工程と を備え、
前記第 1の拡散層 46と前記第 2の拡散層 49とで前記受光素子 40を構成する。
[0055] (実施の形態 2の光半導体装置の製造方法）
図 6A〜図 6Fは本発明における光半導体装置の製造方法の実施の形態 2の各ェ 程を示す断面図である。図 6において、 50は高濃度の p型埋め込み層、 51は低濃度 の p型ェピタキシャル層（第 1のェピタキシャル層）であり、その他の構成は図 5と同一 である。
[0056] まず、シリコン基板 42中に p型埋め込み層 50をイオン注入等により形成した後、 p 型ェピタキシャル層（第 1のェピタキシャル層） 51を成長する（図 6A,図 6B参照）。
[0057] 次に、 p型ェピタキシャル層（第 1のェピタキシャル層） 51中に、 p型埋め込み層 43 と n型埋め込み層 44をイオン注入等により選択的に形成する（図 6B参照)。
[0058] 次に、 p型ェピタキシャル層（第 1のェピタキシャル層） 51上に n型ェピタキシャル層
(第 2のェピタキシャル層） 45を成長する（図 6C参照)。
[0059] 次!、で、 n型ェピタキシャル層 45中にお!/、てフォトダイオード 40の領域に p型ァノー ド拡散層（第 1の拡散層） 46と、 NPNトランジスタ 41の領域に n型ゥエル層 47をィォ ン注入等により選択的に形成した後、 LOCOS分離層 48を形成する（図 6D参照)。
[0060] さらに、 p型アノード拡散層（第 1の拡散層） 46上に、力ソード層（第 2の拡散層） 49 および NPNトランジスタ 41のベース 'ェミッタ拡散層を形成する（図 6E参照）。最後 にフィールド膜'電極形成を行って、フォトダイオード 40と NPNトランジスタ 41を形成 する（図 6F参照)。
[0061] 以上をまとめると、次のように！、うことができる。
[0062] 受光素子 40とトランジスタ 41とが同一基板 42上に混載された光半導体装置の製 造方法であって、
第 1の導電型 (p型)の半導体基板 42上部に第 1の導電型 (p型)の高不純物濃度 の埋め込み層 50を形成する工程と、
前記埋め込み層 50上に第 1の導電型 (p型）の低不純物濃度の第 1のェピタキシャ ル層 51を形成する工程と、
前記第 1のェピタキシャル層 51上に第 2の導電型 (n型)の低不純物濃度の第 2の ェピタキシャル層 45を形成する工程と、
前記第 2のェピタキシャル層 45に第 1の導電型 (p型）の低不純物濃度の第 1の拡 散層 46を選択的に形成する工程と、
前記第 1の拡散層 46の上部に第 2の導電型 (n型)の高不純物濃度の第 2の拡散 層 49を形成する工程と、 前記第 2のェピタキシャル層 45内に前記トランジスタ 41を選択的に形成する工程と を備え、
前記第 1の拡散層 46と前記第 2の拡散層 49とで前記受光素子 40を構成する。
[0063] (実施の形態 3の光半導体装置の製造方法）
図 7A〜図 7Fは本発明における光半導体装置の製造方法の実施の形態 3の各ェ 程を示す断面図である。図 7において、 52はバーティカル PNPトランジスタ、 53は p 型コレクタ埋め込み層、 54は p型ゥエル層である。その他の構成は図 6と同一である。
[0064] まず、シリコン基板 42中に p型埋め込み層 50をイオン注入等により形成した後、 p 型ェピタキシャル層（第 1のェピタキシャル層） 51を成長する（図 7A,図 7B参照）。
[0065] 次に、 p型ェピタキシャル層（第 1のェピタキシャル層） 51中に、 p型埋め込み層 43 と n型埋め込み層 44および p型コレクタ埋め込み層 53をイオン注入等により選択的 に形成する（図 7B参照)。ここで、 p型埋め込み層 43と p型コレクタ埋め込み層 53は 同一でも構わない。
[0066] 次に、 p型ェピタキシャル層（第 1のェピタキシャル層） 51上に、 n型ェピタキシャル 層（第 2のェピタキシャル層） 45を成長する（図 7C参照)。
[0067] 次!、で、 n型ェピタキシャル層（第 2のェピタキシャル層） 45中にお!/、てフォトダイォ ード 40の領域に p型アノード拡散層（第 1の拡散層） 46と、バーティカル PNPトランジ スタ 52の領域に p型ゥエル層 54をイオン注入等により選択的に形成した後、 LOCO S分離層 48を形成する（図 7D参照)。ここで、 p型アノード拡散層 46と p型ゥヱル層 5 4は同一でも構わない。
[0068] さらに、 p型アノード拡散層（第 1の拡散層） 46上に、力ソード層（第 2の拡散層） 49 およびバーティカル PNPトランジスタ 52のベース'ェミッタ拡散層を形成する（図 7E 参照)。最後にフィールド膜'電極形成を行って、フォトダイオード 40とバーティカル N PNトランジスタ 52を形成する（図 7F参照)。
[0069] なお、本実施形態において、シリコン基板を用いたが、必ずしもシリコン基板に限定 されるものではなぐ例えば長波長域で広く用いられているゲルマニウム基板や、化 合物半導体であってもよ 、。
[0070] また本発明では、受光素子として pinフォトダイオードを用いた力 アバランシェフォ トダイオードについても適用が可能であることはいうまでもない。また、トランジスタとし て NPNまたは PNPのバイポーラトランジスタを用いたが、 MOSトランジスタについて も適用可能であることは 、うまでもな 、。
[0071] また、本発明では半導体基板および第 1のェピタキシャル層として p型を用いたが、 n型を用いてもょ 、ことは 、うまでもな 、。
産業上の利用可能性
[0072] 本発明は、同一基板上に高速 '高性能のトランジスタと高速 ·高受光感度の受光素 子を集積したいわゆる OEIC等に有用である。

Claims

請求の範囲
[1] 受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、 第 1の導電型の半導体基板上に形成された第 2の導電型の低不純物濃度の第 2の ェピタキシャル層と、
前記第 2のェピタキシャル層に選択的に形成された第 1の導電型の低不純物濃度 の第 1の拡散層と、
前記第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の第 2の拡散 層とを備え、
前記受光素子は前記第 1の拡散層と前記第 2の拡散層で構成され、前記トランジス タは前記第 2のェピタキシャル層内に形成されて!ヽる光半導体装置。
[2] 受光素子とトランジスタとが同一基板上に混載された光半導体装置であって、 第 1の導電型の半導体基板上部に形成された第 1の導電型の高不純物濃度の埋 め込み層と、
前記埋め込み層上に形成された第 1の導電型の低不純物濃度の第 1のェピタキシ ャノレ層と、
前記第 1のェピタキシャル層上に形成された第 2の導電型の低不純物濃度の第 2 のェピタキシャル層と、
前記第 2のェピタキシャル層に選択的に形成された第 1の導電型の低不純物濃度 の第 1の拡散層と、
前記第 1の拡散層の上部に形成された第 2の導電型の高不純物濃度の第 2の拡散 層とを備え、
前記受光素子は前記第 1の拡散層と前記第 2の拡散層で構成され、前記トランジス タは前記第 2のェピタキシャル層内に形成されて!ヽる光半導体装置。
[3] さらに、前記第 2のェピタキシャル層内に選択的に形成された第 2の導電型のゥェ ル層を備え、前記トランジスタは前記ゥエル層内に形成されて ヽる請求項 1に記載の 光半導体装置。
[4] さらに、前記第 2のェピタキシャル層内に選択的に形成された第 2の導電型のゥェ ル層を備え、前記トランジスタは前記ゥエル層内に形成されている請求項 2に記載の 光半導体装置。
[5] さらに、前記第 2のェピタキシャル層内に選択的に形成された第 1の導電型のゥェ ル層を備え、前記トランジスタは前記ゥエル層内に形成されて ヽる請求項 1に記載の 光半導体装置。
[6] さらに、前記第 2のェピタキシャル層内に選択的に形成された第 1の導電型のゥェ ル層を備え、前記トランジスタは前記ゥエル層内に形成されている請求項 2に記載の 光半導体装置。
[7] 前記第 1の拡散層の不純物濃度のピークは前記第 2のェピタキシャル層の表面に ある請求項 1に記載の光半導体装置。
[8] 前記第 1の拡散層の不純物濃度のピークは前記第 2のェピタキシャル層の表面に ある請求項 2に記載の光半導体装置。
[9] 受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法で あって、
第 1の導電型の半導体基板上に第 2の導電型の低不純物濃度の第 2のェピタキシ ャル層を形成する工程と、
前記第 2のェピタキシャル層に第 1の導電型の低不純物濃度の第 1の拡散層を選 択的に形成する工程と、
前記第 1の拡散層の上部に第 2の導電型の高不純物濃度の第 2の拡散層を形成 する工程と、
前記第 2のェピタキシャル層内に前記トランジスタを選択的に形成する工程とを備 え、
前記第 1の拡散層と前記第 2の拡散層とで前記受光素子を構成する光半導体装置 の製造方法。
[10] 受光素子とトランジスタとが同一基板上に混載された光半導体装置の製造方法で あって、
第 1の導電型の半導体基板上部に第 1の導電型の高不純物濃度の埋め込み層を 形成する工程と、
前記埋め込み層上に第 1の導電型の低不純物濃度の第 1のェピタキシャル層を形 成する工程と、
前記第 1のェピタキシャル層上に第 2の導電型の低不純物濃度の第 2のェピタキシ ャル層を形成する工程と、
前記第 2のェピタキシャル層に第 1の導電型の低不純物濃度の第 1の拡散層を選 択的に形成する工程と、
前記第 1の拡散層の上部に第 2の導電型の高不純物濃度の第 2の拡散層を形成 する工程と、
前記第 2のェピタキシャル層内に前記トランジスタを選択的に形成する工程とを備 え、
前記第 1の拡散層と前記第 2の拡散層とで前記受光素子を構成する光半導体装置 の製造方法。
[11] さらに、前記第 2のェピタキシャル層内の前記トランジスタの形成領域に第 2の導電 型のゥエル層を選択的に形成する工程を備える請求項 9に記載の光半導体装置の 製造方法。
[12] さらに、前記第 2のェピタキシャル層内の前記トランジスタの形成領域に第 2の導電 型のゥエル層を選択的に形成する工程を備える請求項 10に記載の光半導体装置の 製造方法。
[13] さらに、前記第 2のェピタキシャル層内の前記トランジスタの形成領域に第 1の導電 型のゥエル層を選択的に形成する工程を備える請求項 9に記載の光半導体装置の 製造方法。
[14] さらに、前記第 2のェピタキシャル層内の前記トランジスタの形成領域に第 1の導電 型のゥエル層を選択的に形成する工程を備える請求項 10に記載の光半導体装置の 製造方法。
PCT/JP2007/057423 2006-05-24 2007-04-03 光半導体装置およびその製造方法 WO2007135810A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP07740859A EP2023405A1 (en) 2006-05-24 2007-04-03 Optical semiconductor device and method for manufacturing same
US12/302,131 US20090115016A1 (en) 2006-05-24 2007-04-03 Optical semiconductor device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006143985A JP2007317767A (ja) 2006-05-24 2006-05-24 光半導体装置およびその製造方法
JP2006-143985 2006-05-24

Publications (1)

Publication Number Publication Date
WO2007135810A1 true WO2007135810A1 (ja) 2007-11-29

Family

ID=38723122

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/057423 WO2007135810A1 (ja) 2006-05-24 2007-04-03 光半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US20090115016A1 (ja)
EP (1) EP2023405A1 (ja)
JP (1) JP2007317767A (ja)
CN (1) CN101449389A (ja)
WO (1) WO2007135810A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677106A (zh) * 2008-09-17 2010-03-24 三星电子株式会社 像素单元、图像传感器、系统及形成像素单元的方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732886B2 (en) * 2008-07-15 2010-06-08 United Microelectronics Corp. Pin photodiode structure
CN102232248B (zh) 2008-12-01 2013-05-08 日本电气株式会社 半导体器件及其制造方法
JP5131181B2 (ja) 2008-12-24 2013-01-30 ソニー株式会社 半導体装置の製造方法
CN106571375B (zh) * 2016-10-27 2019-02-05 南京紫科光电科技有限公司 一种硅基apd的集成电路
CN107887486B (zh) * 2017-09-26 2024-04-05 华润微集成电路(无锡)有限公司 一种光电晶体管及其制作方法
EP4173052A1 (en) * 2020-07-02 2023-05-03 Avicenatech Corp. Cmos-compatible short wavelength photodetectors
US11822138B2 (en) 2020-10-08 2023-11-21 Avicenatech Corp. Integration of OE devices with ICs
CN114792738A (zh) * 2021-01-26 2022-07-26 朗美通日本株式会社 半导体光接收元件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326593A (en) * 1976-08-23 1978-03-11 Ibm Photodiode device
JPH02278882A (ja) * 1989-04-20 1990-11-15 Fuji Electric Co Ltd 光センサの製造方法
JPH0391959A (ja) * 1989-09-04 1991-04-17 Olympus Optical Co Ltd バイポーラ・ｃｍｏｓデバイスと一体化したフォトダイオード
JPH0482268A (ja) * 1990-07-25 1992-03-16 Sony Corp 半導体装置
JPH06275861A (ja) * 1993-03-22 1994-09-30 Sharp Corp 回路内蔵受光素子
JPH09219534A (ja) * 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
JPH10107243A (ja) * 1996-09-30 1998-04-24 Sharp Corp 回路内蔵受光素子
JP2001077401A (ja) * 1999-09-06 2001-03-23 Sharp Corp 受光素子および回路内蔵型受光素子
JP2001135808A (ja) * 1999-11-08 2001-05-18 Sharp Corp 半導体装置およびその製造方法
JP2004119632A (ja) * 2002-09-25 2004-04-15 Sharp Corp 回路内蔵受光素子およびその検査方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
JPS63122267A (ja) * 1986-11-12 1988-05-26 Canon Inc 光センサ
EP0778621B1 (en) * 1995-12-06 2008-08-13 Sony Corporation Semiconductor device comprising a photodiode and a bipolar element, and method of fabrication
JP4131059B2 (ja) * 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP2001284629A (ja) * 2000-03-29 2001-10-12 Sharp Corp 回路内蔵受光素子
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
JP3976185B2 (ja) * 2001-10-31 2007-09-12 シャープ株式会社 受光素子、回路内蔵受光素子および光ピックアップ
US6743652B2 (en) * 2002-02-01 2004-06-01 Stmicroelectronics, Inc. Method for making an integrated circuit device including photodiodes
JP2004087979A (ja) * 2002-08-28 2004-03-18 Sharp Corp 受光素子およびその製造方法並びに回路内蔵型受光素子
KR20050001077A (ko) * 2003-06-27 2005-01-06 삼성전기주식회사 수광소자 및 증폭소자가 일체 형성된 반도체 장치 및 그제조방법
EP1544966B1 (en) * 2003-12-16 2006-11-29 Matsushita Electric Industrial Co., Ltd. Optical semiconductor device and method for fabricating the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5326593A (en) * 1976-08-23 1978-03-11 Ibm Photodiode device
JPH02278882A (ja) * 1989-04-20 1990-11-15 Fuji Electric Co Ltd 光センサの製造方法
JPH0391959A (ja) * 1989-09-04 1991-04-17 Olympus Optical Co Ltd バイポーラ・ｃｍｏｓデバイスと一体化したフォトダイオード
JPH0482268A (ja) * 1990-07-25 1992-03-16 Sony Corp 半導体装置
JPH06275861A (ja) * 1993-03-22 1994-09-30 Sharp Corp 回路内蔵受光素子
JPH09219534A (ja) * 1995-12-06 1997-08-19 Sony Corp 受光素子、光ピツクアツプ及び半導体装置製造方法
JPH10107243A (ja) * 1996-09-30 1998-04-24 Sharp Corp 回路内蔵受光素子
JP2001077401A (ja) * 1999-09-06 2001-03-23 Sharp Corp 受光素子および回路内蔵型受光素子
JP2001135808A (ja) * 1999-11-08 2001-05-18 Sharp Corp 半導体装置およびその製造方法
JP2004119632A (ja) * 2002-09-25 2004-04-15 Sharp Corp 回路内蔵受光素子およびその検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101677106A (zh) * 2008-09-17 2010-03-24 三星电子株式会社 像素单元、图像传感器、系统及形成像素单元的方法

Also Published As

Publication number Publication date
US20090115016A1 (en) 2009-05-07
JP2007317767A (ja) 2007-12-06
EP2023405A1 (en) 2009-02-11
CN101449389A (zh) 2009-06-03

Similar Documents

Publication Publication Date Title
US8030728B2 (en) Optical semiconductor device
WO2007135809A1 (ja) 光半導体装置およびその製造方法
US6448614B2 (en) Circuit-incorporating photosensitive device
US6433374B1 (en) Light receiving device with built-in circuit
WO2007135810A1 (ja) 光半導体装置およびその製造方法
US7211829B2 (en) Semiconductor photodetector device
JP4671981B2 (ja) 光半導体装置
US7736923B2 (en) Optical semiconductor device and method for fabricating the same
JP2010278045A (ja) 光半導体装置
TW535286B (en) Circuit-incorporating light receiving device
JP2009033043A (ja) 光半導体装置
US20100282948A1 (en) Optical semiconductor device
CN101373782A (zh) 半导体器件及其制造方法
US20090261441A1 (en) Optical semiconductor device
JP2006210494A (ja) 光半導体装置
JP4100474B2 (ja) 光半導体装置及びその製造方法
JP2005019947A (ja) 受光素子および増幅素子が一体形成された半導体装置およびその製造方法
JP4058034B2 (ja) 光半導体装置
JP2007250917A (ja) 光半導体装置およびその製造方法
JP2003037259A (ja) 半導体装置及びその製造方法
JP2001352093A (ja) 半導体受光装置
JP2005203741A (ja) 光半導体装置及びその製造方法
JP2005251805A (ja) 半導体受光装置
JP2004349432A (ja) 光電子集積回路
JP2005183722A (ja) 受光素子を有する半導体装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780018744.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07740859

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2007740859

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12302131

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE