JPH10107243A - 回路内蔵受光素子 - Google Patents
回路内蔵受光素子Info
- Publication number
- JPH10107243A JPH10107243A JP8260043A JP26004396A JPH10107243A JP H10107243 A JPH10107243 A JP H10107243A JP 8260043 A JP8260043 A JP 8260043A JP 26004396 A JP26004396 A JP 26004396A JP H10107243 A JPH10107243 A JP H10107243A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- conductivity type
- semiconductor layer
- divided
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 240
- 239000004065 semiconductor Substances 0.000 claims abstract description 229
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 230000004044 response Effects 0.000 abstract description 74
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 30
- 229910052710 silicon Inorganic materials 0.000 abstract description 30
- 239000010703 silicon Substances 0.000 abstract description 30
- 230000003287 optical effect Effects 0.000 description 62
- 230000000694 effects Effects 0.000 description 24
- 239000000969 carrier Substances 0.000 description 17
- 238000001514 detection method Methods 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 238000000926 separation method Methods 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000004043 responsiveness Effects 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000004904 shortening Methods 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 206010034960 Photophobia Diseases 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 201000009310 astigmatism Diseases 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02016—Circuit arrangements of general character for the devices
- H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
- H01L31/02024—Position sensitive and lateral effect photodetectors; Quadrant photodiodes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 分割フォトダイオードの容量の増大を小さく
抑えつつ、応答速度の低下を抑制するとともに受光面で
の光反射率を低減させることができ、これにより高周波
ノイズレベルが低く、しかも受光面での反射率が小さく
応答性に優れた回路内蔵受光素子を得る。 【解決手段】 分割フォトダイオードＰＤ１を構成する
Ｐ型シリコン基板１の、分割フォトダイオードの分割部
Ｂの近傍のみにＮ+型拡散層３を形成し、分割フォトダ
イオードを構成するＮ型エピタキシャル領域４ａの表面
に、上記Ｎ+型拡散層３の上方部分を覆うようＰ+型拡散
層６を形成した。
抑えつつ、応答速度の低下を抑制するとともに受光面で
の光反射率を低減させることができ、これにより高周波
ノイズレベルが低く、しかも受光面での反射率が小さく
応答性に優れた回路内蔵受光素子を得る。 【解決手段】 分割フォトダイオードＰＤ１を構成する
Ｐ型シリコン基板１の、分割フォトダイオードの分割部
Ｂの近傍のみにＮ+型拡散層３を形成し、分割フォトダ
イオードを構成するＮ型エピタキシャル領域４ａの表面
に、上記Ｎ+型拡散層３の上方部分を覆うようＰ+型拡散
層６を形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換信号を処
理する信号回路を内蔵した回路内蔵受光素子に関し、特
に、該回路内蔵受光素子に搭載されている、受光領域が
複数の光検出部（以下、光検出フォトダイオード部とい
う。）に分割された分割フォトダイオードにおいて、そ
の応答速度を低下させることなく、高周波ノイズレベル
を低減する構造に関するものである。
理する信号回路を内蔵した回路内蔵受光素子に関し、特
に、該回路内蔵受光素子に搭載されている、受光領域が
複数の光検出部（以下、光検出フォトダイオード部とい
う。）に分割された分割フォトダイオードにおいて、そ
の応答速度を低下させることなく、高周波ノイズレベル
を低減する構造に関するものである。
【０００２】
【従来の技術】このような分割フォトダイオードを搭載
した回路内蔵受光素子は、例えば光ピックアップの信号
検出用素子として従来から用いられている。
した回路内蔵受光素子は、例えば光ピックアップの信号
検出用素子として従来から用いられている。
【０００３】図１０は従来の回路内蔵受光素子を説明す
るための図であり、図１０（ａ）は、該回路内蔵受光素
子における４分割フォトダイオードの一般的な構造を示
す平面図、図１０（ｂ）は図１０（ａ）のｂ−ｂ’部の
断面構造を示す図である。この図では、メタル処理工程
以降の工程により形成される構造、例えば多層配線、保
護膜などは省略されている。
るための図であり、図１０（ａ）は、該回路内蔵受光素
子における４分割フォトダイオードの一般的な構造を示
す平面図、図１０（ｂ）は図１０（ａ）のｂ−ｂ’部の
断面構造を示す図である。この図では、メタル処理工程
以降の工程により形成される構造、例えば多層配線、保
護膜などは省略されている。
【０００４】図において、ＰＤ２０は、従来の回路内蔵
受光素子に搭載されている４分割フォトダイオードで、
そのＰ型半導体基板１１上にはＮ型エピタキシャル層１
４が形成されている。該基板１１とＮ型エピタキシャル
層１４との境界部分には、選択的にＰ+型埋込拡散層１
２が形成されており、該Ｎ型エピタキシャル層１４の表
面部分には、該Ｐ+型埋込拡散層１２に達するようＰ+型
分離拡散層１５が形成されている。また、上記Ｐ+型埋
込拡散層１２及びこれにつながるＰ+型分離拡散層１５
により、上記Ｎ型エピタキシャル層１４が複数のＮ型エ
ピタキシャル領域１４ａに分割されている。ここで、該
分割された個々のＮ型エピタキシャル領域１４ａとその
下側の基板部分とにより、信号光を検出する光検出フォ
トダイオード部ＰＤａ，ＰＤｂ，ＰＤｃ，ＰＤｄが形成
されている。そして、上記４分割フォトダイオードＰＤ
２０は、これらの光検出フォトダイオード部ＰＤａ〜Ｐ
Ｄｄにより構成されている。なお、上記Ｎ型エピタキシ
ャル層１４の表面には、シリコン酸化膜やシリコン窒化
膜等の反射防止膜が形成されているが、ここでは図示し
ていない。
受光素子に搭載されている４分割フォトダイオードで、
そのＰ型半導体基板１１上にはＮ型エピタキシャル層１
４が形成されている。該基板１１とＮ型エピタキシャル
層１４との境界部分には、選択的にＰ+型埋込拡散層１
２が形成されており、該Ｎ型エピタキシャル層１４の表
面部分には、該Ｐ+型埋込拡散層１２に達するようＰ+型
分離拡散層１５が形成されている。また、上記Ｐ+型埋
込拡散層１２及びこれにつながるＰ+型分離拡散層１５
により、上記Ｎ型エピタキシャル層１４が複数のＮ型エ
ピタキシャル領域１４ａに分割されている。ここで、該
分割された個々のＮ型エピタキシャル領域１４ａとその
下側の基板部分とにより、信号光を検出する光検出フォ
トダイオード部ＰＤａ，ＰＤｂ，ＰＤｃ，ＰＤｄが形成
されている。そして、上記４分割フォトダイオードＰＤ
２０は、これらの光検出フォトダイオード部ＰＤａ〜Ｐ
Ｄｄにより構成されている。なお、上記Ｎ型エピタキシ
ャル層１４の表面には、シリコン酸化膜やシリコン窒化
膜等の反射防止膜が形成されているが、ここでは図示し
ていない。
【０００５】次に、上記４分割フォトダイオードＰＤ２
０を用いた焦点誤差検出方法について説明する。
０を用いた焦点誤差検出方法について説明する。
【０００６】図１１は、上記光検出フォトダイオード部
ＰＤａ〜ＰＤｄからなる４分割フォトダイオードＰＤ２
０を用いて焦点誤差を検出するための方式の一つである
非点収差法において、信号光の照射によりその光ビーム
のスポットが４分割フォトダイオードＰＤ２０の表面に
形成される様子を示している。
ＰＤａ〜ＰＤｄからなる４分割フォトダイオードＰＤ２
０を用いて焦点誤差を検出するための方式の一つである
非点収差法において、信号光の照射によりその光ビーム
のスポットが４分割フォトダイオードＰＤ２０の表面に
形成される様子を示している。
【０００７】図１１（ａ）は、光ピックアップからの光
ビームの焦点がディスク上で合っている場合の、４分割
フォトダイオードの表面での光スポットの形状を示し、
図１１（ｂ）は、ディスクと光ピックアップとの距離が
近すぎる場合、図１１（ｃ）は、ディスクと光ピックア
ップとの距離が遠すぎる場合について、４分割フォトダ
イオードの表面に形成される光スポットの形状を示して
いる。
ビームの焦点がディスク上で合っている場合の、４分割
フォトダイオードの表面での光スポットの形状を示し、
図１１（ｂ）は、ディスクと光ピックアップとの距離が
近すぎる場合、図１１（ｃ）は、ディスクと光ピックア
ップとの距離が遠すぎる場合について、４分割フォトダ
イオードの表面に形成される光スポットの形状を示して
いる。
【０００８】通常、対角線位置の光検出フォトダイオー
ド部の光信号（光電変換出力）の和を取り、その和信号
の差を見ることによって焦点誤差を検出している。すな
わち、誤差信号をＳとして、 誤差信号Ｓ＝｛（光検出フォトダイオード部ＰＤａの光
信号）＋（光検出フォトダイオード部ＰＤｄの光信
号）｝−｛（光検出フォトダイオード部ＰＤｂの光信
号）＋（光検出フォトダイオード部ＰＤｃの光信号）｝ を計算する。
ド部の光信号（光電変換出力）の和を取り、その和信号
の差を見ることによって焦点誤差を検出している。すな
わち、誤差信号をＳとして、 誤差信号Ｓ＝｛（光検出フォトダイオード部ＰＤａの光
信号）＋（光検出フォトダイオード部ＰＤｄの光信
号）｝−｛（光検出フォトダイオード部ＰＤｂの光信
号）＋（光検出フォトダイオード部ＰＤｃの光信号）｝ を計算する。
【０００９】例えば、図１１（ａ）に示すように円形の
光スポット１０ａが形成されている場合はＳ＝０であ
り、ディスク上で光ビームの焦点が合っていると判定さ
れる。一方、図１１（ｂ）に示すように左上がりの楕円
形の光スポット１０ｂが形成されている場合はＳ＞０で
あり、ディスクが光ピックアップに近すぎると判定さ
れ、図１１（ｃ）に示すように右上がりの楕円形の光ス
ポット１０ｃが形成されている場合はＳ＜０であり、デ
ィスクが光ピックアップから遠すぎると判定される。
光スポット１０ａが形成されている場合はＳ＝０であ
り、ディスク上で光ビームの焦点が合っていると判定さ
れる。一方、図１１（ｂ）に示すように左上がりの楕円
形の光スポット１０ｂが形成されている場合はＳ＞０で
あり、ディスクが光ピックアップに近すぎると判定さ
れ、図１１（ｃ）に示すように右上がりの楕円形の光ス
ポット１０ｃが形成されている場合はＳ＜０であり、デ
ィスクが光ピックアップから遠すぎると判定される。
【００１０】光ピックアップの実使用状態では、Ｓ＝０
となるように光ビームのフォーカシング制御が行われる
ため、図１１に示すように、信号光の光ビームは、分割
フォトダイオードの分割部に照射されていることが分か
る。
となるように光ビームのフォーカシング制御が行われる
ため、図１１に示すように、信号光の光ビームは、分割
フォトダイオードの分割部に照射されていることが分か
る。
【００１１】このようにして、光ピックアップからディ
スクまでの焦点距離を合わせたうえで、ディスク上から
読み取られた実際のデータを含むＲＦ信号は、図１１
（ａ）に示すように光ビームが分割フォトダイオードに
照射されている状態で、各光検出フォトダイオード部か
らの光信号（光電変換信号）の和として得られる。つま
り、 ＲＦ信号＝｛（光検出フォトダイオード部ＰＤａの光信
号）＋（光検出フォトダイオード部ＰＤｄの光信号）｝
＋｛（光検出フォトダイオード部ＰＤｂの光信号）＋
（光検出フォトダイオード部ＰＤｃの光信号）｝ である。
スクまでの焦点距離を合わせたうえで、ディスク上から
読み取られた実際のデータを含むＲＦ信号は、図１１
（ａ）に示すように光ビームが分割フォトダイオードに
照射されている状態で、各光検出フォトダイオード部か
らの光信号（光電変換信号）の和として得られる。つま
り、 ＲＦ信号＝｛（光検出フォトダイオード部ＰＤａの光信
号）＋（光検出フォトダイオード部ＰＤｄの光信号）｝
＋｛（光検出フォトダイオード部ＰＤｂの光信号）＋
（光検出フォトダイオード部ＰＤｃの光信号）｝ である。
【００１２】ところで、高速信号処理のためには、照射
された信号光が分割フォトダイオード内で電気信号に高
速で変換されなければならない。そこで、近年、光ディ
スクドライブの高性能化に伴い、分割フォトダイオード
における、実使用状態で信号光が照射される部分での応
答性の改善が必要となってきている。
された信号光が分割フォトダイオード内で電気信号に高
速で変換されなければならない。そこで、近年、光ディ
スクドライブの高性能化に伴い、分割フォトダイオード
における、実使用状態で信号光が照射される部分での応
答性の改善が必要となってきている。
【００１３】図１１（ａ）のように分割フォトダイオー
ドに光を照射した状態における、分割部での応答性の改
善が必要不可欠であり、この分割部での応答速度を改善
するための構造がすでに開発されている（特開平８−３
２１００号公報（特願平６−１６２４１２号）参照）。
ドに光を照射した状態における、分割部での応答性の改
善が必要不可欠であり、この分割部での応答速度を改善
するための構造がすでに開発されている（特開平８−３
２１００号公報（特願平６−１６２４１２号）参照）。
【００１４】図１２は、このような分割部での応答速度
を改善するための構造を説明するための図であり、４分
割フォトダイオードＰＤ２０の、図１０（ｂ）に示す部
分に相当する断面構造を示している。なお、この図で
は、反射防止膜としての酸化膜や窒化膜、およびメタル
工程以後の工程により形成される構造、例えば、多層配
線、保護膜等は省略している。
を改善するための構造を説明するための図であり、４分
割フォトダイオードＰＤ２０の、図１０（ｂ）に示す部
分に相当する断面構造を示している。なお、この図で
は、反射防止膜としての酸化膜や窒化膜、およびメタル
工程以後の工程により形成される構造、例えば、多層配
線、保護膜等は省略している。
【００１５】図において、ＰＤ３０は、分割部での応答
速度を改善した構造の４分割フォトダイオードで、この
分割フォトダイオードＰＤ３０は、図１０に示す分割フ
ォトダイオードＰＤ２０の構成に加えて、各光検出フォ
トダイオード部ＰＤａ〜ＰＤｄを構成するＰ型シリコン
基板１１とＮ型エピタキシャル領域１４ａとの境界部分
に形成されたＮ+型埋込拡散層１３を有しており、その
他の構成は、上記分割フォトダイオードＰＤ２０と同一
である。
速度を改善した構造の４分割フォトダイオードで、この
分割フォトダイオードＰＤ３０は、図１０に示す分割フ
ォトダイオードＰＤ２０の構成に加えて、各光検出フォ
トダイオード部ＰＤａ〜ＰＤｄを構成するＰ型シリコン
基板１１とＮ型エピタキシャル領域１４ａとの境界部分
に形成されたＮ+型埋込拡散層１３を有しており、その
他の構成は、上記分割フォトダイオードＰＤ２０と同一
である。
【００１６】次にこの分割フォトダイオードＰＤ２０の
製造方法について説明する。まず、図１３（ａ）に示す
ように、Ｐ型シリコン基板１１の表面の分割フォトダイ
オードと他の素子との分離部や、分割フォトダイオード
における光検出フォトダイオード部間の分割部となるべ
き領域に、Ｐ+型埋込拡散層１２を形成する。また、上
記基板１１上の光検出フォトダイオード部の形成予定領
域の一部にＮ+型埋込拡散層１３を形成する。
製造方法について説明する。まず、図１３（ａ）に示す
ように、Ｐ型シリコン基板１１の表面の分割フォトダイ
オードと他の素子との分離部や、分割フォトダイオード
における光検出フォトダイオード部間の分割部となるべ
き領域に、Ｐ+型埋込拡散層１２を形成する。また、上
記基板１１上の光検出フォトダイオード部の形成予定領
域の一部にＮ+型埋込拡散層１３を形成する。
【００１７】次に、図１３（ｂ）に示すようにＰ型シリ
コン基板１１上の全面にＮ型エピタキシャル層１４を成
長させる。続いて、図１３（ｃ）に示すようにＮ型エピ
タキシャル層１４の表面から上記Ｐ+型埋込拡散層１２
に対応する領域に該Ｐ型埋込拡散層１２に達するようＰ
+型分離拡散層１５を形成し、さらに、分割フォトダイ
オードを構成するＮ型エピタキシャル層１４の表面にＰ
+型拡散層１６を形成する。
コン基板１１上の全面にＮ型エピタキシャル層１４を成
長させる。続いて、図１３（ｃ）に示すようにＮ型エピ
タキシャル層１４の表面から上記Ｐ+型埋込拡散層１２
に対応する領域に該Ｐ型埋込拡散層１２に達するようＰ
+型分離拡散層１５を形成し、さらに、分割フォトダイ
オードを構成するＮ型エピタキシャル層１４の表面にＰ
+型拡散層１６を形成する。
【００１８】こうして図１２に示される構造の分割フォ
トダイオードＰＤ３０が得られる。また、この分割フォ
トダイオードとともに回路内蔵受光素子に搭載されてい
る信号処理回路部分（図示せず）は、通常のバイポーラ
ＩＣプロセスで上記Ｐ型シリコン基板１１上に形成され
る。
トダイオードＰＤ３０が得られる。また、この分割フォ
トダイオードとともに回路内蔵受光素子に搭載されてい
る信号処理回路部分（図示せず）は、通常のバイポーラ
ＩＣプロセスで上記Ｐ型シリコン基板１１上に形成され
る。
【００１９】この構造の分割フォトダイオードによる分
割部での応答性の改善効果について簡単に説明する。こ
の構造の分割フォトダイオードＰＤ３０は、各光検出フ
ォトダイオード部にＮ+型埋込拡散層１３を設けた点、
及び分割フォトダイオードを構成するＮ型エピタキシャ
ル１４の表面部分にＰ+型拡散層１６を設けた点に特徴
がある。
割部での応答性の改善効果について簡単に説明する。こ
の構造の分割フォトダイオードＰＤ３０は、各光検出フ
ォトダイオード部にＮ+型埋込拡散層１３を設けた点、
及び分割フォトダイオードを構成するＮ型エピタキシャ
ル１４の表面部分にＰ+型拡散層１６を設けた点に特徴
がある。
【００２０】まず、Ｎ+型埋込拡散層１３を形成してい
る理由について説明する。従来の図１２に示す分割フォ
トダイオードＰＤ２０の構造では、図１４（ａ）のよう
に、光が照射される分割部Ｂの下で発生した光キャリア
Ｃ０は該分割部Ｂを迂回してＰＮ接合部分に達するの
で、分割フォトダイオードの分割部Ｂの下部以外の基板
部分で発生した光キャリアＣ１に比べ、ＰＮ接合部分ま
で拡散により移動する距離が長くなる。この結果、分割
フォトダイオードＰＤ２０における分割部Ｂでの応答速
度が、分割部以外の部分での応答速度より遅くなり、分
割部での遮断周波数は、分割部以外の部分での遮断周波
数に比べ低下する。
る理由について説明する。従来の図１２に示す分割フォ
トダイオードＰＤ２０の構造では、図１４（ａ）のよう
に、光が照射される分割部Ｂの下で発生した光キャリア
Ｃ０は該分割部Ｂを迂回してＰＮ接合部分に達するの
で、分割フォトダイオードの分割部Ｂの下部以外の基板
部分で発生した光キャリアＣ１に比べ、ＰＮ接合部分ま
で拡散により移動する距離が長くなる。この結果、分割
フォトダイオードＰＤ２０における分割部Ｂでの応答速
度が、分割部以外の部分での応答速度より遅くなり、分
割部での遮断周波数は、分割部以外の部分での遮断周波
数に比べ低下する。
【００２１】これに対し、図１３に示すＮ+型埋込拡散
層１３を有する構造の分割フォトダイオードＰＤ３０で
は、このＮ+型埋込拡散層１３から拡がる空乏層も利用
して、分割部の下で発生した光キャリアが分割部を迂回
して拡散する距離を数十μｍから数μｍへと短くするこ
とができ、分割部下部で発生した光キャリアによる応答
速度の遅延を防ぐことができる。
層１３を有する構造の分割フォトダイオードＰＤ３０で
は、このＮ+型埋込拡散層１３から拡がる空乏層も利用
して、分割部の下で発生した光キャリアが分割部を迂回
して拡散する距離を数十μｍから数μｍへと短くするこ
とができ、分割部下部で発生した光キャリアによる応答
速度の遅延を防ぐことができる。
【００２２】この構造の分割フォトダイオードＰＤ３０
において、応答速度を改善するという観点からみて重要
なことは、Ｎ+型埋込拡散層１３が分割部付近に形成さ
れているということである。分割フォトダイオードをこ
のような構造にすることにより、応答速度が改善でき、
ＲＦ信号処理の高速化が可能となった。
において、応答速度を改善するという観点からみて重要
なことは、Ｎ+型埋込拡散層１３が分割部付近に形成さ
れているということである。分割フォトダイオードをこ
のような構造にすることにより、応答速度が改善でき、
ＲＦ信号処理の高速化が可能となった。
【００２３】また、Ｐ+型拡散層１６を形成している理
由は次の通りである。分割フォトダイオードＰＤ３０の
受光表面での光の反射率が高い場合、信号光が分割フォ
トダイオードＰＤ３０に照射されたとき、分割フォトダ
イオードの内部に侵入する光が少なく、この結果、光が
電気信号に変換することにより発生する電流量が少なく
なる。これは、言い換えると、光感度が低下することを
意味している。
由は次の通りである。分割フォトダイオードＰＤ３０の
受光表面での光の反射率が高い場合、信号光が分割フォ
トダイオードＰＤ３０に照射されたとき、分割フォトダ
イオードの内部に侵入する光が少なく、この結果、光が
電気信号に変換することにより発生する電流量が少なく
なる。これは、言い換えると、光感度が低下することを
意味している。
【００２４】そこで、このような光感度の低下を防ぐに
は、分割フォトダイオードの表面での光の反射率を低下
させる必要があり、このため、従来から分割フォトダイ
オードの受光表面には、反射防止膜（図示せず）として
シリコン酸化膜を形成していた。ところが、シリコン酸
化膜では屈折率等の制約のために膜厚を最適化しても反
射率を１５％程度にしか低減できない。
は、分割フォトダイオードの表面での光の反射率を低下
させる必要があり、このため、従来から分割フォトダイ
オードの受光表面には、反射防止膜（図示せず）として
シリコン酸化膜を形成していた。ところが、シリコン酸
化膜では屈折率等の制約のために膜厚を最適化しても反
射率を１５％程度にしか低減できない。
【００２５】また、上記反射防止膜として、シリコン酸
化膜に代えてシリコン窒化膜を用いた場合、膜厚を最適
化することにより反射率を１％程度まで下げることがで
きるが、上記エピタキシャル層表面に形成される膜をシ
リコン窒化膜とすると、Ｎ型エピタキシャル層１４とＰ
+型拡散層１５とのＰＮ接合端面がシリコン窒化膜に直
に接することとなり、該ＰＮ接合端面にて接合リークの
増大が生じてしまう。
化膜に代えてシリコン窒化膜を用いた場合、膜厚を最適
化することにより反射率を１％程度まで下げることがで
きるが、上記エピタキシャル層表面に形成される膜をシ
リコン窒化膜とすると、Ｎ型エピタキシャル層１４とＰ
+型拡散層１５とのＰＮ接合端面がシリコン窒化膜に直
に接することとなり、該ＰＮ接合端面にて接合リークの
増大が生じてしまう。
【００２６】そこで、分割フォトダイオードを、図１４
（ｃ）に示すように、そのエピタキシャル層表面部分に
Ｐ+型拡散層１６を形成することにより、Ｎ型エピタキ
シャル層１４とＰ+型拡散層１５とのＰＮ接合端面がシ
リコン窒化膜に接しないようにし、ＰＮ接合端面での接
合リークに対する対策を講じている。
（ｃ）に示すように、そのエピタキシャル層表面部分に
Ｐ+型拡散層１６を形成することにより、Ｎ型エピタキ
シャル層１４とＰ+型拡散層１５とのＰＮ接合端面がシ
リコン窒化膜に接しないようにし、ＰＮ接合端面での接
合リークに対する対策を講じている。
【００２７】
【発明が解決しようとする課題】以下、上記図１４
（ｃ）に示す構造の分割フォトダイオードＰＤ３０にお
ける問題点について説明する。光ピックアップに用いら
れる分割フォトダイオードの動作速度の高速化に伴い、
分割フォトダイオードから得られる光電変換信号を処理
する回路においても、信号処理が高周波で行われるた
め、回路内蔵受光素子の信号処理回路における高周波ノ
イズレベルを低減することが必要となってきている。
（ｃ）に示す構造の分割フォトダイオードＰＤ３０にお
ける問題点について説明する。光ピックアップに用いら
れる分割フォトダイオードの動作速度の高速化に伴い、
分割フォトダイオードから得られる光電変換信号を処理
する回路においても、信号処理が高周波で行われるた
め、回路内蔵受光素子の信号処理回路における高周波ノ
イズレベルを低減することが必要となってきている。
【００２８】この高周波ノイズレベルは、分割フォトダ
イオードの容量が大きいほど、高くなることがわかって
おり、その理由は次のように考えられる。図１５は、光
ピックアップに用いられる回路内蔵受光素子の回路構成
を、高周波ノイズに関連する要素を含む簡単な等価回路
で表現したものである。上記回路内蔵受光素子には、ア
ンプ等の信号処理回路ＳＣの前段は帰還回路が設けられ
ているため、この等価回路では、該信号処理回路の入力
には、分割フォトダイオードの容量ＣPDと該帰還回路の
抵抗Ｒｆとが並列に接続されている。なお、図中、Ｖは
上記アンプ等の信号処理回路の基準電圧である。
イオードの容量が大きいほど、高くなることがわかって
おり、その理由は次のように考えられる。図１５は、光
ピックアップに用いられる回路内蔵受光素子の回路構成
を、高周波ノイズに関連する要素を含む簡単な等価回路
で表現したものである。上記回路内蔵受光素子には、ア
ンプ等の信号処理回路ＳＣの前段は帰還回路が設けられ
ているため、この等価回路では、該信号処理回路の入力
には、分割フォトダイオードの容量ＣPDと該帰還回路の
抵抗Ｒｆとが並列に接続されている。なお、図中、Ｖは
上記アンプ等の信号処理回路の基準電圧である。
【００２９】そして、このような等価回路におけるノイ
ズは次のような式（１）で表すことができる。
ズは次のような式（１）で表すことができる。
【００３０】
【数１】
【００３１】この式（１）における変数及び定数は以下
の通りである。 ｉn：信号処理回路全体に対する入力換算ノイズ電流源
の出力電流（複素数） ｉna：上記帰還回路に対する入力換算ノイズ電流源の出
力電流（複素数） ｖna：上記帰還回路に対する入力換算ノイズ電圧源の出
力電圧（複素数） Δｆ：上記信号処理回路で扱う信号の周波数帯域 Ｒｆ：上記帰還回路の抵抗（フィードバック抵抗） ＣPD：フォトダイオード容量 ｋ：ボルツマン定数 Ｔ：絶対温度 ω＝２πｆ：角速度（ｒａｄ／ｓｅｃ） ｆ：光信号の周波数 この式の第１項はショットノイズを示し、第２項は高周
波ノイズ、第３項が熱雑音を示している。このうちショ
ットノイズと熱雑音は周波数には依存しない。
の通りである。 ｉn：信号処理回路全体に対する入力換算ノイズ電流源
の出力電流（複素数） ｉna：上記帰還回路に対する入力換算ノイズ電流源の出
力電流（複素数） ｖna：上記帰還回路に対する入力換算ノイズ電圧源の出
力電圧（複素数） Δｆ：上記信号処理回路で扱う信号の周波数帯域 Ｒｆ：上記帰還回路の抵抗（フィードバック抵抗） ＣPD：フォトダイオード容量 ｋ：ボルツマン定数 Ｔ：絶対温度 ω＝２πｆ：角速度（ｒａｄ／ｓｅｃ） ｆ：光信号の周波数 この式の第１項はショットノイズを示し、第２項は高周
波ノイズ、第３項が熱雑音を示している。このうちショ
ットノイズと熱雑音は周波数には依存しない。
【００３２】上記（１）式から分かるように、周波数依
存性のある第２項は、負荷低抗Ｒｆと分割フォトダイオ
ードの容量ＣPDに依存しているが、負荷低抗Ｒｆは、増
幅回路（信号処理回路）ＳＣの増幅率に関係するため、
その値を自由には変えられないものである。従って、高
周波ノイズレベルを低減するには、分割フォトダイオー
ドＰＤ３０の容量ＣPDを低減する必要がある。
存性のある第２項は、負荷低抗Ｒｆと分割フォトダイオ
ードの容量ＣPDに依存しているが、負荷低抗Ｒｆは、増
幅回路（信号処理回路）ＳＣの増幅率に関係するため、
その値を自由には変えられないものである。従って、高
周波ノイズレベルを低減するには、分割フォトダイオー
ドＰＤ３０の容量ＣPDを低減する必要がある。
【００３３】しかしながら、上述した従来の分割フォト
ダイオードＰＤ３０では、上記Ｎ+型埋込拡散層１３を
設けることによる応答速度の改善がなされ、反射防止膜
としてシリコン窒化膜を用い、分割フォトダイオードに
おけるＮ型エピタキシャル層の表面部分にＰ+型拡散層
１６を形成することにより、接合リークの発生を招くこ
となく受光面での反射率の低減を実現しているが、Ｎ+
型拡散層１３とＰ型半導体基板１１とによる接合容量、
およびＰ+型拡散層１６とＮ型エピタキシャル層１４と
による接合容量が大きいため、分割フォトダイオードの
接合容量か大きくなり、回路内蔵受光素子の信号処理に
て生ずる高周波ノイズレベルが高いという問題があっ
た。
ダイオードＰＤ３０では、上記Ｎ+型埋込拡散層１３を
設けることによる応答速度の改善がなされ、反射防止膜
としてシリコン窒化膜を用い、分割フォトダイオードに
おけるＮ型エピタキシャル層の表面部分にＰ+型拡散層
１６を形成することにより、接合リークの発生を招くこ
となく受光面での反射率の低減を実現しているが、Ｎ+
型拡散層１３とＰ型半導体基板１１とによる接合容量、
およびＰ+型拡散層１６とＮ型エピタキシャル層１４と
による接合容量が大きいため、分割フォトダイオードの
接合容量か大きくなり、回路内蔵受光素子の信号処理に
て生ずる高周波ノイズレベルが高いという問題があっ
た。
【００３４】本発明は上記のような問題点を解決するた
めになされたもので、分割フォトダイオードの応答速度
の高速化を図りつつ、高周波ノイズレベルを低減するこ
とができる回路内蔵受光素子を得ることを目的とする。
めになされたもので、分割フォトダイオードの応答速度
の高速化を図りつつ、高周波ノイズレベルを低減するこ
とができる回路内蔵受光素子を得ることを目的とする。
【００３５】また、本発明は、分割フォトダイオードに
おける接合リークの増大を招くことなく受光面での光反
射率を低減させ、かつ分割フォトダイオードの応答速度
の高速化を図ることができ、しかも高周波ノイズレベル
を低減することができる回路内蔵受光素子を得ることを
目的とする。
おける接合リークの増大を招くことなく受光面での光反
射率を低減させ、かつ分割フォトダイオードの応答速度
の高速化を図ることができ、しかも高周波ノイズレベル
を低減することができる回路内蔵受光素子を得ることを
目的とする。
【００３６】
【課題を解決するための手段】この発明（請求項１）に
係る回路内蔵受光素子は、第１導電型半導体基板と、該
第１導電型半導体基板上に形成された第１の第２導電型
半導体層と、該第１の第２導電型半導体層を複数の第２
導電型半導体領域に分割する第１の第１導電型半導体層
とを備えている。該回路内蔵受光素子では、該分割され
た個々の第２導電型半導体領域とその下側の第１導電型
半導体基板とにより、信号光を検出してその光電変換信
号を出力する光検出部が複数構成され、該複数の光検出
部により分割フォトダイオードが形成されるとともに、
該第１の第２導電型半導体層の、該分割フォトダイオー
ドの形成領域とは電気的に分離された領域に、該光電変
換信号を処理する信号処理回路を構成する回路素子が形
成されている。
係る回路内蔵受光素子は、第１導電型半導体基板と、該
第１導電型半導体基板上に形成された第１の第２導電型
半導体層と、該第１の第２導電型半導体層を複数の第２
導電型半導体領域に分割する第１の第１導電型半導体層
とを備えている。該回路内蔵受光素子では、該分割され
た個々の第２導電型半導体領域とその下側の第１導電型
半導体基板とにより、信号光を検出してその光電変換信
号を出力する光検出部が複数構成され、該複数の光検出
部により分割フォトダイオードが形成されるとともに、
該第１の第２導電型半導体層の、該分割フォトダイオー
ドの形成領域とは電気的に分離された領域に、該光電変
換信号を処理する信号処理回路を構成する回路素子が形
成されている。
【００３７】そして、上記回路内蔵受光素子は、該各光
検出部を構成する該第１導電型半導体基板の、該分割フ
ォトダイオードの分割部となる第１の第１導電型半導体
層の近傍部のみに形成された第２の第２導電型半導体層
と、該分割部となる該第１の第１導電型半導体層を含む
該第１の第２導電型半導体層の表面部分に、該第２の第
２導電型半導体層の上方部分を覆うように形成された第
２の第１導電型半導体層とを備えている。そのことによ
り上記目的が達成される。
検出部を構成する該第１導電型半導体基板の、該分割フ
ォトダイオードの分割部となる第１の第１導電型半導体
層の近傍部のみに形成された第２の第２導電型半導体層
と、該分割部となる該第１の第１導電型半導体層を含む
該第１の第２導電型半導体層の表面部分に、該第２の第
２導電型半導体層の上方部分を覆うように形成された第
２の第１導電型半導体層とを備えている。そのことによ
り上記目的が達成される。
【００３８】この発明（請求項２）は、請求項１記載の
回路内蔵受光素子において、前記第２の第１導電型半導
体層を、前記信号光が照射される分割部近傍にのみ、該
信号光のビーム径程度の大きさの範囲に渡って形成され
たものとし、前記第２の第２導電型半導体層を、その平
面パターンが該第２の第１導電型半導体層の平面パター
ンをはみ出さないよう形成されたものとしたものであ
る。
回路内蔵受光素子において、前記第２の第１導電型半導
体層を、前記信号光が照射される分割部近傍にのみ、該
信号光のビーム径程度の大きさの範囲に渡って形成され
たものとし、前記第２の第２導電型半導体層を、その平
面パターンが該第２の第１導電型半導体層の平面パター
ンをはみ出さないよう形成されたものとしたものであ
る。
【００３９】この発明（請求項３）は、請求項１記載の
回路内蔵受光素子において、前記第２の第２導電型半導
体層を、前記信号光が照射される分割部近傍にのみ製造
プロセスにおけるデザインルールの最小寸法の平面パタ
ーンでもって形成されたものとし、前記第２の第１導電
型半導体層を、該第２の第２導電型半導体層の上方部分
を覆うよう形成されたものとしたものである。
回路内蔵受光素子において、前記第２の第２導電型半導
体層を、前記信号光が照射される分割部近傍にのみ製造
プロセスにおけるデザインルールの最小寸法の平面パタ
ーンでもって形成されたものとし、前記第２の第１導電
型半導体層を、該第２の第２導電型半導体層の上方部分
を覆うよう形成されたものとしたものである。
【００４０】この発明（請求項４）に係る回路内蔵受光
素子は、第１導電型半導体基板と、該第１導電型半導体
基板上に形成された第１の第２導電型半導体層と、該第
１の第２導電型半導体層を複数の第２導電型半導体領域
に分割する第１の第１導電型半導体層とを備えている。
素子は、第１導電型半導体基板と、該第１導電型半導体
基板上に形成された第１の第２導電型半導体層と、該第
１の第２導電型半導体層を複数の第２導電型半導体領域
に分割する第１の第１導電型半導体層とを備えている。
【００４１】上記回路内蔵受光素子では、該分割された
個々の第２導電型半導体領域とその下側の第１導電型半
導体基板とにより、信号光を検出してその光電変換信号
を出力する光検出部が複数構成され、該複数の光検出部
により分割フォトダイオードが形成されるとともに、該
第１の第２導電型半導体層の、該分割フォトダイオード
の形成領域とは電気的に分離された領域に、該光電変換
信号を処理する信号処理回路を構成する回路素子が形成
されている。
個々の第２導電型半導体領域とその下側の第１導電型半
導体基板とにより、信号光を検出してその光電変換信号
を出力する光検出部が複数構成され、該複数の光検出部
により分割フォトダイオードが形成されるとともに、該
第１の第２導電型半導体層の、該分割フォトダイオード
の形成領域とは電気的に分離された領域に、該光電変換
信号を処理する信号処理回路を構成する回路素子が形成
されている。
【００４２】そして、上記回路内蔵受光素子は、該光検
出部を構成する該第２導電型半導体領域の一部にその表
面からの不純物拡散により形成され、該第１の第２導電
型半導体層より不純物濃度の高い第２の第２導電型半導
体層を備えている。そのことにより上記目的が達成され
る。
出部を構成する該第２導電型半導体領域の一部にその表
面からの不純物拡散により形成され、該第１の第２導電
型半導体層より不純物濃度の高い第２の第２導電型半導
体層を備えている。そのことにより上記目的が達成され
る。
【００４３】この発明（請求項５）は、請求項４記載の
回路内蔵受光素子において、前記第２の第２導電型半導
体層を、前記回路素子としての縦型ＰＮＰトランジスタ
のベース領域と同時に形成したものとしたものである。
回路内蔵受光素子において、前記第２の第２導電型半導
体層を、前記回路素子としての縦型ＰＮＰトランジスタ
のベース領域と同時に形成したものとしたものである。
【００４４】この発明（請求項６）に係る回路内蔵受光
素子は、第１導電型半導体基板と、該第１導電型半導体
基板上に形成された第１の第２導電型半導体層と、該第
１の第２導電型半導体層を複数の第２導電型半導体領域
に分割する第１の第１導電型半導体層とを備えている。
素子は、第１導電型半導体基板と、該第１導電型半導体
基板上に形成された第１の第２導電型半導体層と、該第
１の第２導電型半導体層を複数の第２導電型半導体領域
に分割する第１の第１導電型半導体層とを備えている。
【００４５】本回路内蔵受光素子では、該分割された個
々の第２導電型半導体領域とその下側の第１導電型半導
体基板とにより、信号光を検出してその光電変換信号を
出力する光検出部が複数構成され、該複数の光検出部に
より分割フォトダイオードが形成されるとともに、該第
１の第２導電型半導体層の、該分割フォトダイオードの
形成領域とは電気的に分離された領域に、該光電変換信
号を処理する信号処理回路を構成する回路素子が形成さ
れている。
々の第２導電型半導体領域とその下側の第１導電型半導
体基板とにより、信号光を検出してその光電変換信号を
出力する光検出部が複数構成され、該複数の光検出部に
より分割フォトダイオードが形成されるとともに、該第
１の第２導電型半導体層の、該分割フォトダイオードの
形成領域とは電気的に分離された領域に、該光電変換信
号を処理する信号処理回路を構成する回路素子が形成さ
れている。
【００４６】そして、本回路内蔵受光素子は、該第１の
第１導電型半導体層からなる分割部のうち、該信号光が
照射される分割部の近傍の該第１の第２導電型半導体層
の表面部分にのみ、該信号光のビーム径程度の大きさの
範囲に渡って形成された第２の第１導電型半導体層を有
している。そのことにより上記目的が達成される。
第１導電型半導体層からなる分割部のうち、該信号光が
照射される分割部の近傍の該第１の第２導電型半導体層
の表面部分にのみ、該信号光のビーム径程度の大きさの
範囲に渡って形成された第２の第１導電型半導体層を有
している。そのことにより上記目的が達成される。
【００４７】以下、本発明の作用について説明する。
【００４８】本発明（請求項１）においては、分割フォ
トダイオードを構成する第１導電型半導体基板の、分割
フォトダイオードの分割部の近傍のみに第２の第２導電
型半導体層を形成したから、分割部の下部で発生した光
キャリアが該分割部を迂回してＰＮ接合部に至る経路に
おける、光キャリアが拡散で移動する部分を、第２の第
２導電型半導体層の存在により短くでき、光キャリアが
分割部を迂回することによる分割部での応答速度の低下
を抑制できる。
トダイオードを構成する第１導電型半導体基板の、分割
フォトダイオードの分割部の近傍のみに第２の第２導電
型半導体層を形成したから、分割部の下部で発生した光
キャリアが該分割部を迂回してＰＮ接合部に至る経路に
おける、光キャリアが拡散で移動する部分を、第２の第
２導電型半導体層の存在により短くでき、光キャリアが
分割部を迂回することによる分割部での応答速度の低下
を抑制できる。
【００４９】また、分割フォトダイオードを構成する第
１の第２導電型半導体層の表面に、上記第２の第２導電
型半導体層の上方部分を覆うよう、第２の第１導電型半
導体層を形成したので、第２の第２導電型半導体層上方
で発生した光キャリアが該第２の第１導電型半導体層に
吸い上げられることとなって、該光キャリアがこの第２
導電型半導体層を回り込んでＰＮ接合部に達するという
こうとがなくなり、これにより、上記第２の第２導電型
半導体層を設けたことによる応答速度の低下を回避でき
る。
１の第２導電型半導体層の表面に、上記第２の第２導電
型半導体層の上方部分を覆うよう、第２の第１導電型半
導体層を形成したので、第２の第２導電型半導体層上方
で発生した光キャリアが該第２の第１導電型半導体層に
吸い上げられることとなって、該光キャリアがこの第２
導電型半導体層を回り込んでＰＮ接合部に達するという
こうとがなくなり、これにより、上記第２の第２導電型
半導体層を設けたことによる応答速度の低下を回避でき
る。
【００５０】しかも、上記第２の第２導電型半導体層及
び第２の第１導電型半導体層は、分割部の近傍にのみ形
成されているので、これらの層に起因する分割フォトダ
イオードにおける接合容量を小さいものとでき、分割フ
ォトダイオードからの光電変換信号の処理回路での高周
波ノイズレベルを低減することができる。
び第２の第１導電型半導体層は、分割部の近傍にのみ形
成されているので、これらの層に起因する分割フォトダ
イオードにおける接合容量を小さいものとでき、分割フ
ォトダイオードからの光電変換信号の処理回路での高周
波ノイズレベルを低減することができる。
【００５１】この発明（請求項２）においては、前記第
２の第１導電型半導体層を、前記信号光が照射される分
割部近傍にのみ、該信号光のビーム径程度の大きさの狭
い範囲に渡って形成し、前記第２の第２導電型半導体層
を、その平面パターンが該第２の第１導電型半導体層の
平面パターンをはみ出さないよう形成したので、分割フ
ォトダイオードの容量をさらに低減でき、その容量低減
の分だけ高周波ノイズレベルを低減することができる。
２の第１導電型半導体層を、前記信号光が照射される分
割部近傍にのみ、該信号光のビーム径程度の大きさの狭
い範囲に渡って形成し、前記第２の第２導電型半導体層
を、その平面パターンが該第２の第１導電型半導体層の
平面パターンをはみ出さないよう形成したので、分割フ
ォトダイオードの容量をさらに低減でき、その容量低減
の分だけ高周波ノイズレベルを低減することができる。
【００５２】つまり、実際に高い応答性が必要なＲＦ信
号を含む信号光は、分割フォトダイオードのすべての分
割部に照射される訳でないので、照射される分割部にの
み上記第２の第１導電型半導体層を、照射される信号光
のビーム径に対応した狭い範囲に形成し、第１導電型半
導体基板上の分割部近傍のみに上記第２の第１導電型半
導体層をはみ出ないように第２の第２導電型半導体層を
形成することにより、分割フォトダイオードの容量を低
減できる。しかも、この場合、高い応答性を必要とする
ＲＦ信号を含む信号光が実際に照射される分割部では、
その近傍に第２の第２導電型半導体層が位置しているた
め、光キャリアが分割部を迂回することによる応答速度
の低下は生じない。
号を含む信号光は、分割フォトダイオードのすべての分
割部に照射される訳でないので、照射される分割部にの
み上記第２の第１導電型半導体層を、照射される信号光
のビーム径に対応した狭い範囲に形成し、第１導電型半
導体基板上の分割部近傍のみに上記第２の第１導電型半
導体層をはみ出ないように第２の第２導電型半導体層を
形成することにより、分割フォトダイオードの容量を低
減できる。しかも、この場合、高い応答性を必要とする
ＲＦ信号を含む信号光が実際に照射される分割部では、
その近傍に第２の第２導電型半導体層が位置しているた
め、光キャリアが分割部を迂回することによる応答速度
の低下は生じない。
【００５３】この発明（請求項３）においては、上記第
２の第２導電型半導体層を信号光が照射される分割部の
近傍のみに製造プロセスのデザインルールの最小寸法パ
ターンでもって形成し、第２の第１導電型半導体層を上
記第２の第２導電型半導体層を覆うように形成したの
で、さらに接合面積を小さくでき、このため分割フォト
ダイオードの容量をより低減でき、高周波ノイズレベル
のさらなる低減を図ることができる。
２の第２導電型半導体層を信号光が照射される分割部の
近傍のみに製造プロセスのデザインルールの最小寸法パ
ターンでもって形成し、第２の第１導電型半導体層を上
記第２の第２導電型半導体層を覆うように形成したの
で、さらに接合面積を小さくでき、このため分割フォト
ダイオードの容量をより低減でき、高周波ノイズレベル
のさらなる低減を図ることができる。
【００５４】また、この場合、信号光が照射される部分
には、分割部近傍の第２導電型半導体層及びその上方を
覆う第１導電型半導体層が形成されていない領域がある
ため、光キャリアの分割部あるいは該第２導電型半導体
層の迂回により若干応答速度が低下するが、分割フォト
ダイオードにおける接合容量に起因する高周波ノイズレ
ベルの低減が重要な場合には、この構造は、接合容量の
低減効果は大きく、有用なものとなる。
には、分割部近傍の第２導電型半導体層及びその上方を
覆う第１導電型半導体層が形成されていない領域がある
ため、光キャリアの分割部あるいは該第２導電型半導体
層の迂回により若干応答速度が低下するが、分割フォト
ダイオードにおける接合容量に起因する高周波ノイズレ
ベルの低減が重要な場合には、この構造は、接合容量の
低減効果は大きく、有用なものとなる。
【００５５】この発明（請求項４）においては、分割フ
ォトダイオードの光検出部を構成する、第１導電型半導
体基板上の第２導電型半導体領域内に、該領域より不純
物濃度の高い第２導電型半導体層を不純物拡散により形
成したので、第２導電型半導体層の不純物濃度の勾配を
利用することにより、第２導電型半導体領域内で発生し
た光キャリアがＰＮ接合部まで至る経路における、該光
キャリアの拡散で移動する距離を短くでき、応答速度の
高速化が可能となる。
ォトダイオードの光検出部を構成する、第１導電型半導
体基板上の第２導電型半導体領域内に、該領域より不純
物濃度の高い第２導電型半導体層を不純物拡散により形
成したので、第２導電型半導体層の不純物濃度の勾配を
利用することにより、第２導電型半導体領域内で発生し
た光キャリアがＰＮ接合部まで至る経路における、該光
キャリアの拡散で移動する距離を短くでき、応答速度の
高速化が可能となる。
【００５６】例えば、使用する半導体レーザーの波長が
短い場合、分割フォトダイオードの光照射面からみて深
い部分で発生する光キャリアが少なくなるので、分割部
の下部で発生する光キャリアの分割部迂回による応答速
度の低下は問題にならなくなり、上記第２の第１導電型
半導体層や第２の第２導電型半導体層を形成する必要が
ない。これに対し、分割フォトダイオードを構成する、
第１導電型半導体基板上の第２導電型半導体層で発生し
た光キャリアは、該第２導電型半導体層中を拡散により
移動して第１導電型半導体基板との接合面へ到達する。
このため第２導電型半導体層で発生した光キャリアが拡
散で移動する距離が長いと応答速度が遅くなる。
短い場合、分割フォトダイオードの光照射面からみて深
い部分で発生する光キャリアが少なくなるので、分割部
の下部で発生する光キャリアの分割部迂回による応答速
度の低下は問題にならなくなり、上記第２の第１導電型
半導体層や第２の第２導電型半導体層を形成する必要が
ない。これに対し、分割フォトダイオードを構成する、
第１導電型半導体基板上の第２導電型半導体層で発生し
た光キャリアは、該第２導電型半導体層中を拡散により
移動して第１導電型半導体基板との接合面へ到達する。
このため第２導電型半導体層で発生した光キャリアが拡
散で移動する距離が長いと応答速度が遅くなる。
【００５７】そこで、分割フォトダイオードを構成す
る、第１導電型半導体基板上の第１の第２導電型半導体
層の表面からの不純物拡散により、該半導体層より不純
物濃度の高い第３の第２導電型半導体層を形成し、第３
の第２導電型半導体層による濃度勾配によるポテンシャ
ルを利用することにより、上記第１の第２導電型半導体
層中を光キャリアが拡散により移動する距離を短くで
き、応答速度の改善を図ることができる。
る、第１導電型半導体基板上の第１の第２導電型半導体
層の表面からの不純物拡散により、該半導体層より不純
物濃度の高い第３の第２導電型半導体層を形成し、第３
の第２導電型半導体層による濃度勾配によるポテンシャ
ルを利用することにより、上記第１の第２導電型半導体
層中を光キャリアが拡散により移動する距離を短くで
き、応答速度の改善を図ることができる。
【００５８】この発明（請求項５）においては、上記第
３の第２導電型半導体層を縦型ＰＮＰトランジスタのベ
ース領域と同時に形成することにより、工程を増やすこ
となく該第３の第２導電型半導体層を形成でき、製造コ
ストの点で有利となる。
３の第２導電型半導体層を縦型ＰＮＰトランジスタのベ
ース領域と同時に形成することにより、工程を増やすこ
となく該第３の第２導電型半導体層を形成でき、製造コ
ストの点で有利となる。
【００５９】この発明（請求項６）においては、分割フ
ォトダイオードの分割部のうち、信号光が照射される分
割部の近傍の、光検出部を構成する第１の第２導電型半
導体層の表面部分にのみ、信号光のビーム径程度の大き
さの範囲に渡って第２の第１導電型半導体層を形成した
ので、応答速度の改善が可能となる。
ォトダイオードの分割部のうち、信号光が照射される分
割部の近傍の、光検出部を構成する第１の第２導電型半
導体層の表面部分にのみ、信号光のビーム径程度の大き
さの範囲に渡って第２の第１導電型半導体層を形成した
ので、応答速度の改善が可能となる。
【００６０】つまり、使用する半導体レーザの波長が短
い場合、分割フォトダイオードの光検出部を構成する第
２導電型半導体領域内に第２の第１導電型半導体層のみ
を、信号光のビーム径程度の大きさで形成し、上記第２
の第２導電型半導体層を形成しない構造にすることによ
り、第１導電型半導体層による分割フォトダイオードの
容量増大は多少あるものの、光検出部を構成する第２導
電型半導体層で発生する光キャリアを第２の第１導電型
半導体層によって吸い上げることができ、光検出部の第
２導電型半導体領域で発生した光キャリアの拡散により
移動する距離に起因する応答速度の遅延を小さくでき
る。
い場合、分割フォトダイオードの光検出部を構成する第
２導電型半導体領域内に第２の第１導電型半導体層のみ
を、信号光のビーム径程度の大きさで形成し、上記第２
の第２導電型半導体層を形成しない構造にすることによ
り、第１導電型半導体層による分割フォトダイオードの
容量増大は多少あるものの、光検出部を構成する第２導
電型半導体層で発生する光キャリアを第２の第１導電型
半導体層によって吸い上げることができ、光検出部の第
２導電型半導体領域で発生した光キャリアの拡散により
移動する距離に起因する応答速度の遅延を小さくでき
る。
【００６１】言い換えると、上記第２の第１の導電型半
導体層を形成しないとき、第１の第２導電型半導体層で
発生する光キャリアは、第１導電型半導体基板との接合
面へ到達するが、拡散によって移動するため応答速度が
遅い。しかし、上記第２の第１導電型半導体層を形成す
ると、第１の第２導電型半導体層で発生する光キャリア
は、より近くの第２の第１導電型半導体層との接合へ到
達するため拡散による移動距離が短くなり、応答速度が
改善できる。
導体層を形成しないとき、第１の第２導電型半導体層で
発生する光キャリアは、第１導電型半導体基板との接合
面へ到達するが、拡散によって移動するため応答速度が
遅い。しかし、上記第２の第１導電型半導体層を形成す
ると、第１の第２導電型半導体層で発生する光キャリア
は、より近くの第２の第１導電型半導体層との接合へ到
達するため拡散による移動距離が短くなり、応答速度が
改善できる。
【００６２】
【発明の実施の形態】以下、本発明の基本原理について
図を用いて説明する。
図を用いて説明する。
【００６３】分割フォトダイオードの容量を低減し、そ
れにより、該分割フォトダイオードを搭載した回路内蔵
受光素子での高周波ノイズレベルを低減するという課題
を解決するためには、図１２に示すＮ+型拡散層１３と
Ｐ+型拡散層１６をできるだけ小さくして、Ｎ+型拡散層
１３とＰ型シリコン基板１１およびＮ型エピタキシャル
層１４とＰ+型拡散層１６の接合容量を低減することが
不可欠である。
れにより、該分割フォトダイオードを搭載した回路内蔵
受光素子での高周波ノイズレベルを低減するという課題
を解決するためには、図１２に示すＮ+型拡散層１３と
Ｐ+型拡散層１６をできるだけ小さくして、Ｎ+型拡散層
１３とＰ型シリコン基板１１およびＮ型エピタキシャル
層１４とＰ+型拡散層１６の接合容量を低減することが
不可欠である。
【００６４】一方、応答速度を低下させないようにする
には、Ｎ+型拡散層１３は、分割フォトダイオードの分
割部の付近に形成することが必要不可欠である。例えば
１００μｍ□の分割フォトダイオードでは、Ｎ型エピタ
キシャル層１４の比抵抗が３Ωｃｍ、Ｐ型シリコン基板
１１の比低抗が４０Ωｃｍの場合、Ｎ型エピタキシャル
層１４とＰ+型拡散層１６との接合容量は、０．６３ｐ
Ｆ（逆バイアス２．５Ｖ）であり、Ｎ+型拡散層１３と
Ｐ型シリコン基板１１との接合容量は、０．２５ｐＦ
（逆バイアス２．５Ｖ）であるので、Ｎ型エピタキシャ
ル層１４とＰ+型拡散層１６との接合容量をなくす、つ
まり、Ｐ+型拡散層１６を形成しないことが接合容量の
低減に効果がある。
には、Ｎ+型拡散層１３は、分割フォトダイオードの分
割部の付近に形成することが必要不可欠である。例えば
１００μｍ□の分割フォトダイオードでは、Ｎ型エピタ
キシャル層１４の比抵抗が３Ωｃｍ、Ｐ型シリコン基板
１１の比低抗が４０Ωｃｍの場合、Ｎ型エピタキシャル
層１４とＰ+型拡散層１６との接合容量は、０．６３ｐ
Ｆ（逆バイアス２．５Ｖ）であり、Ｎ+型拡散層１３と
Ｐ型シリコン基板１１との接合容量は、０．２５ｐＦ
（逆バイアス２．５Ｖ）であるので、Ｎ型エピタキシャ
ル層１４とＰ+型拡散層１６との接合容量をなくす、つ
まり、Ｐ+型拡散層１６を形成しないことが接合容量の
低減に効果がある。
【００６５】ところが、図１４（ｂ）に示す分割フォト
ダイオードＰＤ３０ａのようにＮ+型拡散層１３を形成
して、その上部にＰ+型拡散層１６を形成しない場合、
上記Ｎ+型拡散層１３の上側で発生した光キャリアは、
５０〜１００μｍの幅があるＮ+型拡散層１３を迂回し
てＰ型シリコン基板１１へ拡散により移動する。このた
め、Ｎ+型拡散層１３の上側で発生した光キャリアにつ
いては、Ｎ+型拡散層１３を形成したためにかえって応
答性が悪くなってしまうことがわかった。
ダイオードＰＤ３０ａのようにＮ+型拡散層１３を形成
して、その上部にＰ+型拡散層１６を形成しない場合、
上記Ｎ+型拡散層１３の上側で発生した光キャリアは、
５０〜１００μｍの幅があるＮ+型拡散層１３を迂回し
てＰ型シリコン基板１１へ拡散により移動する。このた
め、Ｎ+型拡散層１３の上側で発生した光キャリアにつ
いては、Ｎ+型拡散層１３を形成したためにかえって応
答性が悪くなってしまうことがわかった。
【００６６】また、図１４（ｃ）に示すように、Ｎ+型
拡散層１３の上部のＰ+型拡散層１６は、Ｎ+型拡散層１
３の上部のＮ型エピタキシャル層１４で発生した光キャ
リアを吸い上げることにより応答性を改善する働きをし
ていることがわかった。つまり、Ｐ+型拡散層１６はＮ+
型拡散層１３を覆うように形成することが重要であり、
なくすことはできないことがわかった。
拡散層１３の上部のＰ+型拡散層１６は、Ｎ+型拡散層１
３の上部のＮ型エピタキシャル層１４で発生した光キャ
リアを吸い上げることにより応答性を改善する働きをし
ていることがわかった。つまり、Ｐ+型拡散層１６はＮ+
型拡散層１３を覆うように形成することが重要であり、
なくすことはできないことがわかった。
【００６７】従って、応答速度を低下させずにＰ+型拡
散層１６を小さくするためには、Ｎ+型拡散層１３の形
成領域を小さくして、それを覆うようにＰ+型拡散層１
６を形成することが重要であることがわかった。
散層１６を小さくするためには、Ｎ+型拡散層１３の形
成領域を小さくして、それを覆うようにＰ+型拡散層１
６を形成することが重要であることがわかった。
【００６８】以下、上記のような本発明の着眼点を踏ま
えた上で、本発明の各実施形態について説明する。
えた上で、本発明の各実施形態について説明する。
【００６９】（実施形態１）図１は、本発明の実施形態
１による回路内蔵受光素子に搭載された分割フォトダイ
オードの構造を説明するための図であり、図１（ａ）
は、該分割フォトダイオードの平面図、図１（ｂ）は該
図１（ａ）におけるａ−ａ’線部分の断面構造を示す図
である。図３は、この実施形態１の回路内蔵受光素子の
構成を示す断面図であり、上記分割フォトダイオードの
断面構造とともに、該回路内蔵受光素子に内蔵された信
号処理回路における回路素子の断面構造を示している。
１による回路内蔵受光素子に搭載された分割フォトダイ
オードの構造を説明するための図であり、図１（ａ）
は、該分割フォトダイオードの平面図、図１（ｂ）は該
図１（ａ）におけるａ−ａ’線部分の断面構造を示す図
である。図３は、この実施形態１の回路内蔵受光素子の
構成を示す断面図であり、上記分割フォトダイオードの
断面構造とともに、該回路内蔵受光素子に内蔵された信
号処理回路における回路素子の断面構造を示している。
【００７０】なお、これらの図においても、反射防止膜
としてのシリコン酸化膜やシリコン窒化膜、およびメタ
ル工程以後の工程により形成される構造、例えば、多層
配線、保護膜等は省略している。
としてのシリコン酸化膜やシリコン窒化膜、およびメタ
ル工程以後の工程により形成される構造、例えば、多層
配線、保護膜等は省略している。
【００７１】図において、ＰＤ１は本実施形態の回路内
蔵受光素子１０１に搭載されている４分割フォトダイオ
ードで、そのＰ型シリコン基板１上にはＮ型エピタキシ
ャル層４が形成されている。該基板１とＮ型エピタキシ
ャル層４との境界部分には、選択的にＰ+型埋込拡散層
２が形成されており、該Ｎ型エピタキシャル層４の表面
部分には、該Ｐ+型埋込拡散層２に達するようＰ+型分離
拡散層５が形成されている。また、上記Ｐ+型埋込拡散
層２及びこれにつながるＰ+型分離拡散層５により、上
記Ｎ型エピタキシャル層４が複数のＮ型エピタキシャル
領域４ａに分割されている。ここで、該分割された個々
のＮ型エピタキシャル領域４ａとその下側の基板部分と
により、信号光を検出する光検出フォトダイオード部Ｐ
Ｄａ，ＰＤｂ，ＰＤｃ，ＰＤｄが形成されている。そし
て、上記４分割フォトダイオードは、これらの光検出フ
ォトダイオード部ＰＤａ〜ＰＤｄにより構成されてい
る。
蔵受光素子１０１に搭載されている４分割フォトダイオ
ードで、そのＰ型シリコン基板１上にはＮ型エピタキシ
ャル層４が形成されている。該基板１とＮ型エピタキシ
ャル層４との境界部分には、選択的にＰ+型埋込拡散層
２が形成されており、該Ｎ型エピタキシャル層４の表面
部分には、該Ｐ+型埋込拡散層２に達するようＰ+型分離
拡散層５が形成されている。また、上記Ｐ+型埋込拡散
層２及びこれにつながるＰ+型分離拡散層５により、上
記Ｎ型エピタキシャル層４が複数のＮ型エピタキシャル
領域４ａに分割されている。ここで、該分割された個々
のＮ型エピタキシャル領域４ａとその下側の基板部分と
により、信号光を検出する光検出フォトダイオード部Ｐ
Ｄａ，ＰＤｂ，ＰＤｃ，ＰＤｄが形成されている。そし
て、上記４分割フォトダイオードは、これらの光検出フ
ォトダイオード部ＰＤａ〜ＰＤｄにより構成されてい
る。
【００７２】そしてこの分割フォトダイオードＰＤ１で
は、各光検出部ＰＤａ〜ＰＤｄを構成するＰ型シリコン
基板部分の、分割フォトダイオードの分割部Ｂの近傍に
のみＮ+型埋込拡散層３が形成されている。また上記分
割部ＢとなるＰ+型拡散層５を含むＮ型エピタキシャル
領域４ａの表面部分には、分割部Ｂ近傍のＮ+型埋込拡
散層３の上方を覆うようＰ+型拡散層１６が形成されて
いる。
は、各光検出部ＰＤａ〜ＰＤｄを構成するＰ型シリコン
基板部分の、分割フォトダイオードの分割部Ｂの近傍に
のみＮ+型埋込拡散層３が形成されている。また上記分
割部ＢとなるＰ+型拡散層５を含むＮ型エピタキシャル
領域４ａの表面部分には、分割部Ｂ近傍のＮ+型埋込拡
散層３の上方を覆うようＰ+型拡散層１６が形成されて
いる。
【００７３】さらに、本回路内蔵受光素子１０１では、
図３に示すように、上記Ｎ型エピタキシャル層４の、該
分割フォトダイオードＰＤ１が形成されている領域と電
気的に分離された領域には、該光電変換信号を処理する
信号処理回路ＳＣを構成する回路素子として、例えば、
ＮＰＮトランジスタＴａや縦型ＰＮＰトランジスタＴｂ
が形成されている。なお、上記Ｎ型エピタキシャル層４
の表面には、シリコン酸化膜やシリコン窒化膜等の反射
防止膜が形成されているが、ここでは図示していない。
なお、図１（ａ）中、ＸはＰ+型拡散層６の、分割部Ｂ
の長手方向と直交する方向の幅寸法である。
図３に示すように、上記Ｎ型エピタキシャル層４の、該
分割フォトダイオードＰＤ１が形成されている領域と電
気的に分離された領域には、該光電変換信号を処理する
信号処理回路ＳＣを構成する回路素子として、例えば、
ＮＰＮトランジスタＴａや縦型ＰＮＰトランジスタＴｂ
が形成されている。なお、上記Ｎ型エピタキシャル層４
の表面には、シリコン酸化膜やシリコン窒化膜等の反射
防止膜が形成されているが、ここでは図示していない。
なお、図１（ａ）中、ＸはＰ+型拡散層６の、分割部Ｂ
の長手方向と直交する方向の幅寸法である。
【００７４】次に製造方法について説明する。図２
（ａ）〜図２（ｃ）は、上記回路内蔵受光素子１０１に
おける分割フォトダイオード部分の製造方法をその主要
工程順に示す断面図である。まず、図２（ａ）に示すよ
うに、Ｐ型シリコン基板１の表面の、分割フォトダイオ
ードと他の素子との分離部や、分割フォトダイオードの
分割部となるべき領域にＰ+型埋込拡散層２を形成し、
また上記基板１上の光検出部の形成予定領域における分
割部近傍部分にのみ、Ｎ+型埋込拡散層３を形成する。
（ａ）〜図２（ｃ）は、上記回路内蔵受光素子１０１に
おける分割フォトダイオード部分の製造方法をその主要
工程順に示す断面図である。まず、図２（ａ）に示すよ
うに、Ｐ型シリコン基板１の表面の、分割フォトダイオ
ードと他の素子との分離部や、分割フォトダイオードの
分割部となるべき領域にＰ+型埋込拡散層２を形成し、
また上記基板１上の光検出部の形成予定領域における分
割部近傍部分にのみ、Ｎ+型埋込拡散層３を形成する。
【００７５】次に、図２（ｂ）のようにＰ型シリコン基
板１上の全面にＮ型エピタキシャル層４を成長させた
後、Ｎ型エピタキシャル層４の表面からの不純物拡散に
より、該エピタキシャル層４の表面の、上記Ｐ+型埋込
拡散層２に対応する領域にＰ+型拡散層５を形成する。
これにより分割フォトダイオードの分割部Ｂが形成され
る。
板１上の全面にＮ型エピタキシャル層４を成長させた
後、Ｎ型エピタキシャル層４の表面からの不純物拡散に
より、該エピタキシャル層４の表面の、上記Ｐ+型埋込
拡散層２に対応する領域にＰ+型拡散層５を形成する。
これにより分割フォトダイオードの分割部Ｂが形成され
る。
【００７６】続いて、図２（ｃ）に示すように、Ｎ型エ
ピタキシャル層４の表面の、分割部Ｂとなっている領域
及びその両側近傍部分にのみ、上記Ｎ+型埋込拡散層３
の上方部分を覆うようＰ+型拡散層６を形成する。これ
により、図１に示す４分割フォトダイオードＰＤ１が得
られる。
ピタキシャル層４の表面の、分割部Ｂとなっている領域
及びその両側近傍部分にのみ、上記Ｎ+型埋込拡散層３
の上方部分を覆うようＰ+型拡散層６を形成する。これ
により、図１に示す４分割フォトダイオードＰＤ１が得
られる。
【００７７】また、受光素子１０１の信号処理回路ＳＣ
を構成する回路素子（図３参照）は、通常のバイポーラ
ＩＣプロセスにより上記Ｐ型シリコン基板１上に形成さ
れる。
を構成する回路素子（図３参照）は、通常のバイポーラ
ＩＣプロセスにより上記Ｐ型シリコン基板１上に形成さ
れる。
【００７８】以下、上記回路素子の製造プロセスについ
て図３を用いて簡単に説明する。ここでは、上記回路素
子として、ＮＰＮトランジスタＴａと縦型ＰＮＰトラン
ジスタＴｂとを挙げる。
て図３を用いて簡単に説明する。ここでは、上記回路素
子として、ＮＰＮトランジスタＴａと縦型ＰＮＰトラン
ジスタＴｂとを挙げる。
【００７９】まず、Ｐ型シリコン１上に素子分離のため
のＰウェル５１を形成する。続いて、そのＰウェル５１
の表面に、ＮＰＮトランジスタＴａのコレクタ抵抗を低
減するための高濃度のＮ+型埋込拡散層５２ａを形成す
る。また、縦型ＰＮＰトランジスタＴｂの形成予定領域
にはＮ+型埋込拡散層５２ｂを形成する。さらに、素子
分離のための高濃度のＰ+型埋込拡散層５３を基板表面
に形成すると同時に、ＰＮＰトランジスタＴｂのコレク
タ抵抗を低減するための高濃度のＰ+型埋込拡散層５３
ｂを形成する。
のＰウェル５１を形成する。続いて、そのＰウェル５１
の表面に、ＮＰＮトランジスタＴａのコレクタ抵抗を低
減するための高濃度のＮ+型埋込拡散層５２ａを形成す
る。また、縦型ＰＮＰトランジスタＴｂの形成予定領域
にはＮ+型埋込拡散層５２ｂを形成する。さらに、素子
分離のための高濃度のＰ+型埋込拡散層５３を基板表面
に形成すると同時に、ＰＮＰトランジスタＴｂのコレク
タ抵抗を低減するための高濃度のＰ+型埋込拡散層５３
ｂを形成する。
【００８０】その後、Ｎ型エピタキシャル層４を形成
し、ＮＰＮトランジスタＴａのコレクタ抵抗を低減する
ためのＮウェル５５ａ及びＰＮＰトランジスタＴｂのＮ
型ベース拡散層５５ｂを形成し、素子分離のための高濃
度のＰ+型分離拡散層５４を形成する。
し、ＮＰＮトランジスタＴａのコレクタ抵抗を低減する
ためのＮウェル５５ａ及びＰＮＰトランジスタＴｂのＮ
型ベース拡散層５５ｂを形成し、素子分離のための高濃
度のＰ+型分離拡散層５４を形成する。
【００８１】さらに、Ｎウェル５５ａ上にＮＰＮトラン
ジスタＴａのＰ型べース拡散層５６ａを形成するととも
に、上記ＰＮＰトランジスタＴｂのＮ型ベース拡散層５
５ｂの表面にそのＰ型エミッタ拡散層５６ｂを形成す
る。
ジスタＴａのＰ型べース拡散層５６ａを形成するととも
に、上記ＰＮＰトランジスタＴｂのＮ型ベース拡散層５
５ｂの表面にそのＰ型エミッタ拡散層５６ｂを形成す
る。
【００８２】そして、最後に上記ＮＰＮトランジスタＴ
ａのＰ型べース拡散層５６ａの表面領域にそのエミッタ
拡散層５７ａを形成する。これにより信号処理回路ＳＣ
を構成する回路素子が得られる。ここで、Ｎ型エピタキ
シャル層４、Ｐ+型埋込拡散層５３，Ｐ+型分離拡散層５
４の形成は、上記分割フォトダイオードの形成領域にお
けるＮ型エピタキシャル層４、Ｐ+型埋込拡散層２，Ｐ+
型分離拡散層３と共通する工程で行われる。
ａのＰ型べース拡散層５６ａの表面領域にそのエミッタ
拡散層５７ａを形成する。これにより信号処理回路ＳＣ
を構成する回路素子が得られる。ここで、Ｎ型エピタキ
シャル層４、Ｐ+型埋込拡散層５３，Ｐ+型分離拡散層５
４の形成は、上記分割フォトダイオードの形成領域にお
けるＮ型エピタキシャル層４、Ｐ+型埋込拡散層２，Ｐ+
型分離拡散層３と共通する工程で行われる。
【００８３】このような構成の本実施形態１の回路内蔵
受光素子１０１では、分割フォトダイオードＰＤ１にお
けるＮ+型拡散層３とＰ+型拡散層６の面積が従来の図１
２に示す分割フォトダイオードの構造と比べて小さく、
分割フォトダイオードの容量が低減されている。これに
より分割フォトダイオードからの光電変換信号における
高周波ノイズレベルを低減できる。
受光素子１０１では、分割フォトダイオードＰＤ１にお
けるＮ+型拡散層３とＰ+型拡散層６の面積が従来の図１
２に示す分割フォトダイオードの構造と比べて小さく、
分割フォトダイオードの容量が低減されている。これに
より分割フォトダイオードからの光電変換信号における
高周波ノイズレベルを低減できる。
【００８４】また、Ｎ+型拡散層３がＰ+型拡散層からな
る分割部の近傍に位置しているので、分割部での応答速
度が低下しないための条件を満たしており、つまり高い
応答性が必要であるＲＰ信号を読み取るときに信号光が
照射される分割部の構造は図１２と同等であり、図１２
に示す従来の構造の分割フォトダイオードに対し応答速
度が劣ることはない。
る分割部の近傍に位置しているので、分割部での応答速
度が低下しないための条件を満たしており、つまり高い
応答性が必要であるＲＰ信号を読み取るときに信号光が
照射される分割部の構造は図１２と同等であり、図１２
に示す従来の構造の分割フォトダイオードに対し応答速
度が劣ることはない。
【００８５】こうして分割フォトダイオードでの応答性
を従来の分割フォトダイオードに比べて低下させること
なく高周波ノイズレベルを低減する構造が得られる。
を従来の分割フォトダイオードに比べて低下させること
なく高周波ノイズレベルを低減する構造が得られる。
【００８６】（実施形態２）図４は本発明の実施形態２
による回路内蔵受光素子を説明するための平面図であ
り、該回路内蔵受光素子に搭載されている分割フォトダ
イオードを示している。
による回路内蔵受光素子を説明するための平面図であ
り、該回路内蔵受光素子に搭載されている分割フォトダ
イオードを示している。
【００８７】図において、ＰＤ２は本実施形態２の回路
内蔵受光素子に搭載された分割フォトダイオードであ
る。この分割フォトダイオードＰＤ２では、実施形態１
の分割フォトダイオードＰＤ１における、分割部Ｂの全
体に渡ってその近傍に形成したＮ+型拡散層３、及び該
Ｎ+型拡散層３を覆うようその上方に形成したＰ+型拡散
層６に代えて、これらの拡散層より面積の小さいＮ+型
拡散層３ａ及びＰ+型拡散層６ａを備えたものである。
内蔵受光素子に搭載された分割フォトダイオードであ
る。この分割フォトダイオードＰＤ２では、実施形態１
の分割フォトダイオードＰＤ１における、分割部Ｂの全
体に渡ってその近傍に形成したＮ+型拡散層３、及び該
Ｎ+型拡散層３を覆うようその上方に形成したＰ+型拡散
層６に代えて、これらの拡散層より面積の小さいＮ+型
拡散層３ａ及びＰ+型拡散層６ａを備えたものである。
【００８８】つまり、この実施形態２の分割フォトダイ
オードＰＤ２は、フォーカス後、ＲＦ信号を読み取る際
に照射される分割部の近傍の領域、例えばビーム径５０
μｍφ程度の信号光が照射される範囲内の領域にのみ形
成されたＰ+型拡散層６ａと、Ｐ型シリコン基板１上の
分割部Ｂの近傍に、その平面パターンが上記Ｐ+型拡散
層６の平面パターンをはみ出さないように形成されたＮ
+型拡散層３ａとを備えたものであり、その他の構成は
実施形態１と同一である。
オードＰＤ２は、フォーカス後、ＲＦ信号を読み取る際
に照射される分割部の近傍の領域、例えばビーム径５０
μｍφ程度の信号光が照射される範囲内の領域にのみ形
成されたＰ+型拡散層６ａと、Ｐ型シリコン基板１上の
分割部Ｂの近傍に、その平面パターンが上記Ｐ+型拡散
層６の平面パターンをはみ出さないように形成されたＮ
+型拡散層３ａとを備えたものであり、その他の構成は
実施形態１と同一である。
【００８９】次に作用効果について説明する。本発明の
目的の１つは、図１２に示す従来の分割フォトダイオー
ドＰＤ３０の構造と比較して応答性を低下させることな
く、分割フォトダイオードの容量を低減することにより
高周波ノイズレベルを低減する構造を提案することにあ
る。
目的の１つは、図１２に示す従来の分割フォトダイオー
ドＰＤ３０の構造と比較して応答性を低下させることな
く、分割フォトダイオードの容量を低減することにより
高周波ノイズレベルを低減する構造を提案することにあ
る。
【００９０】図１２の分割フォトダイオードＰＤ３０の
構造の特徴であるＮ+型拡散層１３とＰ+型拡散層１６を
備えたことによる効果について分析した結果、Ｎ+型拡
散層１３は分割フォトダイオードの分割部近傍に形成す
ること、またＰ+型拡散層１６はＮ+型拡散層１３を覆う
ように形成することが重要であることがわかった。
構造の特徴であるＮ+型拡散層１３とＰ+型拡散層１６を
備えたことによる効果について分析した結果、Ｎ+型拡
散層１３は分割フォトダイオードの分割部近傍に形成す
ること、またＰ+型拡散層１６はＮ+型拡散層１３を覆う
ように形成することが重要であることがわかった。
【００９１】上記実施形態１ではこの事実を踏まえて、
分割部の近傍のみにＮ+型拡散層３を形成し、Ｐ+型拡散
層６をＮ+型拡散層３を覆うように形成したが、この実
施形態２は、この分析をより精密に行い、応答性を低下
させることなくさらにＮ+型拡散層３とＰ+型拡散層６を
小さく形成することにより分割フォトダイオードの容量
を低減し、高周波ノイズレベルを低減したものである。
分割部の近傍のみにＮ+型拡散層３を形成し、Ｐ+型拡散
層６をＮ+型拡散層３を覆うように形成したが、この実
施形態２は、この分析をより精密に行い、応答性を低下
させることなくさらにＮ+型拡散層３とＰ+型拡散層６を
小さく形成することにより分割フォトダイオードの容量
を低減し、高周波ノイズレベルを低減したものである。
【００９２】まず、Ｎ+型拡散層３については分割部Ｂ
の近傍に形成することが絶対に必要である。加えてＮ+
型拡散層３を形成した領域では、Ｐ型シリコン基板１と
の接合位置がＮ+型拡散層３を形成しない領域に比べて
深くなる。この場合、Ｎ+型拡散層３の下部で発生した
光キャリアがＰ型シリコン基板１との接合へ拡散により
移動するが、接合位置が深くなることにより拡散により
移動する距離が短くなり、分割部以外でも応答速度が向
上するという効果もあることがわかった。
の近傍に形成することが絶対に必要である。加えてＮ+
型拡散層３を形成した領域では、Ｐ型シリコン基板１と
の接合位置がＮ+型拡散層３を形成しない領域に比べて
深くなる。この場合、Ｎ+型拡散層３の下部で発生した
光キャリアがＰ型シリコン基板１との接合へ拡散により
移動するが、接合位置が深くなることにより拡散により
移動する距離が短くなり、分割部以外でも応答速度が向
上するという効果もあることがわかった。
【００９３】つまり、Ｎ+型拡散層３を形成することに
よる応答速度の向上に寄与する効果としては、分割部の
下部で発生した光キャリアが分割部を迂回して移動する
際の拡散での移動距離が短くなる効果と、Ｐ型シリコン
基板との接合位置が深くなって分割部以外で発生した光
キャリアが移動する際の拡散での移動距離が短くなる効
果があることがわかった。しかし、後者の効果は前者の
効果に比べると、応答速度に対する影響は少ない。
よる応答速度の向上に寄与する効果としては、分割部の
下部で発生した光キャリアが分割部を迂回して移動する
際の拡散での移動距離が短くなる効果と、Ｐ型シリコン
基板との接合位置が深くなって分割部以外で発生した光
キャリアが移動する際の拡散での移動距離が短くなる効
果があることがわかった。しかし、後者の効果は前者の
効果に比べると、応答速度に対する影響は少ない。
【００９４】以上の分析に基づいて応答速度を低下させ
ないで、できるだけＮ+型拡散層３やＰ+型拡散層６を小
さくするため必要最小限な大きさを検討した。
ないで、できるだけＮ+型拡散層３やＰ+型拡散層６を小
さくするため必要最小限な大きさを検討した。
【００９５】詳述すると、光ピックアップに使用される
分割フォトダイオードではまずディスクに対し、信号検
出用光の焦点を合わせなければならない。図１１
（ｂ）、（ｃ）のように信号検出用光の焦点が合ってい
ない状態では、ディスクからの信号光のビームは、分割
フォトダイオードの分割部から離れた箇所にも当たるた
め、分割フォトダイオードはある程度の大きさが必要で
ある。そしてこの状態を検知するためのフォーカス信号
の応答速度はゆっくりでもよい。
分割フォトダイオードではまずディスクに対し、信号検
出用光の焦点を合わせなければならない。図１１
（ｂ）、（ｃ）のように信号検出用光の焦点が合ってい
ない状態では、ディスクからの信号光のビームは、分割
フォトダイオードの分割部から離れた箇所にも当たるた
め、分割フォトダイオードはある程度の大きさが必要で
ある。そしてこの状態を検知するためのフォーカス信号
の応答速度はゆっくりでもよい。
【００９６】逆に、分割フォトダイオードにおける応答
速度が高速である必要がある部分は、信号検出用光の焦
点がディスク上で合っており、ＲＦ信号を読み取り可能
な状態で、信号光が照射される部分のみであり、図１１
（ａ）をみると、このとき信号光は分割フォトダイオー
ドの極一部にしか当たっていないことかわかる。つま
り、ＲＦ信号を読み取る際の応答速度を全く低下させな
いためには、信号光が照射される部分において、Ｎ+型
拡散層３及びＰ+型拡散層６により以下の３つの効果が
発揮されることが必要である。
速度が高速である必要がある部分は、信号検出用光の焦
点がディスク上で合っており、ＲＦ信号を読み取り可能
な状態で、信号光が照射される部分のみであり、図１１
（ａ）をみると、このとき信号光は分割フォトダイオー
ドの極一部にしか当たっていないことかわかる。つま
り、ＲＦ信号を読み取る際の応答速度を全く低下させな
いためには、信号光が照射される部分において、Ｎ+型
拡散層３及びＰ+型拡散層６により以下の３つの効果が
発揮されることが必要である。
【００９７】第１の効果は、分割部で発生した光キャリ
アが分割部を迂回して移動する際の拡散での移動距離が
Ｎ+型拡散層３により短くなるという効果である。第２
の効果は、Ｎ+型拡散層３を形成することにより、Ｐ型
シリコン基板との接合位置が深くなって分割部以外で発
生した光キャリアが拡散で移動する距離が短くなるとい
う効果である。さらに第３の効果は、Ｎ+型拡散層３を
覆うように形成したＰ+型拡散層６により、Ｎ型エピタ
キシャル層４で発生した光キャリアが吸い上げられると
いう効果である。
アが分割部を迂回して移動する際の拡散での移動距離が
Ｎ+型拡散層３により短くなるという効果である。第２
の効果は、Ｎ+型拡散層３を形成することにより、Ｐ型
シリコン基板との接合位置が深くなって分割部以外で発
生した光キャリアが拡散で移動する距離が短くなるとい
う効果である。さらに第３の効果は、Ｎ+型拡散層３を
覆うように形成したＰ+型拡散層６により、Ｎ型エピタ
キシャル層４で発生した光キャリアが吸い上げられると
いう効果である。
【００９８】そこで、ＲＦ信号を読み取る際に信号光が
照射される、分割フォトダイオードにおける高速応答性
が必要となるすべての領域に、Ｎ+型拡散層３を形成す
る必要があり、そのＮ+型拡散層３を覆うようにＰ+型拡
散層６を形成する必要がある。
照射される、分割フォトダイオードにおける高速応答性
が必要となるすべての領域に、Ｎ+型拡散層３を形成す
る必要があり、そのＮ+型拡散層３を覆うようにＰ+型拡
散層６を形成する必要がある。
【００９９】このような観点から実施形態２では、ＲＦ
信号を読み取る際の信号光が照射される、分割フォトダ
イオードにおける高速動作が必要な領域のみに、Ｎ+型
拡散層３ａとＰ+型拡散層６ａを形成しているため、実
施形態１の場合に比べてＮ+型拡散層３ａとＰ+型拡散層
６ａの両方の接合面積を小さくでき、接合容量を低減で
きる。このため高周波ノイズレベルをより低減できると
いう利点がある。
信号を読み取る際の信号光が照射される、分割フォトダ
イオードにおける高速動作が必要な領域のみに、Ｎ+型
拡散層３ａとＰ+型拡散層６ａを形成しているため、実
施形態１の場合に比べてＮ+型拡散層３ａとＰ+型拡散層
６ａの両方の接合面積を小さくでき、接合容量を低減で
きる。このため高周波ノイズレベルをより低減できると
いう利点がある。
【０１００】また、上記分割フォトダイオードにおける
ＲＦ信号の読取りの際の信号光が照射される領域では、
Ｎ+型拡散層３及びＰ+型拡散層６による上記第１〜第３
の効果が発揮されることとなり、応答速度の低下を回避
することができる。
ＲＦ信号の読取りの際の信号光が照射される領域では、
Ｎ+型拡散層３及びＰ+型拡散層６による上記第１〜第３
の効果が発揮されることとなり、応答速度の低下を回避
することができる。
【０１０１】（実施形態３）次に本発明の実施形態３に
よる回路内蔵受光素子の分割フォトダイオードについて
説明する。
よる回路内蔵受光素子の分割フォトダイオードについて
説明する。
【０１０２】この実施形態の分割フォトダイオードは、
上記実施形態２におけるＮ+型拡散層（第２の第２導電
型半導体層）３ａを、信号光が照射される分割部の近傍
のみに製造プロセスのデザインルールの最小寸法パター
ンでもって形成し、Ｐ+型拡散層（第２の第１導電型半
導体層）６ａをＮ+型拡散層３ａを覆うように形成した
ものである。その他の構成は実施形態１，２の分割フォ
トダイオードと同一である。
上記実施形態２におけるＮ+型拡散層（第２の第２導電
型半導体層）３ａを、信号光が照射される分割部の近傍
のみに製造プロセスのデザインルールの最小寸法パター
ンでもって形成し、Ｐ+型拡散層（第２の第１導電型半
導体層）６ａをＮ+型拡散層３ａを覆うように形成した
ものである。その他の構成は実施形態１，２の分割フォ
トダイオードと同一である。
【０１０３】次に作用効果について説明する。上記Ｎ+
型拡散層３ａを形成することによる応答速度に対する効
果のうち、Ｐ型シリコン基板との接合位置を深くして分
割部以外で発生した光キャリアが拡散で移動する距離を
短くするという効果は、分割部で発生した光キャリアが
分割部を迂回して移動する際の拡散での移動距離を短く
するという効果と比べれば、応答速度の向上に対する貢
献度は少ない。このため前者の応答速度に関する効果
と、上記Ｎ+型拡散層３ａやＰ+型拡散層６ａをさらに小
さく形成し、高周波ノイズレベルを低減する効果のいず
れを優先するかについては選択の余地がある。
型拡散層３ａを形成することによる応答速度に対する効
果のうち、Ｐ型シリコン基板との接合位置を深くして分
割部以外で発生した光キャリアが拡散で移動する距離を
短くするという効果は、分割部で発生した光キャリアが
分割部を迂回して移動する際の拡散での移動距離を短く
するという効果と比べれば、応答速度の向上に対する貢
献度は少ない。このため前者の応答速度に関する効果
と、上記Ｎ+型拡散層３ａやＰ+型拡散層６ａをさらに小
さく形成し、高周波ノイズレベルを低減する効果のいず
れを優先するかについては選択の余地がある。
【０１０４】つまり、実施形態２の分割フォトダイオー
ドに比べてＮ+型拡散層３を小さく形成した場合、信号
光が照射される部分のうちで、Ｎ+型拡散層３が存在し
ない部分では、Ｐ型シリコン基板との接合位置か深くな
らず、分割部以外で発生した光キャリアが拡散で移動す
る距離が短くならないので、応答が若干低下する。しか
し、この場合にはＮ+型拡散層３の面積がさらに小さく
できると共に、Ｎ+型拡散層３に対応させて形成するＰ+
型拡散層６ａもさらに小さくできるため、分割フォトダ
イオードの容量を低減でき、高周波ノイズレベルのさら
なる低減を図ることができるという利点がある。
ドに比べてＮ+型拡散層３を小さく形成した場合、信号
光が照射される部分のうちで、Ｎ+型拡散層３が存在し
ない部分では、Ｐ型シリコン基板との接合位置か深くな
らず、分割部以外で発生した光キャリアが拡散で移動す
る距離が短くならないので、応答が若干低下する。しか
し、この場合にはＮ+型拡散層３の面積がさらに小さく
できると共に、Ｎ+型拡散層３に対応させて形成するＰ+
型拡散層６ａもさらに小さくできるため、分割フォトダ
イオードの容量を低減でき、高周波ノイズレベルのさら
なる低減を図ることができるという利点がある。
【０１０５】このため、この実施形態３の構造は、若干
図１２の構造より応答速度が低下するが、それよりはむ
しろ高周波ノイズレベルを低減しなければならない場合
に適した構造である。
図１２の構造より応答速度が低下するが、それよりはむ
しろ高周波ノイズレベルを低減しなければならない場合
に適した構造である。
【０１０６】つまり、この実施形態３では、Ｎ+型拡散
層３ａを、高速が必要なＲＦ信号を読み取る際に信号光
が照射される、分割部及びその近傍領域にのみ、製造プ
ロセスのデザインルールの最小寸法でもって形成し、こ
のように形成したＮ+型拡散層３ａを覆うようにＰ+型拡
散層６ａを形成している。この構造では、Ｎ+型拡散層
３ａやＰ+型拡散層６ａの寸法形状を最小にしているた
め、分割フォトダイオードの容量も最小であり、高周波
ノイズレベルを大きく低減できる。しかし、その一方
で、分割フォトダイオードにおける、ＲＦ信号を読み取
る際に信号光が照射される高速応答が必要な領域が、信
号光のビーム径よりも小さいため、信号光が照射される
領域内の分割部以外の部分では、Ｎ+型拡散層３ａが形
成されていない領域が生じる。この領域ではＰＮ接合の
位置が浅くなるためＰ型シリコン基板１で生じた光キャ
リアが拡散する距離がやや長くなるため、応答速度が若
干低下するが、従来の図１０に示す構造の分割フォトダ
イオードＰＤ２０に比べれば十分に高速な応答速度を確
保できる。
層３ａを、高速が必要なＲＦ信号を読み取る際に信号光
が照射される、分割部及びその近傍領域にのみ、製造プ
ロセスのデザインルールの最小寸法でもって形成し、こ
のように形成したＮ+型拡散層３ａを覆うようにＰ+型拡
散層６ａを形成している。この構造では、Ｎ+型拡散層
３ａやＰ+型拡散層６ａの寸法形状を最小にしているた
め、分割フォトダイオードの容量も最小であり、高周波
ノイズレベルを大きく低減できる。しかし、その一方
で、分割フォトダイオードにおける、ＲＦ信号を読み取
る際に信号光が照射される高速応答が必要な領域が、信
号光のビーム径よりも小さいため、信号光が照射される
領域内の分割部以外の部分では、Ｎ+型拡散層３ａが形
成されていない領域が生じる。この領域ではＰＮ接合の
位置が浅くなるためＰ型シリコン基板１で生じた光キャ
リアが拡散する距離がやや長くなるため、応答速度が若
干低下するが、従来の図１０に示す構造の分割フォトダ
イオードＰＤ２０に比べれば十分に高速な応答速度を確
保できる。
【０１０７】（実施形態４）図５は本発明の実施形態４
による回路内蔵受光素子に搭載された分割フォトダイオ
ードの断面図であり、図１（ｂ）に示す分割フォトダイ
オードの断面部分に対応する部分を示している。この図
でも、酸化膜、窒化膜、およびメタル工程以後の工程に
より形成される構造、例えば、多層配線、保護膜等は省
略している。
による回路内蔵受光素子に搭載された分割フォトダイオ
ードの断面図であり、図１（ｂ）に示す分割フォトダイ
オードの断面部分に対応する部分を示している。この図
でも、酸化膜、窒化膜、およびメタル工程以後の工程に
より形成される構造、例えば、多層配線、保護膜等は省
略している。
【０１０８】図において、ＰＤ４は本実施形態４の回路
内蔵受光素子に搭載されている４分割フォトダイオード
で、そのＰ型シリコン基板１上にはＮ型エピタキシャル
層４が形成されている。該基板１とＮ型エピタキシャル
層４との境界部分には、選択的にＰ+型埋込拡散層２が
形成されており、該Ｎ型エピタキシャル層４の表面部分
には、該Ｐ+型埋込拡散層２に達するようＰ+型分離拡散
層５が形成されている。また、上記Ｐ+型埋込拡散層２
及びこれにつながるＰ+型分離拡散層５により、上記Ｎ
型エピタキシャル層４が複数のＮ型エピタキシャル領域
４ａに分割されている。ここで、該分割された個々のＮ
型エピタキシャル領域４ａとその下側の基板部分とによ
り、信号光を検出する光検出フォトダイオード部ＰＤ
ｃ，ＰＤｄが形成されている。なお図５では図示してい
ないが、図１や図４に示す光検出フォトダイオード部Ｐ
Ｄａ，ＰＤｂも上記基板１上に形成されている。そし
て、上記４分割フォトダイオードＰＤ４は、これらの光
検出フォトダイオード部ＰＤａ〜ＰＤｄにより構成され
ている。
内蔵受光素子に搭載されている４分割フォトダイオード
で、そのＰ型シリコン基板１上にはＮ型エピタキシャル
層４が形成されている。該基板１とＮ型エピタキシャル
層４との境界部分には、選択的にＰ+型埋込拡散層２が
形成されており、該Ｎ型エピタキシャル層４の表面部分
には、該Ｐ+型埋込拡散層２に達するようＰ+型分離拡散
層５が形成されている。また、上記Ｐ+型埋込拡散層２
及びこれにつながるＰ+型分離拡散層５により、上記Ｎ
型エピタキシャル層４が複数のＮ型エピタキシャル領域
４ａに分割されている。ここで、該分割された個々のＮ
型エピタキシャル領域４ａとその下側の基板部分とによ
り、信号光を検出する光検出フォトダイオード部ＰＤ
ｃ，ＰＤｄが形成されている。なお図５では図示してい
ないが、図１や図４に示す光検出フォトダイオード部Ｐ
Ｄａ，ＰＤｂも上記基板１上に形成されている。そし
て、上記４分割フォトダイオードＰＤ４は、これらの光
検出フォトダイオード部ＰＤａ〜ＰＤｄにより構成され
ている。
【０１０９】そしてこの分割フォトダイオードＰＤ４で
は、各光検出部ＰＤａ〜ＰＤｄを構成するＮ型エピタキ
シャル領域４ａには、Ｎ型エピタキシャル層４の表面か
らの不純物拡散により、該Ｎ型エピタキシャル領域４ａ
より濃度の高いＮ型拡散層７が形成されている。
は、各光検出部ＰＤａ〜ＰＤｄを構成するＮ型エピタキ
シャル領域４ａには、Ｎ型エピタキシャル層４の表面か
らの不純物拡散により、該Ｎ型エピタキシャル領域４ａ
より濃度の高いＮ型拡散層７が形成されている。
【０１１０】次に上記分割フォトダイオードの製造方法
について説明する。まず、図６（ａ）に示すようにＰ型
シリコン基板１上の光検出フォトダイオード部の他の素
子との分離部や、分割フォトダイオードにおける分割部
Ｂとなるべき領域に、Ｐ+型埋込拡散層２を形成する。
続いて、Ｐ型シリコン基板１上の全面にＮ型エピタキシ
ャル層４を成長させ、その後、Ｎ型エピタキシャル層４
の表面からの不純物拡散により、該エピタキシャル層４
の表面の、上記Ｐ+型埋込拡散層２に対応する領域にＰ+
型拡散層５を形成する。これにより分割フォトダイオー
ドの分割部Ｂが形成される。
について説明する。まず、図６（ａ）に示すようにＰ型
シリコン基板１上の光検出フォトダイオード部の他の素
子との分離部や、分割フォトダイオードにおける分割部
Ｂとなるべき領域に、Ｐ+型埋込拡散層２を形成する。
続いて、Ｐ型シリコン基板１上の全面にＮ型エピタキシ
ャル層４を成長させ、その後、Ｎ型エピタキシャル層４
の表面からの不純物拡散により、該エピタキシャル層４
の表面の、上記Ｐ+型埋込拡散層２に対応する領域にＰ+
型拡散層５を形成する。これにより分割フォトダイオー
ドの分割部Ｂが形成される。
【０１１１】そして、図６（ｃ）に示すように個々の分
割された光検出フォトダイオード部のＮ型エピタキシャ
ル領域４ａの表面からの不純物の拡散により、該Ｎ型エ
ピタキシャル領域４ａ内にこれより高濃度のＮ型拡散層
７を形成する。
割された光検出フォトダイオード部のＮ型エピタキシャ
ル領域４ａの表面からの不純物の拡散により、該Ｎ型エ
ピタキシャル領域４ａ内にこれより高濃度のＮ型拡散層
７を形成する。
【０１１２】こうして、図５に示す構造の分割フォトダ
イオードＰＤ４が得られる。また、本実施形態の回路内
蔵受光素子における信号処理回路（図示せず）は、通常
のバイポーラＩＣプロセスで、上記実施形態１で説明し
たようにして上記Ｐ型シリコン基板１上に形成される。
イオードＰＤ４が得られる。また、本実施形態の回路内
蔵受光素子における信号処理回路（図示せず）は、通常
のバイポーラＩＣプロセスで、上記実施形態１で説明し
たようにして上記Ｐ型シリコン基板１上に形成される。
【０１１３】次に作用効果について説明する。
【０１１４】例えば、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄ
ｅｏ Ｄｉｓｃ）用の光ピックアップでは、発光素子と
して使用する半導体レーザーの波長が従来のＣＤ−ＲＯ
Ｍ用のピックアップで発光素子として使用する半導体レ
ーザーの波長よりも短くなる。具体的には、ＣＤ−ＲＯ
Ｍ用ピックアップでは半導体レーザーの波長が７８０ｎ
ｍに対し、ＤＶＤ用ピックアップでは半導体レーザーの
波長が６５０ｎｍである。
ｅｏ Ｄｉｓｃ）用の光ピックアップでは、発光素子と
して使用する半導体レーザーの波長が従来のＣＤ−ＲＯ
Ｍ用のピックアップで発光素子として使用する半導体レ
ーザーの波長よりも短くなる。具体的には、ＣＤ−ＲＯ
Ｍ用ピックアップでは半導体レーザーの波長が７８０ｎ
ｍに対し、ＤＶＤ用ピックアップでは半導体レーザーの
波長が６５０ｎｍである。
【０１１５】このことは、ＤＶＤ用ピックアップでは、
回路内蔵受光素子に対する信号光の侵入長（侵入する深
さ）がより浅くなり、ＲＦ信号を読み取るための半導体
レーザーのビームが分割フォトダイオードに照射された
とき、深いところで発生する光キャリアが少ないことを
意味する。この場合、実施形態１の分割フォトダイオー
ドＰＤ１におけるＮ+型拡散層３を形成しなくても、分
割部Ｂでの光キャリアの迂回による応答速度の遅延は減
少する。そのため、分割フォトダイオードに照射される
信号光の波長が短い光ピックアップでは、分割フォトダ
イオードの分割部近傍にＮ+型拡散層３を形成する必要
がなく、また、このＮ+型拡散層３を覆うＰ+型拡散層６
を形成する必要もない。
回路内蔵受光素子に対する信号光の侵入長（侵入する深
さ）がより浅くなり、ＲＦ信号を読み取るための半導体
レーザーのビームが分割フォトダイオードに照射された
とき、深いところで発生する光キャリアが少ないことを
意味する。この場合、実施形態１の分割フォトダイオー
ドＰＤ１におけるＮ+型拡散層３を形成しなくても、分
割部Ｂでの光キャリアの迂回による応答速度の遅延は減
少する。そのため、分割フォトダイオードに照射される
信号光の波長が短い光ピックアップでは、分割フォトダ
イオードの分割部近傍にＮ+型拡散層３を形成する必要
がなく、また、このＮ+型拡散層３を覆うＰ+型拡散層６
を形成する必要もない。
【０１１６】その結果、実施形態１の分割フォトダイオ
ードにおけるＮ+型拡散層３及びＰ+型拡散層６を取り除
いた構造は、図１０に示す従来の分割フォトダイオード
ＰＤ２０と同じ構造となるが、この構造では接合容量は
小さく、高周波ノイズレベルについての問題はない。と
ころが、信号光の波長が短い場合、Ｎ型エピタキシャル
層４内で発生する光キャリアが多く、Ｎ型エピタキシャ
ル層４内を拡散で移動する光キャリア成分が多いため十
分な応答速度は得られないこととなる。
ードにおけるＮ+型拡散層３及びＰ+型拡散層６を取り除
いた構造は、図１０に示す従来の分割フォトダイオード
ＰＤ２０と同じ構造となるが、この構造では接合容量は
小さく、高周波ノイズレベルについての問題はない。と
ころが、信号光の波長が短い場合、Ｎ型エピタキシャル
層４内で発生する光キャリアが多く、Ｎ型エピタキシャ
ル層４内を拡散で移動する光キャリア成分が多いため十
分な応答速度は得られないこととなる。
【０１１７】そこで、この実施形態４では、Ｎ型エピタ
キシャル領域４ａ内に図６（ｃ）のように不純物拡散に
より、該領域４ａより高濃度のＮ型拡散層７を形成し、
その内蔵電界により、Ｎ型エピタキシャル領域４ａ内で
発生する光キャリアを加速することにより、高速化を実
現している。
キシャル領域４ａ内に図６（ｃ）のように不純物拡散に
より、該領域４ａより高濃度のＮ型拡散層７を形成し、
その内蔵電界により、Ｎ型エピタキシャル領域４ａ内で
発生する光キャリアを加速することにより、高速化を実
現している。
【０１１８】また、Ｎ型拡散層７を形成しても新たにＰ
Ｎ接合が生じるわけではないので接合容量は変化しな
い。よって、この実施形態４では、上記実施形態１ない
し３の構造と比較して分割フォトダイオードの接合容量
は最も小さく、そのため高周波ノイズレベルは最も低
い。
Ｎ接合が生じるわけではないので接合容量は変化しな
い。よって、この実施形態４では、上記実施形態１ない
し３の構造と比較して分割フォトダイオードの接合容量
は最も小さく、そのため高周波ノイズレベルは最も低
い。
【０１１９】また、このＮ型拡散層７は信号処理回路部
分に形成される縦型ＰＮＰのベース領域５５ｂ（図３参
照）と同一工程で形成してもよく、この場合、Ｎ型拡散
層７はやや深く形成されるが工程を増やす必要がない。
分に形成される縦型ＰＮＰのベース領域５５ｂ（図３参
照）と同一工程で形成してもよく、この場合、Ｎ型拡散
層７はやや深く形成されるが工程を増やす必要がない。
【０１２０】さらに、上記Ｎ型拡散層７が深く形成され
た場合（図８（ｂ）参照）、これが浅く形成された場合
（図７（ｂ）参照）に比べ、ホールに対するポテンシャ
ルがフラットな平坦部Ｂが短くなる（図７（ａ），図８
（ａ）参照）。図７（ａ），図８（ａ）における濃度勾
配によるポテンシャルの傾斜部Ａでは、ポテンシャルの
傾斜による内蔵電界により光キャリアがドリフトにより
速く移動できるのに対し、ポテンシャルがフラットな平
坦部Ｂではポテンシャル傾斜による内蔵電界がないた
め、拡散のみで移動することとなり、移動速度が遅い。
このことは、Ｎ型拡散層７を深く形成することにより、
移動速度の遅いポテンシャルがフラットな平坦部Ｂの長
さが短くなり、拡散電流の点からも応答速度が改善でき
るという利点があることを意味する。なお、ここで、図
７（ａ），図８（ａ）はそれぞれ図７（ｂ），図８
（ｂ）に示す光検出フォトダイオード部におけるｂ１−
ｂ１’線、ｂ２−ｂ２’線に沿ったホールに対するポテ
ンシャルの分布を示している。
た場合（図８（ｂ）参照）、これが浅く形成された場合
（図７（ｂ）参照）に比べ、ホールに対するポテンシャ
ルがフラットな平坦部Ｂが短くなる（図７（ａ），図８
（ａ）参照）。図７（ａ），図８（ａ）における濃度勾
配によるポテンシャルの傾斜部Ａでは、ポテンシャルの
傾斜による内蔵電界により光キャリアがドリフトにより
速く移動できるのに対し、ポテンシャルがフラットな平
坦部Ｂではポテンシャル傾斜による内蔵電界がないた
め、拡散のみで移動することとなり、移動速度が遅い。
このことは、Ｎ型拡散層７を深く形成することにより、
移動速度の遅いポテンシャルがフラットな平坦部Ｂの長
さが短くなり、拡散電流の点からも応答速度が改善でき
るという利点があることを意味する。なお、ここで、図
７（ａ），図８（ａ）はそれぞれ図７（ｂ），図８
（ｂ）に示す光検出フォトダイオード部におけるｂ１−
ｂ１’線、ｂ２−ｂ２’線に沿ったホールに対するポテ
ンシャルの分布を示している。
【０１２１】なお、上述したように、上記Ｎ型拡散層７
は、信号処理回路部分に形成される縦型ＰＮＰのベース
領域５５ｂ（図３参照）と同一工程で形成するようにし
てもよいが、このＮ型拡散層７は、浅く拡散するＮＰＮ
トランジスタのエミッタをなすＮ型拡散層と同一工程で
形成した第１のＮ型拡散層と、深く拡散する縦型ＰＮＰ
トランジスタのベース領域をなすＮ型拡散層と同一工程
で形成した第２のＮ型拡散層とが重なっている構造でも
よく、この場合も上記と同様の効果がある。
は、信号処理回路部分に形成される縦型ＰＮＰのベース
領域５５ｂ（図３参照）と同一工程で形成するようにし
てもよいが、このＮ型拡散層７は、浅く拡散するＮＰＮ
トランジスタのエミッタをなすＮ型拡散層と同一工程で
形成した第１のＮ型拡散層と、深く拡散する縦型ＰＮＰ
トランジスタのベース領域をなすＮ型拡散層と同一工程
で形成した第２のＮ型拡散層とが重なっている構造でも
よく、この場合も上記と同様の効果がある。
【０１２２】（実施形態５）図９は本発明の実施形態５
による回路内蔵受光素子に搭載されている分割フォトダ
イオードを示す断面図であり、図１（ｂ）に示す分割フ
ォトダイオードの断面部分に対応する部分を示してい
る。この図でも、酸化膜、窒化膜、およびメタル工程以
後の工程により形成される構造、例えば、多層配線、保
護膜等は省略している。
による回路内蔵受光素子に搭載されている分割フォトダ
イオードを示す断面図であり、図１（ｂ）に示す分割フ
ォトダイオードの断面部分に対応する部分を示してい
る。この図でも、酸化膜、窒化膜、およびメタル工程以
後の工程により形成される構造、例えば、多層配線、保
護膜等は省略している。
【０１２３】図において、ＰＤ５は本実施形態５の分割
フォトダイオードで、これは、実施形態２の分割フォト
ダイオードＰＤ２におけるＮ+型拡散層３ａを取り除い
たものであり、その他の構成は実施形態２と同一であ
る。
フォトダイオードで、これは、実施形態２の分割フォト
ダイオードＰＤ２におけるＮ+型拡散層３ａを取り除い
たものであり、その他の構成は実施形態２と同一であ
る。
【０１２４】次に作用効果について説明する。この構造
の分割フォトダイオードＰＤ５も、実施形態４と同様
に、光ピックアップの発光素子として使用する半導体レ
ーザの波長が短い場合に有効な構造である。なぜなら、
使用する半導体レーザの波長が短い場合、回路内蔵受光
素子に対する信号光の侵入長（侵入する深さ）がより浅
くなり、ＲＦ信号を読みとるための半導体レーザーのビ
ームが分割フォトダイオードに照射されたとき、分割フ
ォトダイオードの受光表面から深いところで発生する光
キャリアが少なく、Ｎ+型拡散層３ａを形成しなくで
も、分割部での光キャリアの迂回による応答速度の遅延
は生じないからである。そのためＮ+型拡散層３を分割
部の近傍に形成しなくても応答速度は遅くならず、Ｐ+
型拡散層６を形成する必要もない。
の分割フォトダイオードＰＤ５も、実施形態４と同様
に、光ピックアップの発光素子として使用する半導体レ
ーザの波長が短い場合に有効な構造である。なぜなら、
使用する半導体レーザの波長が短い場合、回路内蔵受光
素子に対する信号光の侵入長（侵入する深さ）がより浅
くなり、ＲＦ信号を読みとるための半導体レーザーのビ
ームが分割フォトダイオードに照射されたとき、分割フ
ォトダイオードの受光表面から深いところで発生する光
キャリアが少なく、Ｎ+型拡散層３ａを形成しなくで
も、分割部での光キャリアの迂回による応答速度の遅延
は生じないからである。そのためＮ+型拡散層３を分割
部の近傍に形成しなくても応答速度は遅くならず、Ｐ+
型拡散層６を形成する必要もない。
【０１２５】ところで、Ｐ+型拡散層６を形成しない場
合は、Ｎ型エピタキシヤル層４の浅いところで発生した
光キヤリアはＰ型シリコン基板１との接合へ拡散により
移動する。これに対し、Ｐ+型拡散層６を形成した場合
は、発生した光キャリアは、Ｐ型シリコン基板１とＮ型
エピタキシャル領域４ａとの接合と、Ｐ+型拡散層６と
Ｎ型エピタキシャル領域４ａとの接合のうち近いほうへ
拡散により移動する。このため、この場合、Ｐ+型拡散
層６を形成しない場合と比べて、発生した光キャリアが
拡散で移動する距離を短くでき、応答速度を改善でき
る。
合は、Ｎ型エピタキシヤル層４の浅いところで発生した
光キヤリアはＰ型シリコン基板１との接合へ拡散により
移動する。これに対し、Ｐ+型拡散層６を形成した場合
は、発生した光キャリアは、Ｐ型シリコン基板１とＮ型
エピタキシャル領域４ａとの接合と、Ｐ+型拡散層６と
Ｎ型エピタキシャル領域４ａとの接合のうち近いほうへ
拡散により移動する。このため、この場合、Ｐ+型拡散
層６を形成しない場合と比べて、発生した光キャリアが
拡散で移動する距離を短くでき、応答速度を改善でき
る。
【０１２６】従って、使用する半導体レーザーの波長が
短い場合には、Ｎ+型拡散層３ａを形成せず、Ｐ+型拡散
層６ａを形成する構造が応答速度及び接合容量の点から
優れていることがわかる。ただし、Ｐ+型拡散層６ａを
形成すると、Ｐ+型拡散層６ａとＮ型エピタキシャル領
域４ａとの接合容量の分だけ、分割フォトダイオードの
容量が増え、高周波ノイズレベルが上がってしまう。
短い場合には、Ｎ+型拡散層３ａを形成せず、Ｐ+型拡散
層６ａを形成する構造が応答速度及び接合容量の点から
優れていることがわかる。ただし、Ｐ+型拡散層６ａを
形成すると、Ｐ+型拡散層６ａとＮ型エピタキシャル領
域４ａとの接合容量の分だけ、分割フォトダイオードの
容量が増え、高周波ノイズレベルが上がってしまう。
【０１２７】そこで、分割フォトダイオードの信号光が
照射される部分の応答速度が上記のように改善できる条
件を満たすと共に、Ｐ+型拡散層６ａをその面積ができ
るだけ小さくなるよう形成する必要がある。
照射される部分の応答速度が上記のように改善できる条
件を満たすと共に、Ｐ+型拡散層６ａをその面積ができ
るだけ小さくなるよう形成する必要がある。
【０１２８】このようなことから、使用する半導体レー
ザーの波長が短い場合には、実施形態２で説明したよう
に、分割フォトダイオードにおける、ＲＦ信号を読み取
る際に信号光が照射される高速処理を必要とする領域に
のみ、Ｐ+型拡散層６を形成すれば十分であることがわ
かる。
ザーの波長が短い場合には、実施形態２で説明したよう
に、分割フォトダイオードにおける、ＲＦ信号を読み取
る際に信号光が照射される高速処理を必要とする領域に
のみ、Ｐ+型拡散層６を形成すれば十分であることがわ
かる。
【０１２９】従って、図９に示す本実施形態５の構造の
分割フォトダイオードＰＤ５では、実施形態４の構造に
比べて、高周波ノイズレベルについては劣るものの、実
施形態４の構造と同じように、図１０に示す従来の構造
の分割フォトダイオードＰＤ２０と比べると、応答速度
の改善に効果がある。
分割フォトダイオードＰＤ５では、実施形態４の構造に
比べて、高周波ノイズレベルについては劣るものの、実
施形態４の構造と同じように、図１０に示す従来の構造
の分割フォトダイオードＰＤ２０と比べると、応答速度
の改善に効果がある。
【０１３０】
【発明の効果】以上のように本発明（請求項１）によれ
ば、分割フォトダイオードを、第１導電型半導体基板上
の分割部近傍のみに第２の第２導電型半導体層を形成
し、上記第２の第２導電型半導体層を覆うように第２の
第１導電型半導体層を形成する構造としたので、従来の
分割フォトダイオードに比べ接合面積を小さくすること
ができ、これにより接合容量の低減により高周波ノイズ
レベルを低減することができる。またこの発明の分割フ
ォトダイオードでは、信号光が照射され、応答速度が必
要な分割部付近では、光キャリアの分割部を迂回して移
動する際の拡散による移動距離を短くする第２の第２導
電型半導体層が形成されているため、分割部での応答速
度の低下を回避できる。
ば、分割フォトダイオードを、第１導電型半導体基板上
の分割部近傍のみに第２の第２導電型半導体層を形成
し、上記第２の第２導電型半導体層を覆うように第２の
第１導電型半導体層を形成する構造としたので、従来の
分割フォトダイオードに比べ接合面積を小さくすること
ができ、これにより接合容量の低減により高周波ノイズ
レベルを低減することができる。またこの発明の分割フ
ォトダイオードでは、信号光が照射され、応答速度が必
要な分割部付近では、光キャリアの分割部を迂回して移
動する際の拡散による移動距離を短くする第２の第２導
電型半導体層が形成されているため、分割部での応答速
度の低下を回避できる。
【０１３１】本発明（請求項２）によれば、実際に応答
性が必要なＲＦ信号を読み取る信号光は分割部全域に照
射されるわけでないことから、信号光が照射される分割
部及びその近傍にのみ、信号光のビーム径程度の大きさ
で、光キャリアの吸い上げを行う第２の第１導電型半導
体層を形成し、光キャリアの拡散による移動距離を短縮
するための第２の第２導電型半導体層を、分割部近傍に
のみ上記第２の第１導電型半導体層をはみ出さないよう
形成したので、さらに分割フォトダイオードにおける接
合面積を小さくして、その容量を低減でき、その分だけ
高周波ノイズレベルをさらに低減することができる。
性が必要なＲＦ信号を読み取る信号光は分割部全域に照
射されるわけでないことから、信号光が照射される分割
部及びその近傍にのみ、信号光のビーム径程度の大きさ
で、光キャリアの吸い上げを行う第２の第１導電型半導
体層を形成し、光キャリアの拡散による移動距離を短縮
するための第２の第２導電型半導体層を、分割部近傍に
のみ上記第２の第１導電型半導体層をはみ出さないよう
形成したので、さらに分割フォトダイオードにおける接
合面積を小さくして、その容量を低減でき、その分だけ
高周波ノイズレベルをさらに低減することができる。
【０１３２】そして、この場合も応答性を必要とする信
号光が実際にあたる部分では、従来の分割フォトダイオ
ードと同様、分割部の近傍に位置するよう第２の第２導
電型半導体層を形成しているため、光キャリアが分割部
を迂回することによる遅延を回避でき、応答速度の低下
を防止できる。
号光が実際にあたる部分では、従来の分割フォトダイオ
ードと同様、分割部の近傍に位置するよう第２の第２導
電型半導体層を形成しているため、光キャリアが分割部
を迂回することによる遅延を回避でき、応答速度の低下
を防止できる。
【０１３３】本発明（請求項３）によれば、上記第２の
第２導電型半導体層を信号光が照射される分割部の近傍
のみに製造プロセスのデザインルールの最小寸法の大き
さで形成し、第２の第１導電型半導体層を上記第２の第
２導電型半導体層を覆うように形成したので、さらに接
合面積を小さくできる。このため分割フォトダイオード
の容量をより低減でき、高周波ノイズレベルのさらなる
低減を図ることができる。また、この場合は信号光があ
たる部分には、第２の第１導電型半導体層および第２の
第２導電型半導体層が形成されていない領域があるた
め、若干応答速度が低下するが、これらの半導体層を有
しない構造に比べると、応答速度の点でも優れており、
高周波ノイズレベルの低減が重要な場合には、この構造
は十分有用なものとなる。
第２導電型半導体層を信号光が照射される分割部の近傍
のみに製造プロセスのデザインルールの最小寸法の大き
さで形成し、第２の第１導電型半導体層を上記第２の第
２導電型半導体層を覆うように形成したので、さらに接
合面積を小さくできる。このため分割フォトダイオード
の容量をより低減でき、高周波ノイズレベルのさらなる
低減を図ることができる。また、この場合は信号光があ
たる部分には、第２の第１導電型半導体層および第２の
第２導電型半導体層が形成されていない領域があるた
め、若干応答速度が低下するが、これらの半導体層を有
しない構造に比べると、応答速度の点でも優れており、
高周波ノイズレベルの低減が重要な場合には、この構造
は十分有用なものとなる。
【０１３４】本発明（請求項４）によれば、第１の第２
導電型半導体層の表面から不純物拡散により形成した第
３の第２導電型半導体層を備えたので、該第３の第２導
電型半導体層における濃度勾配によるポテンシャル傾斜
を利用することにより、上記第１の第２導電型半導体層
で発生する光キャリアが拡散により移動する距離を短く
でき、応答速度の改善を図ることができる。
導電型半導体層の表面から不純物拡散により形成した第
３の第２導電型半導体層を備えたので、該第３の第２導
電型半導体層における濃度勾配によるポテンシャル傾斜
を利用することにより、上記第１の第２導電型半導体層
で発生する光キャリアが拡散により移動する距離を短く
でき、応答速度の改善を図ることができる。
【０１３５】つまり、使用する半導体レーザーの波長が
短いと、分割フォトダイオードの受光面から深い位置で
発生する光キャリアが少なくなるので、上記第２の第１
導電型半導体層や第２の第２導電型半導体層を形成する
必要がなく、これらを形成しない場合、分割フォトダイ
オードの接合容量は最も小さくなる。しかし、第１の第
２導電型半導体層で発生する光キャリアは拡散により第
１導電型半導体基板との接合面へ到達するための応答速
度が遅くなる。そこで、第１の第２導電型半導体層の表
面から不純物拡散により形成した第３の第２導電型半導
体層を形成することにより、該層内での内蔵電界により
第１の第２導電型半導体層で発生する光キャリアが拡散
により移動する距離を短くできる。
短いと、分割フォトダイオードの受光面から深い位置で
発生する光キャリアが少なくなるので、上記第２の第１
導電型半導体層や第２の第２導電型半導体層を形成する
必要がなく、これらを形成しない場合、分割フォトダイ
オードの接合容量は最も小さくなる。しかし、第１の第
２導電型半導体層で発生する光キャリアは拡散により第
１導電型半導体基板との接合面へ到達するための応答速
度が遅くなる。そこで、第１の第２導電型半導体層の表
面から不純物拡散により形成した第３の第２導電型半導
体層を形成することにより、該層内での内蔵電界により
第１の第２導電型半導体層で発生する光キャリアが拡散
により移動する距離を短くできる。
【０１３６】この発明（請求項５）によれば、第３の第
２導電型半導体層を縦型ＰＮＰトランジスタのベース領
域と同時に形成したものとしたので、分割フォトダイオ
ードでのＰＮ接合を深くでき、拡散電流成分の点からも
応答速度を改善できる。また工程を増やすことなく該第
２の第１導電型半導体層を形成できるためコストの点で
有利である。
２導電型半導体層を縦型ＰＮＰトランジスタのベース領
域と同時に形成したものとしたので、分割フォトダイオ
ードでのＰＮ接合を深くでき、拡散電流成分の点からも
応答速度を改善できる。また工程を増やすことなく該第
２の第１導電型半導体層を形成できるためコストの点で
有利である。
【０１３７】この発明（請求項６）によれば、分割フォ
トダイオードにおける信号光が照射される分割部及びそ
の近傍の表面部分にのみ、光キャリアを吸い上げる第２
の第１導電型半導体層を形成したので、分割フォトダイ
オード内部で発生した光キャリアの拡散による移動距離
が短くなり、応答速度を改善できる。
トダイオードにおける信号光が照射される分割部及びそ
の近傍の表面部分にのみ、光キャリアを吸い上げる第２
の第１導電型半導体層を形成したので、分割フォトダイ
オード内部で発生した光キャリアの拡散による移動距離
が短くなり、応答速度を改善できる。
【０１３８】つまり、使用する半導体レーザーの波長が
短い場合、上記第２の第１導電型半導体層のみを、照射
される信号光のビーム径程度の大きさで分割部及びその
近傍部分に形成し、分割部で迂回する光キャリアの拡散
移動距離を短縮するための第２の第２導電型半導体層を
形成しない構造にすることにより、分割フォトダイオー
ドの容量は、第２の第１導電型半導体層が存在しない場
合に比べてよりやや大きくなるが、第１の第２導電型半
導体層で発生する光キャリアを該第２の第１導電型半導
体層によって吸い上げることができ、応答速度が遅くな
らない。
短い場合、上記第２の第１導電型半導体層のみを、照射
される信号光のビーム径程度の大きさで分割部及びその
近傍部分に形成し、分割部で迂回する光キャリアの拡散
移動距離を短縮するための第２の第２導電型半導体層を
形成しない構造にすることにより、分割フォトダイオー
ドの容量は、第２の第１導電型半導体層が存在しない場
合に比べてよりやや大きくなるが、第１の第２導電型半
導体層で発生する光キャリアを該第２の第１導電型半導
体層によって吸い上げることができ、応答速度が遅くな
らない。
【０１３９】つまり、上記第２の第１導電型半導体層を
形成しないとき、第１の第２導電型半導体層で発生する
光キャリアは、第１導電型半導体基板との接合面へ到達
するが、拡散によって移動するため応答速度か遅い。し
かし、上記第２の第１導電型半導体層を形成すると、第
１の第２導電型半導体層で発生する光キャリアは、より
近くの第２の第１導電型半導体層との接合へ到達するた
め、拡散による移動距離が短くなり、応答速度が改善で
きる。
形成しないとき、第１の第２導電型半導体層で発生する
光キャリアは、第１導電型半導体基板との接合面へ到達
するが、拡散によって移動するため応答速度か遅い。し
かし、上記第２の第１導電型半導体層を形成すると、第
１の第２導電型半導体層で発生する光キャリアは、より
近くの第２の第１導電型半導体層との接合へ到達するた
め、拡散による移動距離が短くなり、応答速度が改善で
きる。
【図１】本発明の実施形態１による回路内蔵受光素子に
搭載された分割フォトダイオードの構造を説明するため
の図であり、図１（ａ）は、該分割フォトダイオードの
平面図、図１（ｂ）は該図１（ａ）におけるａ−ａ’線
部分の断面構造を示す図である。
搭載された分割フォトダイオードの構造を説明するため
の図であり、図１（ａ）は、該分割フォトダイオードの
平面図、図１（ｂ）は該図１（ａ）におけるａ−ａ’線
部分の断面構造を示す図である。
【図２】図２（ａ）〜図２（ｃ）は、上記実施形態１の
回路内蔵受光素子における分割フォトダイオードの製造
方法をその主要工程順に示す断面図である。
回路内蔵受光素子における分割フォトダイオードの製造
方法をその主要工程順に示す断面図である。
【図３】上記実施形態１の回路内蔵受光素子の構成を示
す断面図であり、上記分割フォトダイオードの断面構造
とともに、該回路内蔵受光素子に内蔵された信号処理回
路における回路素子の断面構造を示している。
す断面図であり、上記分割フォトダイオードの断面構造
とともに、該回路内蔵受光素子に内蔵された信号処理回
路における回路素子の断面構造を示している。
【図４】本発明の実施形態２，３による回路内蔵受光素
子を説明するための平面図であり、該回路内蔵受光素子
に搭載されている分割フォトダイオードを示している。
子を説明するための平面図であり、該回路内蔵受光素子
に搭載されている分割フォトダイオードを示している。
【図５】本発明の実施形態４による回路内蔵受光素子に
おける分割フォトダイオードの断面構造を示す図であ
る。
おける分割フォトダイオードの断面構造を示す図であ
る。
【図６】上記実施形態４の分割フォトダイオードの製造
方法をその主要工程順に示す断面図である。
方法をその主要工程順に示す断面図である。
【図７】図７（ａ）及び図７（ｂ）は、上記実施形態４
の分割フォトダイオードのＮ型拡散層７を浅く形成した
場合のポテンシャル分布及び構造を示す図である。
の分割フォトダイオードのＮ型拡散層７を浅く形成した
場合のポテンシャル分布及び構造を示す図である。
【図８】図８（ａ）及び図８（ｂ）は、上記実施形態４
の分割フォトダイオードのＮ型拡散層７を深く形成した
場合のポテンシャル分布及び構造を示す図である。
の分割フォトダイオードのＮ型拡散層７を深く形成した
場合のポテンシャル分布及び構造を示す図である。
【図９】本発明の実施形態５による回路内蔵受光素子に
おける分割フォトダイオードの断面構造を示す図であ
る。
おける分割フォトダイオードの断面構造を示す図であ
る。
【図１０】一般的な従来の分割フォトダイオードの断面
構造を示す図である。
構造を示す図である。
【図１１】図１１（ａ）〜図１１（ｃ）は、それぞれ非
点収差法における光ビームのスポットの状態を示す図で
ある。
点収差法における光ビームのスポットの状態を示す図で
ある。
【図１２】分割部での応答速度が改善された従来の分割
フォトダイオードの断面構造を示す図である。
フォトダイオードの断面構造を示す図である。
【図１３】図１２に示す分割フォトダイオードの製造方
法をその主要工程順に示す断面図である。
法をその主要工程順に示す断面図である。
【図１４】図１２の分割フォトダイオードのＮ型拡散層
１３とＰ型拡散層１６の必要性を説明するための断面図
である。
１３とＰ型拡散層１６の必要性を説明するための断面図
である。
【図１５】従来の一般的な回路内蔵受光素子の等価回路
として、高周波ノイズに関連する要素を含む等価回路を
示す図である。
として、高周波ノイズに関連する要素を含む等価回路を
示す図である。
１ Ｐ型シリコン基板 ２，５，６，６ａ Ｐ+型拡散層 ３，３ａ Ｎ+型拡散層 ４ Ｎ型エピタキシャル層 ４ａ Ｎ型エピタキシャル領域 ７ Ｎ型拡散層 １０１ 回路内蔵受光素子 ＰＤ１，ＰＤ２，ＰＤ４，ＰＤ５ 分割フォトダイオー
ド ＰＤａ，ＰＤｂ，ＰＤｃ，ＰＤｄ 光検出フォトダイオ
ード部
ド ＰＤａ，ＰＤｂ，ＰＤｃ，ＰＤｄ 光検出フォトダイオ
ード部
Claims (6)
- 【請求項１】 第１導電型半導体基板と、 該第１導電型半導体基板上に形成された第１の第２導電
型半導体層と、 該第１の第２導電型半導体層を複数の第２導電型半導体
領域に分割する第１の第１導電型半導体層とを備え、 該分割された個々の第２導電型半導体領域とその下側の
第１導電型半導体基板とにより、信号光を検出してその
光電変換信号を出力する光検出部が複数構成され、該複
数の光検出部により分割フォトダイオードが形成される
とともに、該第１の第２導電型半導体層の、該分割フォ
トダイオードの形成領域とは電気的に分離された領域
に、該光電変換信号を処理する信号処理回路を構成する
回路素子が形成されている回路内蔵受光素子であって、 該各光検出部を構成する該第１導電型半導体基板の、該
分割フォトダイオードの分割部となる第１の第１導電型
半導体層の近傍部のみに形成された第２の第２導電型半
導体層と、 該分割部となる該第１の第１導電型半導体層を含む該第
１の第２導電型半導体層の表面部分に、該第２の第２導
電型半導体層の上方部分を覆うように形成された第２の
第１導電型半導体層とを備えた回路内蔵受光素子。 - 【請求項２】 請求項１記載の回路内蔵受光素子におい
て、 前記第２の第１導電型半導体層は、前記信号光が照射さ
れる分割部近傍にのみ、該信号光のビーム径程度の大き
さの範囲に渡って形成され、 前記第２の第２導電型半導体層は、その平面パターンが
該第２の第１導電型半導体層の平面パターンをはみ出さ
ないよう形成されている回路内蔵受光素子。 - 【請求項３】 請求項１または２記載の回路内蔵受光素
子において、 前記第２の第２導電型半導体層は、前記信号光が照射さ
れる分割部近傍にのみ製造プロセスにおけるデザインル
ールの最小寸法の平面パターンでもって形成され、 前記第２の第１導電型半導体層は、該第２の第２導電型
半導体層の上方部分を覆うよう形成されている回路内蔵
受光素子。 - 【請求項４】 第１導電型半導体基板と、 該第１導電型半導体基板上に形成された第１の第２導電
型半導体層と、 該第１の第２導電型半導体層を複数の第２導電型半導体
領域に分割する第１の第１導電型半導体層とを備え、 該分割された個々の第２導電型半導体領域とその下側の
第１導電型半導体基板とにより、信号光を検出してその
光電変換信号を出力する光検出部が複数構成され、該複
数の光検出部により分割フォトダイオードが形成される
とともに、該第１の第２導電型半導体層の、該分割フォ
トダイオードの形成領域とは電気的に分離された領域
に、該光電変換信号を処理する信号処理回路を構成する
回路素子が形成されている回路内蔵受光素子であって、 該光検出部を構成する該第２導電型半導体領域の一部に
その表面からの不純物拡散により形成され、該第１の第
２導電型半導体層より不純物濃度の高い第２の第２導電
型半導体層を備えた回路内蔵受光素子。 - 【請求項５】 請求項４記載の回路内蔵受光素子におい
て、 前記第２の第２導電型半導体層は、前記回路素子として
の縦型ＰＮＰトランジスタのベース領域と同時に形成し
たものである回路内蔵受光素子。 - 【請求項６】 第１導電型半導体基板と、 該第１導電型半導体基板上に形成された第１の第２導電
型半導体層と、 該第１の第２導電型半導体層を複数の第２導電型半導体
領域に分割する第１の第１導電型半導体層とを備え、 該分割された個々の第２導電型半導体領域とその下側の
第１導電型半導体基板とにより、信号光を検出してその
光電変換信号を出力する光検出部が複数構成され、該複
数の光検出部により分割フォトダイオードが形成される
とともに、該第１の第２導電型半導体層の、該分割フォ
トダイオードの形成領域とは電気的に分離された領域
に、該光電変換信号を処理する信号処理回路を構成する
回路素子が形成されている回路内蔵受光素子であって、 該第１の第１導電型半導体層からなる分割部のうち、該
信号光が照射される分割部の近傍の該第１の第２導電型
半導体層の表面部分にのみ、該信号光のビーム径程度の
大きさの範囲に渡って形成された第２の第１導電型半導
体層を有する回路内蔵受光素子。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26004396A JP3170463B2 (ja) | 1996-09-30 | 1996-09-30 | 回路内蔵受光素子 |
| TW086114143A TW359039B (en) | 1996-09-30 | 1997-09-27 | Circuit-integrating light-receiving element |
| EP97116899A EP0834925A3 (en) | 1996-09-30 | 1997-09-29 | Circuit-integrating light-receiving element |
| KR1019970051118A KR100288367B1 (ko) | 1996-09-30 | 1997-09-29 | 회로내장수광소자 |
| US08/944,101 US6114740A (en) | 1996-09-30 | 1997-09-30 | Circuit-integrating light-receiving element |
| CN97119246A CN1109364C (zh) | 1996-09-30 | 1997-09-30 | 与电路相集成的光接收元件 |
| HK98114133A HK1012867A1 (en) | 1996-09-30 | 1998-12-21 | Circuit-integrating light-receiving element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26004396A JP3170463B2 (ja) | 1996-09-30 | 1996-09-30 | 回路内蔵受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107243A true JPH10107243A (ja) | 1998-04-24 |
| JP3170463B2 JP3170463B2 (ja) | 2001-05-28 |
Family
ID=17342516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26004396A Expired - Lifetime JP3170463B2 (ja) | 1996-09-30 | 1996-09-30 | 回路内蔵受光素子 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6114740A (ja) |
| EP (1) | EP0834925A3 (ja) |
| JP (1) | JP3170463B2 (ja) |
| KR (1) | KR100288367B1 (ja) |
| CN (1) | CN1109364C (ja) |
| HK (1) | HK1012867A1 (ja) |
| TW (1) | TW359039B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433366B1 (en) | 1999-07-27 | 2002-08-13 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
| US6480042B2 (en) | 2000-07-04 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data |
| US6707081B2 (en) | 2000-09-08 | 2004-03-16 | Sharp Kabushiki Kaisha | Photodetector with built-in circuit |
| KR100459860B1 (ko) * | 2001-10-31 | 2004-12-03 | 샤프 가부시키가이샤 | 수광소자, 회로 내장 광검출기 및 광픽업 |
| US6873025B2 (en) | 2000-10-31 | 2005-03-29 | Sharp Kabushiki Kaisha | Photodiode device including window defined in passivation layer for removing electrostatic charge |
| US7176547B2 (en) | 2005-05-23 | 2007-02-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| WO2007135809A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| WO2007135810A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| US7619293B2 (en) | 2005-06-03 | 2009-11-17 | Sanyo Electric Co., Ltd. | Pin photodiode with improved blue light sensitivity |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4131031B2 (ja) * | 1998-03-17 | 2008-08-13 | ソニー株式会社 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
| JP2000312021A (ja) * | 1999-04-26 | 2000-11-07 | Sony Corp | 半導体装置とその製造方法 |
| DE19933162B4 (de) * | 1999-07-20 | 2004-11-11 | Institut für Mikroelektronik Stuttgart Stiftung des öffentlichen Rechts | Bildzelle, Bildsensor und Herstellungsverfahren hierfür |
| JP3317942B2 (ja) * | 1999-11-08 | 2002-08-26 | シャープ株式会社 | 半導体装置およびその製造方法 |
| US6559488B1 (en) * | 2000-10-02 | 2003-05-06 | Stmicroelectronics, Inc. | Integrated photodetector |
| TW480642B (en) * | 2001-03-16 | 2002-03-21 | Amic Technology Taiwan Inc | Semiconductor wafer with sensors for detecting radiance on the semiconductor wafer |
| US20030034540A1 (en) * | 2001-08-20 | 2003-02-20 | Em Microelectronic-Marin Sa | Photodetector, photodetecting device and method for controlling the sensitivity profile of a photodetector |
| US6743652B2 (en) * | 2002-02-01 | 2004-06-01 | Stmicroelectronics, Inc. | Method for making an integrated circuit device including photodiodes |
| JP3702854B2 (ja) * | 2002-03-06 | 2005-10-05 | ソニー株式会社 | 固体撮像素子 |
| US6566722B1 (en) * | 2002-06-26 | 2003-05-20 | United Microelectronics Corp. | Photo sensor in a photo diode on a semiconductor wafer |
| JP4219755B2 (ja) * | 2003-07-16 | 2009-02-04 | ローム株式会社 | イメージセンサの製造方法およびイメージセンサ |
| KR100634444B1 (ko) | 2004-12-20 | 2006-10-16 | 삼성전자주식회사 | 수광 소자 및 그 형성 방법 |
| JP4919370B2 (ja) * | 2005-03-31 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体受光装置及び半導体受光装置の製造方法 |
| JP5272281B2 (ja) * | 2005-09-22 | 2013-08-28 | ソニー株式会社 | 固体撮像装置およびその製造方法、並びにカメラ |
| JP2009064800A (ja) * | 2007-09-04 | 2009-03-26 | Nec Electronics Corp | 分割フォトダイオード |
| TWI487089B (zh) * | 2013-02-08 | 2015-06-01 | Au Optronics Corp | 光源模組及電路板電路裝置 |
| JP2019033195A (ja) * | 2017-08-09 | 2019-02-28 | キヤノン株式会社 | 撮像装置の製造方法 |
| CN107946333A (zh) * | 2017-11-30 | 2018-04-20 | 德淮半导体有限公司 | 图像传感器及形成图像传感器的方法 |
| US11502053B2 (en) | 2020-11-24 | 2022-11-15 | Micron Technology, Inc. | Bond pad connection layout |
| CN112885858A (zh) * | 2021-03-31 | 2021-06-01 | 华虹半导体(无锡)有限公司 | Cmos图像传感器及其制造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2568074B2 (ja) * | 1986-11-11 | 1996-12-25 | パイオニア株式会社 | 光センサ集積回路 |
| JP2717839B2 (ja) * | 1989-03-20 | 1998-02-25 | 松下電子工業株式会社 | 光半導体装置 |
| JP3122118B2 (ja) * | 1990-07-25 | 2001-01-09 | ソニー株式会社 | 半導体装置 |
| JP2678400B2 (ja) * | 1990-11-14 | 1997-11-17 | シャープ株式会社 | 回路内蔵受光素子 |
| JP2793085B2 (ja) * | 1992-06-25 | 1998-09-03 | 三洋電機株式会社 | 光半導体装置とその製造方法 |
| JP2799540B2 (ja) * | 1993-04-19 | 1998-09-17 | シャープ株式会社 | 受光素子 |
| US5360987A (en) * | 1993-11-17 | 1994-11-01 | At&T Bell Laboratories | Semiconductor photodiode device with isolation region |
| JPH0818093A (ja) * | 1994-06-30 | 1996-01-19 | Sony Corp | 半導体受光素子及び半導体装置並びにそれらの作製方法 |
| JP2731115B2 (ja) * | 1994-07-14 | 1998-03-25 | シャープ株式会社 | 分割型受光素子 |
| US5592124A (en) * | 1995-06-26 | 1997-01-07 | Burr-Brown Corporation | Integrated photodiode/transimpedance amplifier |
-
1996
- 1996-09-30 JP JP26004396A patent/JP3170463B2/ja not_active Expired - Lifetime
-
1997
- 1997-09-27 TW TW086114143A patent/TW359039B/zh active
- 1997-09-29 KR KR1019970051118A patent/KR100288367B1/ko not_active IP Right Cessation
- 1997-09-29 EP EP97116899A patent/EP0834925A3/en not_active Withdrawn
- 1997-09-30 CN CN97119246A patent/CN1109364C/zh not_active Expired - Fee Related
- 1997-09-30 US US08/944,101 patent/US6114740A/en not_active Expired - Lifetime
-
1998
- 1998-12-21 HK HK98114133A patent/HK1012867A1/xx not_active IP Right Cessation
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433366B1 (en) | 1999-07-27 | 2002-08-13 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
| US6593165B2 (en) | 1999-07-27 | 2003-07-15 | Sharp Kabushiki Kaisha | Circuit-incorporating light receiving device and method of fabricating the same |
| US6480042B2 (en) | 2000-07-04 | 2002-11-12 | Matsushita Electric Industrial Co., Ltd. | Current-to-voltage converting circuit, optical pickup head apparatus, and apparatus and method for recording/reproducing data |
| US6707081B2 (en) | 2000-09-08 | 2004-03-16 | Sharp Kabushiki Kaisha | Photodetector with built-in circuit |
| US6873025B2 (en) | 2000-10-31 | 2005-03-29 | Sharp Kabushiki Kaisha | Photodiode device including window defined in passivation layer for removing electrostatic charge |
| KR100459860B1 (ko) * | 2001-10-31 | 2004-12-03 | 샤프 가부시키가이샤 | 수광소자, 회로 내장 광검출기 및 광픽업 |
| US7176547B2 (en) | 2005-05-23 | 2007-02-13 | Sanyo Electric Co., Ltd. | Semiconductor device |
| US7619293B2 (en) | 2005-06-03 | 2009-11-17 | Sanyo Electric Co., Ltd. | Pin photodiode with improved blue light sensitivity |
| WO2007135809A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| WO2007135810A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| JP2007317767A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| US7863701B2 (en) | 2006-05-24 | 2011-01-04 | Panasonic Corporation | Optical semiconductor device and method for manufacturing the same |
| US7982276B2 (en) | 2006-05-24 | 2011-07-19 | Panasonic Corporation | Optical semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1109364C (zh) | 2003-05-21 |
| EP0834925A2 (en) | 1998-04-08 |
| TW359039B (en) | 1999-05-21 |
| EP0834925A3 (en) | 1999-04-28 |
| CN1185659A (zh) | 1998-06-24 |
| KR19980025177A (ko) | 1998-07-06 |
| KR100288367B1 (ko) | 2001-06-01 |
| JP3170463B2 (ja) | 2001-05-28 |
| HK1012867A1 (en) | 1999-08-13 |
| US6114740A (en) | 2000-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3170463B2 (ja) | 回路内蔵受光素子 | |
| JP3317942B2 (ja) | 半導体装置およびその製造方法 | |
| US5466962A (en) | Light-receiving semiconductor device with plural buried layers | |
| JP2731115B2 (ja) | 分割型受光素子 | |
| JP2009218457A (ja) | 光半導体装置 | |
| EP2023405A1 (en) | Optical semiconductor device and method for manufacturing same | |
| KR100459860B1 (ko) | 수광소자, 회로 내장 광검출기 및 광픽업 | |
| JP2828244B2 (ja) | 受光素子 | |
| KR100272868B1 (ko) | 분할 포토다이오드 | |
| TWI303107B (en) | Semiconductor device | |
| KR101026245B1 (ko) | 세그먼트 포토다이오드 | |
| JP2875244B2 (ja) | 分割フォトダイオード | |
| JP3449590B2 (ja) | 回路内蔵受光素子 | |
| JP2007129024A (ja) | 半導体装置 | |
| JP2005536035A (ja) | フォトダイオード | |
| JPH11312823A (ja) | 受光素子 | |
| JP3112407B2 (ja) | 受光素子 | |
| KR100643034B1 (ko) | 수광소자, 회로 내장형 수광장치 및 광디스크 장치 | |
| JP2002329853A (ja) | 回路内蔵受光素子 | |
| JP2008053583A (ja) | 半導体受光素子及び半導体光集積素子 | |
| JPH09321265A (ja) | 半導体装置 | |
| JP4459472B2 (ja) | 光検出器 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JP4014384B2 (ja) | 半導体受光素子 | |
| JP2001144317A (ja) | 回路内蔵型受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080316 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090316 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 12 |