JP2875244B2 - 分割フォトダイオード - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば光ピックア
ップ装置等に使用される受光素子に含まれる分割フォト
ダイオードに関し、特に、応答速度を改善することがで
きる構造の分割フォトダイオードに関する。

【０００２】

【従来の技術】上述した光ピックアップ装置は、例えば
ＣＤ−ＲＯＭやＤＶＤ等の光デイスク装置に使用されて
いる。特に、ＤＶＤは、近年において盛んに開発が進め
られている。このような光ディスク装置は、動画像等の
多量のデータを扱うようになってきている。加えて将来
的には、倍速ＤＶＤから４倍速ＤＶＤへと開発が進めら
れると考えられる。それに伴って、光ピックアップ装置
の高速化への要求は非常に強い。

【０００３】光ピックアップ装置の信号検出用手段とし
ては、受光領域が複数の光検出部に分割されている分割
フォトダイオード素子が、従来から用いられている。

【０００４】近年、光ディスク装置の小型高性能化に伴
い、光ピックアップ装置の小型軽量化が重要となってい
る。これを実現するために、トラッキングビームを生成
するための機能部、光分岐を行うための機能部、及び誤
差信号を生成するための機能部を、１つのホログラム素
子に集積化し、レーザダイオード或いはフォトダイオー
ド等を内部に収容した１つのパッケージの上面にその集
積化したホログラム素子を配した構造の光モジュール
が、提案されている。

【０００５】図１８は、上記光モジュールを含む光ピッ
クアップ装置の光学系の概略構成を示す図である。

【０００６】この光学系における信号検出原埋を簡単に
説明すると、レーザダイオードＬＤから出射された光
は、ホログラム素子３１の裏面側に配置されたトラッキ
ングビーム生成用回折格子３０により、２つのトラッキ
ング用副ビームと情報信号読み出し用主ビームとの３つ
の光ビームに分けられる。そして、これらの光は、上記
パッケージの上面に設けられたホログラム素子３１を０
次光として透過し、コリメートレンズ３２で平行光に変
換された後、対物レンズ３３によってディスク３４の上
に集光される。

【０００７】ディスク３４からの反射光は、ディスク３
４の上のピットによる変調を受けており、対物レンズ３
３及びコリメートレンズ３２を透過した後、ホログラム
素子３１によって回折され、１次回折光として５分割フ
ォトダイオードＰＤの上に導かれる。５分割フォトダイ
オードＰＤは、分割された５つの光検出部（以下、「光
検出フォトダイオード部」ともいう）Ｄ１〜Ｄ５を有す
る。

【０００８】上記のホログラム素子３１は、回折周期の
異なる２つの領域３１ａ及び３１ｂから構成されてお
り、主ビームの反射光のうちでその一方の領域に入射し
たものが、光検出部Ｄ２及びＤ３を分割する分割線上に
集光され、他方の領域に入射した主ビームの反射光が、
光検出部Ｄ４の上に集光される。また、副ビームの反射
光は、ホログラム素子３１により、それぞれ光検出部Ｄ
１及びＤ５の上に集光される。

【０００９】また、上記光学系は、ホログラム素子３１
とディスク３４との距離の変化に応じて、主ビームの反
射光のフォトダイオードＰＤ上での位置が、一対の光検
出フォトダイオード部Ｄ２及びＤ３の並ぶ方向に変化す
る。そして、主ビームの焦点がディスク３４の上に合っ
ているときには、その反射光が、上記一対のフォトダイ
オードの光検出部Ｄ２とＤ３の間の分割部に入射する。

【００１０】これより、５分割フォトダイオードＰＤに
おける上記各光検出部Ｄ１〜Ｄ５に対応する出力をＳ１
〜Ｓ５とすると、フォーカス誤差信号ＦＥＳは、 ＦＥＳ＝Ｓ２−Ｓ３ で与えられる。

【００１１】一方、トラッキング誤差は、いわゆる３ビ
ーム法で検出される。すなわち、２つのトラッキング用
副ビームはそれぞれ光検出部Ｄ１及びＤ５の上に集光さ
れるので、トラッキング誤差信号ＴＥＳは、 ＴＥＳ＝Ｓ１−Ｓ５ で与えられる。この誤差信号ＴＥＳが０であるときは、
主ビームは、照射すべきトラック上に位置している。

【００１２】また、再生信号ＲＦは、主ビームの反射光
を受光する光検出部Ｄ２〜Ｄ４の出力の総和として、 ＲＦ＝Ｓ２＋Ｓ３＋Ｓ４ で与えられる。

【００１３】図１９は、図１８に示す従来の光検出用分
割フォトダイオードのａ−ａ’線における断面図であ
る。但し、図１９では、メタル処理工程以降の工程によ
って形成される構造（例えば多層配線や保護膜等）は省
略している。図１９において、Ｄ１、Ｄ２、Ｄ３及びＤ
５は、光検出部である。

【００１４】この分割フォトダイオードの作製方法を、
図２０（ａ）及び（ｂ）の断面図を参照して以下に説明
する。なお、図１９と図２０（ａ）及び（ｂ）とにおい
て、同じ構成要素には同じ参照番号を付している。

【００１５】まず、図２０（ａ）に示すように、Ｐ型半
導体基板１の上において光検出部Ｄ１〜Ｄ５を分割する
分割部となる領域に、Ｐ型分離拡散領域２を形成する。

【００１６】次いで、図２０（ｂ）に示すように、Ｐ型
半導体基板１の表面全面にＮ型エピタキシャル層４を形
成する。その後に、Ｎ型エピタキシャル層４の内部にお
いてＰ型分離拡散領域２に対応する部分に、Ｐ型分離拡
散領域５を形成する。このＰ型分離拡散領域５は、Ｎ型
エピタキシャル層４の表面からＰ型分離拡散領域２に達
するように形成される。従って、領域２及び５からなる
Ｐ型分離拡散領域は、Ｎ型エピタキシャル層４の表面か
らＰ型半導体基板１の表面にまで達するように形成され
る。これにより、Ｎ型エピタキシャル層４が複数（図示
されている例では４つ）のＮ型半導体領域に電気的に分
離されて、各光検出部Ｄ１〜Ｄ５（但し、Ｄ４は不図
示）が形成される。

【００１７】次に、Ｎ型エピタキシャル層４の表面の分
割フォトダイオード部分に、Ｎ型拡散領域６を形成す
る。このＮ型拡散領域６により、フォトダイオードの直
列抵抗が低減される。これにより、ＣＲ時定数が低減し
て、高速応答性が得られることとなる。

【００１８】次に、このＮ型拡散領域６を有するＮ型エ
ピタキシャル層４の上に、図１９に示すように部分的に
貫通孔を有する酸化膜１２を形成し、この酸化膜１２の
上に電極１３を形成する。以上により、前記貫通孔を介
して電極１３と分離拡散領域５とが電気的に接続され
た、図１９に示す従来の光検出用分割フォトダイオード
が得られる。

【００１９】

【発明が解決しようとする課題】ところで、前記の再生
信号ＲＦを処理する光検出部Ｄ２、Ｄ３及びＤ４に対し
ては、高速動作が要求される。そのうちでも特に一対の
光検出部Ｄ２及びＤ３は、光ビームがこれら光検出部Ｄ
２及びＤ３の間の分割部に照射された場合に、高速に動
作することが必要とされる。しかし、これら一対の光検
出部Ｄ２及びＤ３の間の分割部に光ビームが照射された
場合は、各光検出部Ｄ２或いはＤ３の中央部に光ビーム
が照射された場合に比べて、遮断周波数が低下する。こ
こで、遮断周波数とは、ゲインが低周波帯域での値に対
し−３ｄＢ低下する周波数を言う。

【００２０】図２１（ａ）及び（ｂ）は、上記の点を実
験により確認した結果を示す図である。

【００２１】図２１（ａ）は、図１９の分割フォトダイ
オードの一対の光検出部Ｄ２及びＤ３の近傍部分の断面
図である。一方、図２１（ｂ）は、その分割フォトダイ
オードの遮断周波数の光ビーム位置依存性を示すグラフ
であって、その横軸は、光検出部Ｄ２及びＤ３の近傍に
おける回折光の光ビーム位置を示し、縦軸は、それぞれ
の位置における遮断周波数ｆｃ（ＭＨｚ）を示す。図２
１（ｂ）における測定条件は、Ｐ型半導体基板の比抵抗
が１５Ωｃｍであり、フォトダイオードに印加される逆
バイアスが１．５Ｖであり、負荷抵抗が３８０Ωであ
る。

【００２２】この図より、光ビームが一対の光検出部Ｄ
２及びＤ３の分割部の近傍に位置する場合は、光検出部
Ｄ２及びＤ３の中心部に位置する場合に比べて、遮断周
波数が低下していることがわかる。また、光ビームがＤ
２及びＤ３の分割部に照射された時の遮断周波数は、２
０数ＭＨｚであることがわかる。従って、この遮断周波
数の分割フォトダイオードは、ＤＶＤには対応すること
ができるが、倍速ＤＶＤ或いは４倍速ＤＶＤなどにおけ
るような更なる高速化には、対応することができない。

【００２３】光検出部Ｄ２及びＤ３の分割部に光が照射
された時に遮断周波数が低下する原因は、Ｐ型分離拡散
領域２の下部のＰ型半導体基板１で発生した光キャリア
が、Ｐ型分離拡散領域２を迂回してＮ型エピタキシャル
層４及びＰ型半導体基板１で形成されるＰＮ接合の空乏
層に到達するためである。すなわち、Ｐ型分離拡散領域
２の下部で発生した光キャリアは数十μｍの距離を拡散
で移動する必要があり、この長い移動成分が、フォトダ
イオードの遮断周波数を低下させる。

【００２４】図２２は、光検出部Ｄ２及びＤ３の間の分
割部に相当するＰ型分離拡散領域２及びその近傍におけ
る、電流の流れを求めたシミュレーション結果である。
電流の向きは、矢印で示されている。なお、縦軸におけ
る深さ０μｍの位置は、基板表面を示し、Ｐ型分離拡散
領域２の下端は、その基板表面よりも下側に位置してい
る。

【００２５】光キャリアである電子は、図２２の中の矢
印とは逆向きに移動する。この図より、光キャリアは、
分割部のＰ型分離拡散領域２を迂回してＮ型エピタキシ
ャル層４及びＰ型半導体基板１で形成されるＰＮ接合の
空乏層に到達していることが、理解される。

【００２６】図２３は、光検出部の間の分割部における
深さ方向のポテンシャル分布を示すグラフである。縦軸
はポテンシャル（Ｖｏｌｔｓ）を示し、横軸は、基板表
面からの深さ（μｍ）を示す。図中で「５」として示し
ている領域は、Ｐ型分離拡散領域５の部分であり、
「２」として示している領域は、Ｐ型分離拡散領域２の
部分である。

【００２７】図２３から理解されるように、このポテン
シャル分布によれば、基板１の中でその表面側に向かう
光キャリアである電子に対して、Ｐ型分離拡散領域２が
大きなポテンシャルを有し、ポテンシャルバリアとして
作用する。そのため、図２２に示されるように、光キャ
リアはＰ型分離拡散領域２を迂回して移動する。

【００２８】通常使用されるＰ型半導体基板１の比抵抗
は、約１５Ωｃｍである。このため、各光検出部を構成
する光検出フォトダイオード部に印加される逆バイアス
電圧が１．５Ｖである場合には、図２２にも示したよう
に、光キャリアが迂回して走る距離は数十μｍとなって
しまう。

【００２９】そこで、上記問題点を解決するため、種々
の対策が講じられている。

【００３０】例えば、特願平８−１６６２８４号（特開
平９−１５３６０５号公報）では、図２４に示すような
構造の分割フォトダイオードが提案されている。

【００３１】図２４の分割フォトダイオードは、図１９
に示す従来の分割フォトダイオードとは異なり、Ｐ型半
導体基板として大きな比抵抗を有する基板１ａを使用し
ている。これにより、図２４の分割フォトダイオードで
は、図１９のフォトダイオードに比べて、同じレベルの
逆バイアス電圧が印加されたときにＮ型エピタキシャル
層４とＰ型半導体基板１ａとの間に形成されるＰＮ接合
部の空乏層２１の広がりが、より大きくなる。従って、
光検出部Ｄ２及びＤ３の間の分割部にあるＰ型分離拡散
領域２の下部側への空乏層の広がりが大きくなり、この
ために、Ｐ型分離拡散領域２の下部のＰ型半導体基板１
で発生した光キャリアがＰ型分離拡散領域２を迂回して
走る距離が短縮される。この結果、フォトダイオードの
応答速度が改善されて、遮断周波数が向上する。基板の
比抵抗が高ければ高い程、光キャリアが走る距離を短く
できて、フォトダイオードの応答速度は改善される。

【００３２】しかし、本願発明者による更なる検討によ
れば、以上のように基板の比抵抗を高くしても、必ずし
も所望の応答速度の改善効果が得られないことがある。

【００３３】本発明は、このような従来技術の課題を解
決すべくなされたものであり、応答速度を確実に改善で
きる分割フォトダイオードを提供することを目的とす
る。

【００３４】

【課題を解決するための手段】本発明の分割フォトダイ
オードは、第１導電型の半導体基板と、該半導体基板の
上に形成された第２導電型の半導体層と、該半導体層の
該半導体基板とは反対側の表面から該半導体基板の表面
下に達するように複数箇所に形成され、該半導体層を少
なくとも３つ以上の第２導電型の半導体領域に分割す
る、少なくとも１層からなる複数の第１導電型の分離拡
散領域と、を備える。該分離拡散領域にて分割された該
少なくとも３つ以上の半導体領域のうちで、分割部を介
して隣接する複数の半導体領域領域の組合せに対して
は、該分割部の近傍に光が照射され、また、該複数の半
導体領域の組合せ以外の他の半導体領域に対しては、そ
のほぼ中央部に光が照射される。そして、該分離拡散領
域のうちで、該複数の半導体領域の組合せの該分割部に
ある特定の分離拡散領域を除いた他の分離拡散領域の下
側に、第１導電型の第１の埋め込み拡散領域がさらに設
けられていて、印加される逆バイアスによって該他の分
離拡散領域の下部の該半導体基板の空乏層化が抑制され
ており、そのことによって上記目的が達成される。

【００３５】好ましくは、前記複数の半導体領域の組合
せの前記分割部にある前記特定の分離拡散領域の下側で
は、前記第１の埋め込み拡散領域の形成が省略されてい
る。

【００３６】好ましくは、前記半導体基板は１００Ωｃ
ｍ以上の比抵抗を有する。

【００３７】好ましくは、前記第１の埋め込み拡散領域
が形成されている前記他の分離拡散領域の上に、該第１
の埋め込み拡散領域への迷光の照射を抑制する遮光膜が
形成されている。

【００３８】好ましくは、前記第１の埋め込み拡散領域
が、その拡散深さ（Ｘｊ）をＸｊ≧５μｍとして形成さ
れている。

【００３９】好ましくは、前記第１の埋め込み拡散領域
が、その表面濃度を１×１０¹⁷ａｔｏｍｓ／ｃｍ³以下
にして形成されている。

【００４０】好ましくは、前記第１の埋め込み拡散領域
と前記他の分離拡散領域とが、両者の接する部分の濃度
を５×１０¹⁴ａｔｏｍｓ／ｃｍ³以上として形成されて
いる。

【００４１】好ましくは、前記第１の埋め込み拡散領域
と前記他の分離拡散領域とが、該他の分離拡散領域の端
部のうちで前記分割部に位置する前記特定の分離拡散領
域に近い側の端部と、該第１の埋め込み拡散領域の端部
と、を接触して形成されている。

【００４２】上記の本発明の分割フォトダイオードで
は、前記半導体基板及び前記半導体層が前記少なくとも
３つ以上の半導体領域よりも広い範囲に存在し、該半導
体領域の外側に信号処理回路が形成されている構成とす
ることができる。

【００４３】また、上記の本発明の分割フォトダイオー
ドでは、前記信号処理回路が第１導電型の第２の埋め込
み拡散領域を有し、該第２の埋め込み拡散領域が前記第
１の埋め込み拡散領域と同時に形成される構成とするこ
とができる。

【００４４】さらに、上記の本発明の分割フォトダイオ
ードでは、前記第１の埋め込み拡散領域からのボロンの
オートドープを防止するために、該第２導電型の半導体
層の不純物濃度が５×１０¹⁵ａｔｏｍｓ／ｃｍ³以上に
設定されている構成とすることができる。

【００４５】本発明の他の局面による分割フォトダイオ
ードは、第１導電型の半導体基板と、該半導体基板の上
に形成された第２導電型の半導体層と、該半導体層の該
半導体基板とは反対側の表面から該半導体基板の表面下
に達するように複数箇所に形成され、該半導体層を少な
くとも３つ以上の第２導電型の半導体領域に分割する、
少なくとも１層からなる複数の第１導電型の分離拡散領
域と、を備える。該分離拡散領域にて分割された該少な
くとも３つ以上の半導体領域のうちで、分割部を介して
隣接する複数の半導体領域の組合せに対しては、該分割
部の近傍に光が照射され、また、該複数の半導体領域の
組合せ以外の他の半導体領域に対しては、そのほぼ中央
部に光が照射される。そして、該分離拡散領域のうち
で、該複数の半導体領域の組合せの該分割部にある特定
の分離拡散領域が該半導体基板の表面下に浅く形成され
ており、他の分離拡散領域が該半導体基板の表面下に深
く形成されており、そのことによって上記目的が達成さ
れる。

【００４６】本発明の分割フォトダイオードでは、前記
半導体基板及び前記半導体層が前記少なくとも３以上の
半導体領域よりも広い範囲に存在しており、該半導体領
域の外側に信号処理回路が形成されている構成とするこ
とができる。

【００４７】また、上記の本発明の分割フォトダイオー
ドでは、前記信号処理回路が第１導電型の埋め込み拡散
領域を有している構成とすることができる。

【００４８】以上に、本発明の作用を説明する。

【００４９】本発明によれば、分割フォトダイオードの
基板電位を取出す分離拡散領域の下部の半導体基板内
に、印加される逆バイアスによって分離拡散領域の下部
の半導体基板が空乏層化しないように、埋め込み拡散領
域を設けている。このため、空乏層化によるフォトダイ
オードの直列抵抗の増大化が発生せず、フォトダイオー
ドの遮断周波数が向上する。これによって、分割フォト
ダイオードの応答速度を高速化する。

【００５０】また、半導体基板の比抵抗を高くすること
によって、分割部を介して隣接する複数の半導体領域の
組合せの当該分割部に光が照射される場合に、空乏層の
拡がりを大きくできるので、空乏層の端部が分離拡散領
域の下部側へ大きく拡がる。この結果、従来技術による
分割フォトダイオードの構成では、光キャリアが分離拡
散領域を迂回して移動していたのに対して、本はつめい
においてはそのような光キャリアの迂回を抑制して、拡
散による移動距離を短くすることができる。これによっ
ても、フォトダイオードの遮断周波数が向上され、分割
フォトダイオードの応答速度が高速化される。

【００５１】

【発明の実施の形態】先に述べたように、基板の比抵抗
を高くすることによって分割フォトダイオードの応答速
度の改善効果が得られるが、本願発明者がさらに実験を
行なった結果、基板比抵抗が高すぎると問題が生じるこ
とが確認された。この問題点を、図２５を用いて以下に
説明する。

【００５２】図２５に示すように、例えば５００Ωｃｍ
という高い比抵抗を有する半導体基板を使用すると、光
が照射されるＰ型分離拡散領域部分（図中のＢ部分）で
の空乏層の広がりが大きくなって、光キャリアがＰ型分
離拡散領域２を迂回して走る距離が短縮される。しか
し、このとき同時に、フォトダイオードの基板電位を取
出すＰ型分離拡散領域の下部（図中のＡ及びＣ部分）
も、同じように空乏層化してしまう。上述のようにＰ型
分離拡散領域下部（図中のＡ及びＣ部分）のＰ型半導体
基板が空乏層化してしまうと、その部分の抵抗（図中の
Ｒ１）が極端に大きくなり、フォトダイオードの直列抵
抗が大きくなる。よって、この部分の抵抗成分によるＣ
Ｒ時定数の増大により、フォトダイオードの応答速度が
低下してしまう。

【００５３】また、基板の比抵抗を高くしすぎると、基
板比抵抗それ自体による抵抗成分（図中のＲ２）が大き
くなり、この抵抗成分に関連するＣＲ時定数により、フ
ォトダイオードの応答速度が低下してしまうという問題
が生じる。

【００５４】そこで、以上のような問題点を克服するた
めに、本発明にあっては、印加される逆バイアスによっ
て分離拡散領域の下部の半導体基板が空乏層化しないよ
うに、分割フォトダイオードの基板電位を取出す分離拡
散領域の下部の半導体基板内に、埋め込み拡散領域を設
けている。このため、空乏層化によるフォトダイオード
の直列抵抗の増大化が発生せず、フォトダイオードの遮
断周波数が向上される。

【００５５】また、半導体基板の比抵抗を高くすること
によって、一対の半導体領域の分割部に光が照射される
場合に、空乏層の拡がりを大きくできる。これにより、
空乏層の端部が分離拡散領域の下部側へ大きく拡がる。
この結果、従来の分割フォトダイオード素子の構成では
光キャリアが分離拡散領域を迂回して移動していたのに
比べて、本発明による場合には、そのような光キャリア
の迂回を抑制して、拡散による移動距離を短くすること
ができる。これによっても、フォトダイオードの遮断周
波数が向上される。

【００５６】以下に、本発明の実施形態を図面に基づい
て説明する。

【００５７】（第１の実施の形態）本発明の第１の実施
形態における分割フォトダイオードを、図面を参照して
説明する。

【００５８】図１は、第１の実施形態の分割フォトダイ
オードの断面図である。この図では、メタル配線の処理
工程以降の工程で形成される構造、例えば多層配線や保
護膜等は、省略している。

【００５９】この分割フォトダイオードでは、例えば５
００Ωｃｍ程度のシリコン基板からなるＰ型高比抵抗半
導体基板１１の上に、半導体層としてのＮ型エピタキシ
ャル層４が形成されている。Ｎ型エピタキシャル層４の
上表面から半導体基板１１の表面よりやや下側の位置に
至るＰ型分離拡散領域２及び５が、複数箇所に設けられ
ている。Ｐ型分離拡散領域２は、半導体基板１１の表面
よりやや下側の位置からＮ型エピタキシャル層４の途中
までの範囲に形成され、Ｐ型分離拡散領域５は、分離拡
散領域２の上側に、Ｎ型エピタキシャル層４の上表面に
達するように形成されている。

【００６０】Ｐ型分離拡散領域２及び５は、Ｎ型エピタ
キシャル層４を複数の領域に、図示される例では４つの
領域に、電気的に分離し、且つ両端の領域の外側も電気
的に分離するように配設されている。分離された各Ｎ型
エピタキシャル層４の上層部には、Ｎ型拡散領域６が形
成されている。分離拡散領域２及び５にて分離された４
つの領域が、フォトダイオードとしての光検出部Ｄ１、
Ｄ２、Ｄ３及びＤ５となっている。光検出部Ｄ１とＤ５
は、トラッキング誤差信号ＴＥＳを得るためのものであ
り、これらの光検出部Ｄ１及びＤ５には、ほぼその中央
部に光が照射される。また、光検出部Ｄ２及びＤ３は、
フォーカス誤差信号ＦＥＳを得るためのものであり、こ
れら光検出部Ｄ２及びＤ３には、その分割部を中心とし
て光が照射される。

【００６１】Ｎ型エピタキシャル層４の上には酸化膜１
２が設けられており、その酸化膜１２の上には、酸化膜
１２を貫通して基板電位を取出す電極１３が、４箇所に
設けられている。電極１３が設られている位置は、光検
出部Ｄ２とＤ３との間を除き、分離拡散領域５の上部で
あり、各電極１３の下端は、Ｐ型分離拡散領域５に達し
ている。また、電極１３が設けられた分離拡散領域５に
対応する箇所には、分離拡散領域２の下側にＰ型埋め込
み拡散領域３が形成されている。

【００６２】次に、このように構成された第１の実施形
態の分割フォトダイオードの作製方法を、図２（ａ）〜
（ｂ）の断面図を参照して、以下に説明する。なお、図
１と図２（ａ）〜（ｂ）とで、同じ構成要素には同じ参
照番号を付している。

【００６３】まず、図２（ａ）に示すように、Ｐ型高比
抵抗半導体基板１１表面の光検出部Ｄ１〜Ｄ５を分割す
る５つの分割部となる領域のうち、例えば基板電位を取
出す分離拡散領域に対応する４つの領域に、Ｐ型埋め込
み拡散領域３を形成する。次に、光検出部Ｄ１〜Ｄ５を
分割する５つの分割部に、Ｐ型分離拡散領域２を形成す
る。

【００６４】その後に図２（ｂ）に示すように、Ｐ型半
導体高比抵抗基板１１の表面全面にＮ型エピタキシャル
層４を形成する。

【００６５】次に、Ｎ型エピタキシャル層４の内部にお
けるＰ型分離拡散領域２に対応する部分に、Ｐ型分離拡
散領域５を形成する。このＰ型分離拡散領域５は、Ｎ型
エピタキシャル層４の上表面からＰ型分離拡散領域２に
達するように形成され、その結果として、Ｐ型分離拡散
領域２及び５は、Ｎ型エピタキシャル層４の表面からＰ
型半導体基板１の表面にまで達するように形成される。
なお、分離拡散領域２は、この工程において、基板１１
側から拡散によりＮ型エピタキシャル層４へ広がる。こ
のようなＰ型分離拡散領域２及び５の形成により、Ｎ型
エピタキシャル層４が複数のＮ型半導体領域に電気的に
分離されて、各光検出部Ｄ１〜Ｄ５（但し、Ｄ４は図に
表れない）が形成される。

【００６６】次に、Ｎ型エピタキシャル層４の各光検出
部Ｄ１〜Ｄ５に対応する部分に、Ｎ型拡散領域６を形成
する。このＮ型拡散領域６は、フォトダイオードの直列
抵抗を低減することでＣＲ時定数を低減し、高速応答性
を得る目的で形成される。

【００６７】さらに、図１に示すように、酸化膜１２と
電極１３とを形成する。これにより、本実施形態の分割
フォトダイオードが得られる。

【００６８】本実施形態の分割フォトダイオードにおい
ては、基板電位を取出すＰ型分離拡散部分に、フォトダ
イオードに印加される逆バイアスによってＰ型分離拡散
領域２の下部のＰ型高比抵抗半導体基板１１が空乏層化
しないように、Ｐ型埋め込み分離拡散領域３が形成され
ている。このために、空乏層化によるフォトダイオード
の直列抵抗の増大は発生せず、フォトダイオードの遮断
周波数が向上される。

【００６９】例えば、本実施形態のようにＰ型高比抵抗
基板１１の比抵抗が５００Ωｃｍの場合、フォトダイオ
ードに印加される逆バイアスを１．５Ｖとすると、この
ときのＰ型分離拡散領域２下部でのＰ型半導体基板１１
側への空乏層の広がり幅は１０μｍとなる。これによ
り、Ｐ型埋め込み分離拡散領域３の幅が２０μｍより大
きければ、空乏層化によるフォトダイオードの直列抵抗
の増大などの問題は発生しない。

【００７０】次に、埋め込み分離拡散領域３を信号光が
当たらない分離拡散領域部分に形成する理由について説
明する。

【００７１】図１８に示した通り、本発明の分割フォト
ダイオードの構成では、ホログラム素子３１とディスク
３４との距離に応じて、主ビームの反射光のフォトダイ
オードＰＤ上での位置が、光検出部Ｄ２及びＤ３の並ぶ
方向に変化するようになっている。このため、主ビーム
の焦点がディスク３４の上に位置している時は、その反
射光が、光検出部Ｄ２及びＤ３の間の分割部を光ビーム
スポットの中心として、入射する。

【００７２】このとき、図３に示すように、光が照射さ
れる光検出部Ｄ２及びＤ３の間の分割部にも埋め込み拡
散領域３を形成すると、図２２及び図２３を参照して説
明したものと同様の現象が起こり、問題となる。すなわ
ち、埋め込み拡散領域３の下部で発生した光キャリア
は、埋め込み拡散領域３を迂回して、Ｎ型エピタキシャ
ル層４とＰ型高比抵抗基板１１との間のＰＮ接合の空乏
層に到達する。さらに、埋め込み拡散領域３は、埋め込
み拡散領域３の下部のＰ型高比抵抗基板１１を空乏層化
させないように形成するため、図２２及び図２３に示し
たＰ型分離拡散領域２に比べて拡散深さが深く、横方向
への拡がりが大きい拡散領域である。

【００７３】従って、図３のように光が照射される光検
出部Ｄ２及びＤ３の間の分割部にも埋め込み拡散領域３
を形成する場合には、埋め込み拡散領域３の下部で発生
した光キャリアが埋め込み拡散領域３を迂回して移動す
る距離が、図４のように、全く埋め込み拡散領域を形成
しない場合に光キャリアが分離拡散領域２を迂回して移
動する距離に比較して長くなる。この結果、フォトダイ
オードの応答速度の低下が著しいものとなる。

【００７４】そこで本発明にあっては、埋め込み拡散領
域３を、光が照射される光検出部Ｄ２及びＤ３の間に存
在する分割部以外の分割部に、形成する。このようにす
ることにより、フォトダイオードの基板電位を取出すＰ
型分離拡散領域部分には、印加される逆バイアスによっ
てＰ型分離拡散領域２の下部のＰ型高比抵抗半導体基板
１１が空乏層化しないように、Ｐ型埋め込み分離拡散領
域３が形成されているため、空乏層化によるフォトダイ
オードの直列抵抗の増大は発生せず、フォトダイオード
の遮断周波数を向上できる。

【００７５】このとき、Ｐ型半導体基板として高比抵抗
（例えば５００Ωｃｍ）を有する基板を使用することに
より、光が照射される光検出部Ｄ２及びＤ３の間の分割
部においては、フォトダイオードに印加される逆バイア
スによって広がる空乏層を大きくすることができる。こ
れにより、Ｐ型分離拡散領域２の下部のＰ型半導体基板
１で発生した光キャリアがＰ型埋め込み分離拡散領域２
を迂回して走る距離を、短くすることができる。従っ
て、フォトダイオードの応答速度が改善されて、遮断周
波数が向上する。

【００７６】この遮断周波数の向上に関する効果を、図
５に示す。

【００７７】図５は、基板比抵抗に対する遮断周波数依
存性を示すグラフであって、埋め込み拡散領域３が基板
電位を取り出す分離拡散領域下部に存在する場合、及び
存在しない場合について、データを示している。

【００７８】図５に示すように、基板の比抵抗が約１０
０Ωｃｍ以上の範囲においては、埋め込み拡散領域の設
置による遮断周波数の改善効果が、基板の比抵抗を高く
するほど、顕著に得られている。

【００７９】次に、埋め込み拡散領域３の拡散深さＸｊ
について、説明する。

【００８０】埋め込み拡散領域３を浅く形成しようとす
る場合には、Ｐ型埋め込み拡散領域３の拡散深さが深い
場合に比べて空乏層が拡がり易くなるために、埋め込み
拡散領域３の下部のＰ型高比抵抗半導体基板１１が空乏
層化しないように、Ｐ型埋め込み拡散領域３を広く形成
する必要がある。このため、Ｐ型埋め込み拡散領域３を
浅く形成すると、同じ有効受光領域を得るためにはフォ
トダイオードのサイズを大きくする必要が生じて、チッ
プサイズの増加及びそれに伴うコストアップを招く。ま
た、フォトダイオードのサイズの増加に伴ってフォトダ
イオード容量が大きくなり、応答速度が低下するという
問題が発生する。

【００８１】そこで、本発明では、Ｐ型埋め込み拡散領
域３の拡散深さＸｊがＸｊ≧５μｍとなるように、Ｐ型
埋め込み拡散領域３を形成する。これにより、前記の問
題は発生せず、応答特性の優れた分割フォトダイオード
を提供することができる。

【００８２】また、本発明において、Ｐ型埋め込み拡散
領域３は、その表面濃度を１×１０¹⁷ａｔｏｍｓ／ｃｍ
³以下にして、形成する。

【００８３】Ｎ型エピタキシャル層４を形成するエピタ
キシャル成長工程においては、図６に示すように、Ｐ型
埋め込み拡散領域３からの不純物の外方拡散によるボロ
ンのオートドープ現象が発生する。このボロンのオート
ドープ現象が発生すると、Ｎ型エピタキシャル層４とＰ
型高比抵抗半導体基板１１との間に、高濃度のボロンの
オートドープ層が発生する。そして、この高濃度のボロ
ンのオートドープ層が発生すると、Ｎ型エピタキシャル
層４とＰ型高比抵抗半導体基抜１１との間の空乏層の拡
がりが制限され、容量の増大による応答速度の低下が発
生する。

【００８４】また、高濃度のボロンのオートドープ層が
発生すると、図７に示すように、Ｐ型高比抵抗半導体基
板１１の中で発生した光キャリア（電子）に対してオー
トドープ層がポテンシャルバリアとして作用するため
に、応答速度の低下を招く。

【００８５】上記のボロンのオートドープ量は、オート
ドープの発生源であるＰ型埋め込み拡散領域の表面にお
ける不純物濃度に依存している。従って、オートドープ
の発生による悪影響を抑制するためには、Ｐ型埋め込み
拡散領域の表面不純物濃度を低く抑える必要がある。

【００８６】ここで、ボロンのオートドープ量は、典型
的に、そのオートドープ源であるＰ型埋め込み拡散領域
の表面不純物濃度の約１／１０³程度である。更に、Ｐ
型高比抵抗半導体基板１１の比抵抗は、数１００Ωｃｍ
から数１０００Ωｃｍの範囲に設定されるため、基板中
の不純物濃度は、概略１×１０¹³ａｔｏｍｓ／ｃｍ³〜
１×１０¹⁴ａｔｏｍｓ／ｃｍ³程度である。従って、ボ
ロンのオートドープが問題とならないようにするために
は、Ｐ型埋め込み拡散領域の表面不純物濃度は、１×１
０¹⁷ａｔｏｍｓ／ｃｍ³以下と設定されることが望まし
い。

【００８７】また、本発明において、Ｐ型埋め込み拡散
領域３とＰ型分離拡散領域２とは共に、両者の接する部
分の不純物濃度を５×１０¹⁴ａｔｏｍｓ／ｃｍ³以上に
して形成する。

【００８８】Ｐ型埋め込み拡散領域３の役割は、フォト
ダイオードに印加される逆バイアスによるＰ型埋め込み
拡散領域３の下部のＰ型高比抵抗半導体層１１の空乏層
化を防ぐことである。従って、Ｐ型埋め込み拡散領域３
及びＰ型分離拡散領域２は、必要以上に高濃度で接する
必要はない。フォトダイオードに印加される逆バイアス
によるＰ型埋め込み拡散領域３とＰ型分離拡散領域２と
の接触部分の空乏層化が、防げさえすれば良い。

【００８９】ところで、通常の半導体製造プロセスにお
いては、Ｐ型分離拡散領域２の幅を最小寸法で設計して
も、後の熱処理による横方向への拡がり拡散により、出
来上がり寸法としては４μｍ程度となる。このようにＰ
型埋め込み拡散領域３とＰ型分離拡散領域２とが接して
いる部分の幅が４μｍであり、また、フォトダイオード
に印加される逆バイアスが１．５Ｖであるとすれば、Ｐ
型埋め込み分離拡散領域３とＰ型分離拡散領域２とが接
する部分を空乏層化させないようにするには、５×１０
¹⁴ａｔｏｍｓ／ｃｍ³以上の不純物濃度で接するように
Ｐ型埋め込み分離拡散領域３を形成すればよい。これに
より、フォトダイオードにおける直列抵抗増大による応
答速度の低下等の問題が、発生しない。

【００９０】上記ではＰ型分離拡散領域２の幅を最小寸
法で設計した場合について説明しているが、Ｐ型分離拡
散領域２の幅を最小寸法よりも大きく設定しても良い。
この場合においても、Ｐ型埋め込み拡散領域３とＰ型分
離拡散領域２との接する部分を５×１０¹⁴ａｔｏｍｓ／
ｃｍ³以上の不純物濃度にしておけば問題はなく、空乏
層化に対して余裕度が大きくなる。

【００９１】また、本発明において、Ｐ型半導体基板１
１の比抵抗は、好ましくは３００Ωｃｍ以上且つ２５０
０Ωｃｍ以下の範囲に設定する。基板の比抵抗をこのよ
うな範囲に設定する理由を、以下に述べる。

【００９２】ＤＶＤにおいて取り扱われる信号の周波数
は、最高レートで４．５ＭＨｚであり、倍速ＤＶＤ及び
４倍速ＤＶＤでは、それぞれ９．０ＭＨｚ及び１８．０
ＭＨｚである。従って、倍速ＤＶＤ用のフォトダイオー
ドには、低周波から９．０ＭＨｚまでのゲインが一定で
あることが要求され、一方、同様に４倍速ＤＶＤ用のフ
ォトダイオードには、低周波から１８ＭＨｚまでのゲイ
ンが一定であることが要求される。これからわかるよう
に、４倍速ＤＶＤ或いは更なる高速化に対応するために
は、遮断周波数（−３ｄＢ）が５０ＭＨｚ以上であるこ
とが、フォトダイオードに要求される。

【００９３】実使用状態で光が照射される光検出部にお
いては、基板比抵抗が高いほど空乏層の広がりが大きく
なり、空乏層の外で発生した光キャリアが走行する距離
が短くなる、つまり拡散電流成分の時定数が小さくな
る。このため、フォトダイオードの応答速度は改善され
る。しかし、逆に、基板の比抵抗を高くしすぎると、基
板の比抵抗それ自身に起因する抵抗成分が大きくなるこ
と、及び、基板電位を取り出す分離拡散領域の下部の基
板の空乏化による抵抗成分が増大することによって、Ｃ
Ｒ時定数が大きくなり、フォトダイオードの応答速度が
低下する。従って、図５に示す通りに、Ｐ型半導体基板
１１の比抵抗を３００Ωｃｍ以上且つ２５００Ωｃｍ以
下の範囲に設定することで、４倍速ＤＶＤ或いは更なる
高速化に対応できるフォトダイオードが提供される。

【００９４】なお、本実施形態においては、分割フォト
ダイオードとしてＮ型エピタキシャル層４の表面にＮ型
拡散領域６を形成した構造について説明しているが、本
発明の適用はこの構成には限られない。例えば、フォト
ダイオード部分の構造に制限はなく、他の構造のフォト
ダイオードであっても、なんら問題無く適用できる。こ
の事実は、当然のことながら、以下の各実施形態におい
ても同様である。

【００９５】（第２の実施の形態）図８は、再生信号Ｒ
Ｆを得るための光検出部Ｄ２とトラッキング誤差信号Ｔ
ＥＳを得るための光検出部Ｄ１との間、及び、再生信号
ＲＦを得るための光検出部Ｄ３とトラッキング誤差信号
ＴＥＳを得るための光検出部Ｄ５との間に、それぞれＰ
Ｎ接合を短絡したダミーフォトダイオードを併せ持つ構
造に、本発明のＰ型埋め込み拡散領域３を適用した場合
の構造を示す。

【００９６】ダミーフォトダイオードを有する本実施形
態の構成に関して、その特徴などを、光検出部Ｄ２とＤ
１との間のダミーフォトダイオードを例に挙げて説明す
る。上記の箇所にダミーフォトダイオードが存在しない
場合には、光検出部Ｄ２側から光検出部Ｄ１側へ向け
て、及び光検出部Ｄ１側から光検出部Ｄ２側へ向けて、
光キャリアが一点鎖線にて示すように移動する。ダミー
フォトダイオードを形成すれば、このような光キャリア
の移動を防止することができ、安定した光検出が可能と
なる。

【００９７】この特徴及び効果は、もう一方の光検出部
Ｄ３とＤ５との間のダミーフォトダイオードに関して
も、同様である。

【００９８】なお、本発明は、上記以外の構造の分割フ
ォトダイオードに適用しても、問題はない。また、図８
の構造においては、ダミーフォトダイオードのＰＮ接合
が短絡されているが、必ずしも特に短絡されている必要
はなく、適当な逆バイアスを印加されていても問題無
い。

【００９９】（第３の実施の形態）本発明の第３の実施
形態における受光素子である分割フォトダイオード素子
を、図面を参照して説明する。

【０１００】図９は、本発明の第３の実施形態の分割フ
ォトダイオードの断面図である。

【０１０１】この分割フォトダイオードにおいては、分
離拡散領域２及び５を設けた領域のうち、Ｐ型埋め込み
拡散領域３を形成した領域に対応する部分に、遮光膜１
５が形成されている。遮光膜１５の基板１１側には、光
検出に支障のない透明な材料、例えばシリコン窒化膜か
らなる絶縁膜１４が形成されており、この絶縁膜１４に
よって、遮光膜１５と電極１３とが電気的に絶縁されて
いる。

【０１０２】遮光膜１５を設ける理由は、以下の通りで
ある。すなわち、ピックアップ光学系の内部では、至る
所で光の反射及び回折が起こり、迷光が発生している。
本実施形態のように、光の透過率の低い遮光膜１５を、
埋め込み拡散領域３を形成した領域に対応する場所に形
成することにより、光は、埋め込み拡散領域３に入射し
なくなり、これによって、埋め込み拡散領域３の下部で
発生した光キャリアが埋め込み拡散領域３を迂回する問
題は、発生しない。

【０１０３】遮光膜１５の構成材料は遮光性を有する金
属であることが好ましいが、光検出に支障のない範囲
で、他の材料を使用してもよい。

【０１０４】（第４の実施の形態）第４の実施形態で
は、Ｐ型分離拡散領域２とＰ型埋め込み拡散領域３との
形成位置に関する他の構成例を示す。図１０は、本実施
形態の分割フォトダイオードの断面図である。

【０１０５】図１８を参照して説明したように、特に速
い応答速度を必要とする光検出部は、再生信号ＲＦを取
り扱う光検出部Ｄ２、Ｄ３及びＤ４である。本実施形態
においては、Ｐ型分離拡散領域２を、Ｐ型埋め込み拡散
領域３のうちで速い応答速度を必要とする光検出部Ｄ２
及びＤ３の側の端部で接触するように、形成する。これ
により、速い応答速度を必要とする光検出部のサイズを
最小限に形成できるため、フォトダイオード容量が低減
できる。従って、ＣＲ時定数を低減し、フォトダイオー
ドの応答速度の改善を図ることができる。

【０１０６】この際に、光検出部Ｄ１及びＤ５というト
ラッキングを行なうフォトダイオード部分が大きくな
り、フォトダイオード容量が増大する。しかし、光検出
部Ｄ１及びＤ５が取り扱う信号の速度は、光検出部Ｄ
２、Ｄ３及びＤ４により再生信号ＲＦを得るときの速度
に比べて１ケタ以上遅いために、これらの箇所のフォト
ダイオード容量の増大は、大きな問題とはならない。

【０１０７】（第５の実施の形態）本実施形態では、上
述した各実施形態に示した分割フォトダイオードの光検
出部の周辺に信号処理回路を形成した場合の構成を説明
する。

【０１０８】図１１は、本実施形態の分割フォトダイオ
ードの断面図であり、信号処理回路としてＮＰＮトラン
ジスタが示されている。なお、図１１では、メタル配線
の処理工程以降の工程で形成される構造、例えば多層配
線や保護膜等は、省略している。

【０１０９】この分割フォトダイオードでは、例えばシ
リコン基板からなるＰ型高比抵抗半導体基板１１の上
に、Ｎ型エピタキシャル層４が形成されている。さら
に、Ｎ型エピタキシャル層４の上表面から、半導体基板
１１の表面よりやや下側に相当する位置までの間には、
Ｐ型分離拡散領域２及び５が設けられている。Ｐ型分離
拡散領域２は、半導体基板１１の表面よりやや下側の位
置から、Ｎ型エピタキシャル層４の途中までの範囲に形
成されており、Ｐ型分離拡散領域５は、分離拡散領域２
の上側に、Ｎ型エピタキシャル層４の上表面に達するよ
うに形成されている。

【０１１０】Ｐ型分離拡散領域２及び５は、Ｎ型エピタ
キシャル層４を複数の領域に、図示する例では５つの領
域に電気的に分離し、且つ両端の領域の外側も電気的に
分離するように配設されている。分離拡散領域２及び５
にて分離された５つの領域のうち、図の中の左側の４つ
が、フォトダイオードとしての光検出部Ｄ１、Ｄ２、Ｄ
３及びＤ５となっており、一方、図の中の右端の領域
が、信号処理回路としてのＮＰＮトランジスタとなって
いる。

【０１１１】分離された光検出部Ｄ１、Ｄ２、Ｄ３及び
Ｄ５の各Ｎ型エピタキシャル層４の上層部には、Ｎ型拡
散領域６が形成されている。光検出部Ｄ１及びＤ５は、
トラッキング誤差信号ＴＥＳを得るためのものであり、
これらの光検出部Ｄ１及びＤ５には、ほぼその中央部に
光が照射される。また、光検出部Ｄ２及びＤ３は、フォ
ーカス誤差信号ＦＥＳを得るためのものであり、これら
光検出部Ｄ２及びＤ３には、その分割部を中心として光
が照射される。

【０１１２】また、ＮＰＮトランジスタを構成する領域
には、半導体基板１１とＮ型エピタキシャル層４とにわ
たってＮ型埋め込み拡散領域７が形成されている。ま
た、Ｎ型エピタキシャル層４の上層部には、べースとな
るＰ型拡散領域８、エミッタやコレクタ取り出し拡散領
域となるＮ型拡散領域９及び１０が、形成されている。

【０１１３】Ｎ型エピタキシャル層４の上には、酸化膜
１２が設けられており、その酸化膜１２の上には、酸化
膜１２を貫通して基板電位を取出す電極１３が７箇所に
設けられている。ここで、電極を、図の左側からそれぞ
れ１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３ｆ、
１３ｇとすると、電極１３ａ〜１３ｄの設置箇所は、光
検出部の領域においては、光検出部Ｄ２とＤ３との間の
領域を除いた分離拡散領域５の上部である。また、電極
１３ｅ〜１３ｇは、ＮＰＮトランジスタを構成する領域
におけるＰ型拡散領域８及びＮ型拡散領域９及び１０の
上部に形成されている。

【０１１４】光検出部の領域における各電極１３ａ〜１
３ｄの下端は、Ｐ型分離拡散領域５に達している。ま
た、ＮＰＮトランジスタを構成する領域における各電極
１３ｅ〜１３ｇは、各々Ｐ型拡散領域８及びＮ型拡散領
域９及び１０に達している。また、電極１３ａ〜１３ｃ
が設けられた左側３つの分離拡散領域に対応する箇所に
は、分離拡散領域２の下側に、Ｐ型埋め込み拡散領域３
が形成されている。更に、分離拡散領域２及び５からな
る右側２つの部分の間には、これら分離拡散領域を内部
に含むＰ型埋め込み拡散領域３１が、Ｎ型埋め込み拡散
領域７の下側に形成されている。

【０１１５】次に、このような構成の分割フォトダイオ
ードの作製方法を、図１２（ａ）〜（ｂ）の断面図を参
照して以下に説明する。なお、図１１と図１２（ａ）〜
（ｂ）とにおいて、同じ構成要素には同じ参照番号を付
している。

【０１１６】まず、図１２（ａ）に示すように、例えば
シリコン基板からなるＰ型高比抵抗半導体基板１１の表
面において、光検出部Ｄ１〜Ｄ５を分割する分割部とな
る領域のうちで、実使用状態で光が照射される光検出部
Ｄ２及びＤ３の間の分割部以外の領域に、Ｐ型埋め込み
拡散領域３を形成する。

【０１１７】次に、信号処理回路が形成される予定領域
に、Ｐ型埋め込み拡散領域３１を形成する。このＰ型埋
め込み拡散領域３１は、基板１１の比抵抗が高いことに
よって発生し易くなるラッチアップ現象を防止するため
のものである。なお、本実施形態では、Ｐ型埋め込み拡
散領域３とＰ型埋め込み拡散領域３１とを別々に形成し
ているが、本発明はこれに限らず、Ｐ型埋め込み拡散領
域３及び３１を同時に形成してもなんら問題はない。む
しろ、Ｐ型埋め込み拡散領域３とＰ型埋め込み拡散領域
３１を同時に形成した方が、製造工程が削減でき且つ製
造コストを低減できるというメリットがある。

【０１１８】次に、光検出部Ｄ１〜Ｄ５を分割する各分
割部と、信号処理回路部の各デバイスを分割する各部分
とに、Ｐ型埋め込み拡散領域２を形成する。このとき、
信号処理回路が形成される予定領域の一部に、ＮＰＮト
ランジスタのコレクタ抵抗を低減するためのＮ型埋め込
み拡散領域７が形成される。

【０１１９】次に、図１２（ｂ）に示すように、Ｐ型半
導体高比抵抗基板１１の表面全面に、Ｎ型エピタキシャ
ル層４を形成する。続いて、Ｎ型エピタキシャル層４の
内部においてＰ型分離拡散領域２に対応する部分に、Ｐ
型分離拡散領域５を形成する。このＰ型分離拡散領域５
は、Ｎ型エピタキシャル層４の表面からＰ型分離拡散領
域２に達するように形成される。なお、分離拡散領域２
は、この工程において、基板１１側から拡散によりＮ型
エピタキシャル層４へ広がる。これにより、Ｎ型エピタ
キシャル層４が複数のＮ型半導体領域に電気的に分離さ
れ、各光検出部Ｄ１〜Ｄ５（但しＤ４は不図示）と、電
気的に分離された信号処理回路とが、形成される。

【０１２０】続いて、Ｎ型エピタキシャル層４の表面の
分割フォトダイオード部分に、Ｎ型拡散領域６を形成す
る。このＮ型拡散領域６は、フォトダイオードの直列抵
抗を低減することでＣＲ時定数を低減し、高速応答性を
得る目的で形成される。また、信号処理回路部において
は、Ｎ型エピタキシャル層４の表面の所定の位置に、べ
ースとなるＰ型拡散領域８や、エミッタ或いはコレクタ
取り出し拡散領域となるＮ型拡散領域９及び１０が、順
次形成される。

【０１２１】次に、図１１に示すように、酸化膜１２及
び電極１３ａ〜１３ｇを形成する。これにより、図１１
に示す本実施形態の光検出用分割フォトダイオードが得
られる。

【０１２２】このようにして製造された分割フォトダイ
オードにおいては、光検出用分割フォトダイオード部と
信号処理回路部とが同一シリコン基板上に形成されてい
る。これにより、両者を別々に形成する場合に比べてサ
イズが小さくなり、光ピックアップ装置の小型化が達成
される。

【０１２３】また、同一基板上に光検出用分割フォトダ
イオード部と信号処理回路部とを形成するために、分割
フォトダイオード部と信号処理回路部とをメタル配線で
結線することが可能になる。これにより、両者間をワイ
ヤで結線する場合に比べて、外来ノイズに対する耐性に
優れるとともに、高速動作時に、ワイヤのインダクタン
ス等に起因する特性の劣化が生じない。さらに、フォト
ダイオードと信号処理回路とを短いメタル配線で結線で
きるために、配線容量が小さくでき、高速動作が可能と
なる。

【０１２４】図１３は、図８に示すダミーフォトダイオ
ードを備える分割フォトダイオードに、本実施形態の上
述した構成を適用した場合の構成を示す断面図である。
この図示する例においても、分割フォトダイオード部と
信号処理回路部とが同一シリコン基板上に形成されてい
る。

【０１２５】上述した本発明によれば、種々の構造の分
割フォトダイオードにおいて、光検出用分割フォトダイ
オード部と信号処理回路部とを同一の基板上に形成する
ことができる。

【０１２６】本実施形態において、Ｎ型エピタキシャル
層４は、Ｎ型エピタキシャル層４とＰ型半導体基板１１
との界面に発生するボロンのオートドープ層からの影響
を防止するように、Ｎ型エピタキシャル層４の不純物濃
度を５×１０¹⁵ａｔｏｍｓ／ｃｍ³以上として形成す
る。

【０１２７】先に述べたように、Ｎ型エピタキシャル層
４を形成するエピタキシャル成長工程においては、Ｐ型
埋め込み拡散領域３及び３１から不純物の外方拡散によ
る、ボロンのオートドープ現象が発生する。ボロンのオ
ートドープ層が発生すると、特にフォトダイオードの応
答速度を低下させる。そこで本実施形態においては、Ｎ
型エピタキシャル層４を５×１０¹⁵ａｔｏｍｓ／ｃｍ³
以上の濃度に形成することにより、エピタキシャル成長
後の例えば分離拡散などの熱処理により、Ｎ型エピタキ
シャル層４の中のＮ型不純物であるリンをＰ型半導体基
板１１側に拡散させることができる。これによって、ボ
ロンのオートドープ層がフォトダイオードに好ましくな
い影響を及ぼすことを、防止できる。

【０１２８】図１４及び図１５は、デバイスシミュレー
ションによって行った検討結果を示す図である。

【０１２９】具体的には、図１４及び図１５は、基板比
抵抗１００００ΩｃｍのＰ型基板に３μｍのＮ型エピタ
キシャル層を成長させた構造におけるデバイスシミュレ
ーション結果を示しており、図中の深さ方向０μｍと
は、基板とエピタキシャル層との界面を表している。ま
た、基板とエピタキシャル層との界面には、表面不純物
濃度が５．０×１０¹⁴ａｔｏｍｓ／ｃｍ³程度であるボ
ロンのオートドープ層を、故意に発生させている。図１
４は、Ｎ型エピタキシャル層４の不純物濃度が１．７×
１０¹⁵ａｔｏｍｓ／ｃｍ³の場合のフォトダイオード部
分の深さ方向の不純物濃度プロファイルであり、図１５
は、Ｎ型エピタキシャル層４の不純物濃度が５．０×１
０¹⁵ａｔｏｍｓ／ｃｍ³の場合のフォトダイオード部分
の深さ方向の不純物濃度プロファイルである。

【０１３０】図１５に示すように、Ｎ型エピタキシャル
層４の不純物濃度が５．０×１０¹⁵ａｔｏｍｓ／ｃｍ³
であれば、Ｎ型エピタキシャル層４の下部には、約５．
０×１０¹³ａｔｏｍｓ／ｃｍ³で幅約１μｍのオートド
ープ層のみしか存在しない。このオートドーブ層は、フ
ォトダイオードの印加される逆バイアス１．５Ｖで、完
全に空乏層化される。従って、フォトダイオード容量の
増大や応答速度の低下などの問題は、生じない。

【０１３１】これより、Ｎ型エピタキシャル層４を５×
１０¹⁵ａｔｏｍｓ／ｃｍ³以上の濃度に形成することに
より、ボロンのオートドープ層によるフォトダイオード
の応答速度の低下を、防止することができる。

【０１３２】しかし、Ｎ型エピタキシャル層４の不純物
濃度を更に高濃度化していくと、弊害が発生する。すな
わち、分割フォトダイオードの周辺部分に形成されたＮ
ＰＮトランジスタにおいて、そのコレクタ−エミッタ間
の耐圧特性が低下する。図１６に、その結果を示す。図
１６より理解されるように、Ｎ型エピタキシャル層４の
不純物濃度が１３×１０¹⁵ａｔｏｍｓ／ｃｍ³となると
耐圧が５Ｖを下回り、電源電圧が５Ｖ系である製品に対
応できなくなる。

【０１３３】従って、Ｎ型エピタキシャル層４の不純物
濃度は、５×１０¹⁵ａｔｏｍｓ／ｃｍ³から１３×１０
¹⁵ａｔｏｍｓ／ｃｍ³の範囲に設定されることが好まし
い。

【０１３４】（第６の実施の形態）本実施形態では、埋
め込み拡散領域の形成が省略されている構成を説明す
る。

【０１３５】図１７は、本実施形態にかかる分割フォト
ダイオードを示す断面図である。この分割フォトダイオ
ードは、基本的には図１に示した分割フォトダイオード
に類似した構成を有しているが、分離拡散領域２が、そ
の下端が基板１１の表面よりも更に下方にまで下がった
位置に到達するように、形成されている。このような形
状的な特徴を有するように形成された分離拡散領域２ａ
が、埋め込み拡散領域と同じ機能を発揮する。このよう
な横方向に広がりの少ない深い拡散領域２ａは、例えば
約１ＭｅＶ（不純物濃度のピークの深さＲ_P＝２．３２
μｍ、不純物の深さ方向のσ値ΔＲ_P＝０．１８μｍ）
或いはそれよりも高エネルギーのイオン注入で、形成さ
れる。

【０１３６】このように構成した場合においても、図１
の分割フォトダイオードと同様の作用効果が得られる。
但し、図１の分割フォトダイオードと同様の作用効果を
得るためには、分離拡散領域２ａの下端を、図１に示し
た分割フォトダイオードにおける埋め込み拡散領域３の
下端と同等の位置に配置させることが好ましい。

【０１３７】なお、以上の説明では、本実施形態の構成
上の特徴を図１の分割フォトダイオードに適用している
が、本実施形態の技術的特徴の適用はこれに限られず、
他の構成の分割フォトダイオードにも適用可能である。
例えば、図３、図４及び図１０の分割フォトダイオード
に適用され得るほか、更には、図１１や図１３に示すよ
うに同一基板上に信号処理回路とともに形成されている
分割フォトダイオード部に対しても、同様に適用でき
る。

【０１３８】以上の説明では、半導体基板１１及び分離
拡散領域２及び５などをＰ型導電型とし、エピタキシャ
ル層４及び拡散領域６などをＮ型導電型としているが、
本発明の適用はこれに限られない。逆に、半導体基板１
１及び分離拡散領域２及び５などをＮ型導電型とし、エ
ピタキシャル層４及び拡散領域６などをＰ型導電型とし
てもよいことは、もちろんである。

【０１３９】また、上記の説明では、図１８に示した５
つの光検出部を有する分割フォトダイオードの構成を例
にとって本発明を説明しているが、本発明の適用はこれ
に限らず、少なくとも分割部を介して隣接して当該分割
部に光が照射される複数の光検出部の組合せを有する分
割フォトダイオードであれば、具体的な構成が異なって
いても、適用することが可能である。

【０１４０】例えば、図２６（ａ）にパターンＡとして
示しているのは、図１８に示した分割フォトダイオード
の５つの光検出部Ｄ１〜Ｄ５の配置である。この配置に
代えて、図２６（ｂ）にパターンＢとして示すような、
２つの光検出部Ｄａ及びＤｃに挟まれて４つの光検出部
の組合せＤｂが存在する分割フォトダイオードの配置に
対しても、本発明は適用可能であり、以上で説明したも
のと同様の効果を奏する。なお、図２６（ｂ）の配置に
おいて、光検出部の組合せＤｂが、図２６（ａ）の組合
せにおける一対の光検出部Ｄ２及びＤ３のペアに対応し
ている。また、図２６（ａ）及び（ｂ）の中に描かれて
いる丸印（○印）は、それぞれ光照射位置を示してい
る。

【０１４１】

【発明の効果】以上に詳述したように、本発明によれ
ば、分割フォトダイオードの基板電位を取出す分離拡散
領域の下部の半導体基板内に、印加される逆バイアスに
よって分離拡散領域の下部の半導体基板が空乏層化しな
いように、埋め込み拡散領域を設けている。このため、
空乏層化によるフォトダイオードの直列抵抗の増大化が
発生せず、フォトダイオードの遮断周波数を向上でき
て、分割フォトダイオードの応答速度を高速化できる。

【０１４２】また、半導体基板の比抵抗を高くすること
によって、分割部を介して隣接する複数の半導体領域の
組合せの当該分割部に光が照射される場合に、空乏層の
拡がりを大きくできるので、空乏層の端部が分離拡散領
域の下部側へ大きく拡がる。この結果、光キャリアの迂
回を抑制して、拡散による移動距離を短くすることがで
きる。これによっても、遮断周波数が向上され、分割フ
ォトダイオードの応答速度を高速化できる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態における分割フォトダ
イオードの構成を示す断面図である。

【図２】（ａ）〜（ｂ）は、図１の分割フォトダイオー
ドの製造工程を示す断面図である。

【図３】光キャリアがＰ型埋め込み拡散領域を迂回する
場合の光キャリアの動きを模式的に示す図である。

【図４】光キャリアがＰ型分離拡散領域を迂回する場合
の光キャリアの動きを模式的に示す図である。

【図５】本発明において、埋め込み拡散領域により遮断
周波数の向上に寄与する基板の比抵抗の効果を説明する
図である。

【図６】ボロンのオートドープ現象を説明する略断面図
である。

【図７】ボロンのオートドープが発生した場合におけ
る、フォトダイオード中心部における深さ方向の電子に
対するポテンシャル図である（図６のｘ−ｘ’部の不純
物プロファイル）。

【図８】本発明の第２の実施形態における分割フォトダ
イオードの構成を示す断面図である。

【図９】本発明の第３の実施形態における分割フォトダ
イオードの構成を示す断面図である。

【図１０】本発明の第４の実施形態における分割フォト
ダイオードの構成を示す断面図である。

【図１１】本発明の第５の実施形態における分割フォト
ダイオードの構成を示す断面図である。

【図１２】（ａ）〜（ｂ）は、図１１の分割フォトダイ
オードの製造工程を示す断面図である。

【図１３】本発明の第５の実施形態における分割フォト
ダイオードの別の構成を示す断面図である。

【図１４】Ｎ型エピタキシャル層の不純物濃度が１．７
×１０¹⁵ａｔｏｍｓ／ｃｍ³の場合の不純物濃度プロフ
ァイルである。

【図１５】Ｎ型エピタキシャル層の不純物濃度が５．０
×１０¹⁵ａｔｏｍｓ／ｃｍ³の場合の不純物濃度プロフ
ァイルである。

【図１６】Ｎ型エピタキシャル層の不純物濃度に対する
ＮＰＮトランジスタの耐圧特性を示す図である。

【図１７】本発明の第６の実施形態における分割フォト
ダイオードの構成を示す断面図である。

【図１８】ホログラム素子を用いた光ピックアップ装置
の光学系の構成図である。

【図１９】従来技術における分割フォトダイオードの構
成を示す断面図である。

【図２０】（ａ）〜（ｂ）は、図１９の分割フォトダイ
オードの製造工程を示す断面図である。

【図２１】（ａ）は、図１９の分割フォトダイオードの
一部の断面図であり、（ｂ）は、図１９の分割フォトダ
イオードにおける遮断周波数の光ビーム位置依存性を示
す図である。

【図２２】図１９の分割フォトダイオードにおいて、光
ビームが分割フォトダイオードの分割部近傍を照射する
状態におけるデバイスシミュレーションの結果を示す図
である。

【図２３】図１９の分割フォトダイオードにおいて、分
割部の深さ方向のポテンシャルを示すデバイスシミュレ
ーションの結果を示す図である。

【図２４】従来技術における分割フォトダイオードの別
の構成を示す断面図である。

【図２５】図１９の分割フォトダイオードにおける、フ
ォトダイオード直列抵抗を説明する断面図である。

【図２６】（ａ）及び（ｂ）は、本発明が適用可能な分
割フォトダイオードの光検出部の配置の例を、それぞれ
模式的に示す図である。

【符号の説明】

２、５ Ｐ型分離拡散領域 ３、３１ Ｐ型埋め込み拡散領域 ４ Ｎ型エピタキシャル層 ６ Ｎ型拡散領域 １１ Ｐ型高比抵抗半導体基板 １２ 酸化膜 １３、１３ａ、１３ｂ、１３ｃ、１３ｄ、１３ｅ、１３
ｆ、１３ｇ 電極 Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄａ、Ｄｂ、Ｄｃ 光
検出部

フロントページの続き (56)参考文献 特開 平３−35559（ＪＰ，Ａ) 特開 平８−18093（ＪＰ，Ａ) 特開 平８−32100（ＪＰ，Ａ) 特開 平６−275861（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 31/10

Claims (14)

(57)【特許請求の範囲】
1. 【請求項１】 第１導電型の半導体基板と、 該半導体基板の上に形成された第２導電型の半導体層
   と、 該半導体層の該半導体基板とは反対側の表面から該半導
   体基板の表面下に達するように複数箇所に形成され、該
   半導体層を少なくとも３つ以上の第２導電型の半導体領
   域に分割する、少なくとも１層からなる複数の第１導電
   型の分離拡散領域と、を備える分割ダイオードであっ
   て、 該分離拡散領域にて分割された該少なくとも３つ以上の
   半導体領域のうちで、分割部を介して隣接する複数の半
   導体領域の組合せに対しては、該分割部の近傍に光が照
   射され、また、該複数の半導体領域の組合せ以外の他の
   半導体領域に対しては、そのほぼ中央部に光が照射さ
   れ、 該分離拡散領域のうちで、該複数の半導体領域の組合せ
   の該分割部にある特定の分離拡散領域を除いた他の分離
   拡散領域の下側に、第１導電型の第１の埋め込み拡散領
   域がさらに設けられていて、印加される逆バイアスによ
   って該他の分離拡散領域の下部の該半導体基板の空乏層
   化が抑制されている、分割フォトダイオード。
2. 【請求項２】 前記複数の半導体領域の組合せの前記分
   割部にある前記特定の分離拡散領域の下側では、前記第
   １の埋め込み拡散領域の形成が省略されている、請求項
   １に記載の分割フォトダイオード。
3. 【請求項３】 前記半導体基板は１００Ωｃｍ以上の比
   抵抗を有する、請求項１または２に記載の分割フォトダ
   イオード。
4. 【請求項４】 前記第１の埋め込み拡散領域が形成され
   ている前記他の分離拡散領域の上に、該第１の埋め込み
   拡散領域への迷光の照射を抑制する遮光膜が形成されて
   いる、請求項１から３のいずれか一つに記載の分割フォ
   トダイオード。
5. 【請求項５】 前記第１の埋め込み拡散領域が、その拡
   散深さ（Ｘｊ）をＸｊ≧５μｍとして形成されている、
   請求項１から４のいずれか一つに記載の分割フォトダイ
   オード。
6. 【請求項６】 前記第１の埋め込み拡散領域が、その表
   面濃度を１×１０¹⁷ａｔｏｍｓ／ｃｍ³以下にして形成
   されている、請求項１から５のいずれか一つに記載の分
   割フォトダイオード。
7. 【請求項７】 前記第１の埋め込み拡散領域と前記他の
   分離拡散領域とが、両者の接する部分の濃度を５×１０
   ¹⁴ａｔｏｍｓ／ｃｍ³以上として形成されている、請求
   項１から６のいずれか一つに記載の分割フォトダイオー
   ド。
8. 【請求項８】 前記第１の埋め込み拡散領域と前記他の
   分離拡散領域とが、該他の分離拡散領域の端部のうちで
   前記分割部に位置する前記特定の分離拡散領域に近い側
   の端部と、該第１の埋め込み拡散領域の端部と、を接触
   して形成されている、請求項１から７のいずれか一つに
   記載の分割フォトダイオード。
9. 【請求項９】 前記半導体基板及び前記半導体層が、前
   記少なくとも３つ以上の半導体領域よりも広い範囲に存
   在しており、該半導体領域の外側に信号処理回路が形成
   されている、請求項１から８のいずれか一つに記載の分
   割フォトダイオード。
10. 【請求項１０】 前記信号処理回路が第１導電型の第２
    の埋め込み拡散領域を有しており、該第２の埋め込み拡
    散領域は、前記第１の埋め込み拡散領域と同時に形成さ
    れる、請求項９に記載の分割フォトダイオード。
11. 【請求項１１】 前記第１の埋め込み拡散領域からのボ
    ロンのオートドープを防止するために、該第２導電型の
    半導体層の不純物濃度が５×１０¹⁵ａｔｏｍｓ／ｃｍ³
    以上に設定されている、請求項９または１０に記載の分
    割フォトダイオード。
12. 【請求項１２】 第１導電型の半導体基板と、 該半導体基板の上に形成された第２導電型の半導体層
    と、 該半導体層の該半導体基板とは反対側の表面から該半導
    体基板の表面下に達するように複数箇所に形成され、該
    半導体層を少なくとも３つ以上の第２導電型の半導体領
    域に分割する、少なくとも１層からなる複数の第１導電
    型の分離拡散領域と、を備える分割ダイオードであっ
    て、 該分離拡散領域にて分割された該少なくとも３つ以上の
    半導体領域のうちで、分割部を介して隣接する複数の半
    導体領域の組合せに対しては、該分割部の近傍に光が照
    射され、また、該複数の半導体領域の組合せ以外の他の
    半導体領域に対しては、そのほぼ中央部に光が照射さ
    れ、 該分離拡散領域のうちで、該複数の半導体領域の組合せ
    の該分割部にある特定の分離拡散領域が該半導体基板の
    表面下に浅く形成されており、他の分離拡散領域が該半
    導体基板の表面下に深く形成されている、分割フォトダ
    イオード。
13. 【請求項１３】 前記半導体基板及び前記半導体層が、
    前記少なくとも３以上の半導体領域よりも広い範囲に存
    在しており、該半導体領域の外側に信号処理回路が形成
    されている、請求項１２に記載の分割フォトダイオー
    ド。
14. 【請求項１４】 前記信号処理回路が第１導電型の埋め
    込み拡散領域を有している、請求項１３に記載の分割フ
    ォトダイオード。