JP4014384B2 - 半導体受光素子 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、光ピックアップ装置等に使用される複数の受光部で構成された半導体受光素子に関する。
【０００２】
【従来の技術】
フォトダイオード、フォトダイオードＩＣ（集積回路）等の半導体受光素子は、例えば光ピックアップ装置に用いられている。光ピックアップ装置において、半導体受光素子は光検出部として用いられており、光検出部の出力信号に基づいて光学記録媒体上の情報の再生、焦点誤差の検出およびトラッキング誤差の検出が行われる。
【０００３】
上記の光検出部として、６個の受光部を有する半導体受光素子がよく使用されている。６個の受光部を有する半導体受光素子においては、中央部に４個の受光部が設けられ、両側にそれぞれ１個の受光部が設けられている。この他、８個の受光部で構成された半導体受光素子が使用される場合もある。例えば特開平１０−２４１１９０号に開示された半導体受光素子においては、中央部に６個の受光部が設けられ、両側にそれぞれ１個の受光部が設けられている。
【０００４】
代表的な光ピックアップ装置としては、光源、集光レンズ、３分割用回折素子、ホログラム光学素子および半導体受光素子を備えたものが挙げられる。
【０００５】
光源は光束を光学記録媒体に向かって出射する。光源より出射された光束は、３分割用回折素子およびホログラム光学素子を透過し、集光レンズにより光学記録媒体へ集光される。そして、光束は光学記録媒体により反射され、再び集光レンズに入射する。集光レンズを透過した光束はホログラム光学素子により回折され、半導体受光素子へ入射する。半導体受光素子は、入射した光束に基づき各種情報を検出する。
【０００６】
ここで、光束は３分割用回折格子により３本の光束に分割されている。これはトラッキング誤差の検出を行うための一手法であり、３ビーム法と呼ばれている。３ビーム法においては、光源から出射された光束は、主に情報の再生および焦点誤差の検出を目的とした１本の主光束と、トラッキング誤差の検出を目的とした２本の副光束とに分割される。
【０００７】
図６（ａ）は、従来の半導体受光素子の構造を示す平面図である。図６（ａ）に示すように、半導体受光素子５００においては、正方形の４個の受光部７ａ，７ｂ，７ｃ，７ｄが中央部に形成され、この両側に受光部８ａ，８ｂが形成されている。中央部の４個の受光部７ａ，７ｂ，７ｃ，７ｄには比較的強い主光束ＢＳが入射し、これらの受光部７ａ，７ｂ，７ｃ，７ｄの出力信号に基づき焦点誤差の検出および情報の再生が行われる。一方、両側の受光部８ａ，８ｂには、比較的弱い副光束ＢＦが入射し、これらの受光部８ａ，８ｂの出力信号に基づきトラッキング誤差の検出が行われる。
【０００８】
図６（ｂ）は、図６（ａ）中の半導体受光素子のＪＡ−ＪＡ線断面を示している。図６（ｂ）に示すように、本実施の形態に係る半導体受光素子５００においては、ｐ基板１１上にｉ層（真性半導体層）１２が形成され、ｉ層１２上にｎ層１３が形成され、ｎ層１３の表面に複数のｎ⁺ 層１４が所定間隔をおいて形成されている。さらに、複数のｎ⁺ 層１４間においては、ｎ層１３の表面からｉ層１２の内部にかけてｐ⁺ 分離層１５が形成されている。
【０００９】
ｐ⁺ 分離層１５は深く形成され、ｐ⁺ 分離層１５の最下部はｐ基板１１に達している。ｐ基板１１と複数のｎ⁺ 層１４との間に逆バイアス電圧を印加することにより、ｉ層１２の内部は空乏化している。
【００１０】
ｐ⁺ 分離層１５は、半導体受光素子５００を電気的に６個の受光部７ａ，７ｂ，７ｃ，７ｄ，８ａ，８ｂに分離する。ここで、図６（ｂ）の複数のｎ⁺ 層１４は、図６（ａ）の受光部８ａ，７ｃ，７ｄ，８ｂに相当する。
【００１１】
【発明が解決しようとする課題】
しかしながら、以上に示した半導体受光素子５００は、その構造上種々の課題を有する。以下に、図７に基づき従来の半導体受光素子５００についての課題を説明する。図７は、従来の半導体受光素子の中央部に光束が入射した場合の半導体受光素子内部のキャリアの挙動を示す模式的断面図である。
【００１２】
図７に示す半導体受光素子５００においては、ｐ⁺ 分離層１５が素子表面からｉ層１２を通してｐ基板１１にまで達している。半導体受光素子５００の製造過程においては、このような深いｐ⁺ 分離層１５はｐ基板１１上よりｉ層１２およびｎ層１３とともに成長させて形成される。このため、ｐ⁺ 分離層１５は、ｐ基板１１上でｉ層１２およびｎ層１３とともに成長する過程で横方向に拡散し、幅を持って形成される。
【００１３】
半導体受光素子の応答速度を高速化するためには、受光部の面積を小さくして浮遊容量を減らすことが必要とされるが、半導体受光素子５００においては上記に示す理由によりｐ⁺ 分離層１５の幅を縮小することが困難である。そのため、半導体受光素子５００そのものの受光面（全パターン）を比例して縮小することができない。したがって、従来の半導体受光素子５００においては、小型化が困難である。
【００１４】
次に、ｐ⁺ 分離層１５上に光束が入射した場合の半導体受光素子５００内部におけるキャリアの挙動について説明する。
【００１５】
半導体受光素子５００においては、受光時に４つの受光部７ａ，７ｂ，７ｃ，７ｄのほぼ中央部に光束が入射する。その場合、必ず４つの受光部７ａ，７ｂ，７ｃ，７ｄ間のｐ⁺ 分離層１５にも光束が入射する。
【００１６】
図７において、中央部のｐ⁺ 分離層１５の表面に光束Ｌが入射する場合、ｐ⁺分離層１５内で発生するキャリア（電子）は、ｐ⁺ 分離層１５内を空乏化したｉ層１２まで拡散により移動した後、加速されてｎ層１３およびｎ⁺ 層１４に向かって移動する。なお、この場合、ｐ⁺ 分離層１５内での拡散によるキャリアの移動速度が遅いため、応答速度が低下する。このように、従来の半導体受光素子５００においては、中央部の受光部７ａ，７ｂ，７ｃ，７ｄの応答速度が遅くなる。
【００１７】
さらに、図６（ａ）において、半導体受光素子５００全体を縮小できた場合、中央部における受光部７ａ，７ｂ，７ｃ，７ｄとその両側の受光部８ａ，８ｂとが非常に近接する。そして、中央部の受光部７ａ，７ｂ，７ｃ，７ｄに強い主光束が入射するので、主光束により発生したキャリアがｐ⁺ 分離層１５を通して、両側の受光部８ａ，８ｂに移動する。
【００１８】
これにより、中央部の受光部７ａ，７ｂ，７ｃ，７ｄから両側の受光部８ａ，８ｂに漏れ電流（クロストーク）が発生する。両側の受光部８ａ，８ｂに入射する副光束の強度は微弱であるため、両側の受光部８ａ，８ｂに接続された増幅器の利得は大きく設定されている。そのため、漏れ電流は受光部８ａ，８ｂの出力信号に大きな影響を与える。
【００１９】
本発明の目的は、小型化および光信号の応答速度の向上が可能な半導体受光素子を提供することである。
【００２０】
本発明の他の目的は、小型化および光信号の応答速度の向上が可能であるとともに、クロストークの抑制が可能な半導体受光素子を提供することである。
【００２１】
【課題を解決するための手段および発明の効果】
本発明に係る半導体受光素子は、第１導電型の基板上に真性半導体層を介して第１導電型とは逆の第２導電型の複数の受光部が形成され、複数の受光部は第１導電型の分離層により分離され、分離層は、表面から深さ方向において基板に達することなく真性半導体層内まで延びるものである。
【００２２】
本発明に係る半導体受光素子においては、第１導電型とは逆の第２導電型の複数の受光部が、表面から深さ方向において基板に達することなく真性半導体層内まで延びる第１導電型の分離層により電気的に分離される。
【００２３】
そのため、分離層に光束が入射した場合、キャリアが分離層の下方の真性半導体層内で発生する。真性半導体層内で発生したキャリアは真性半導体層内を第２導電型の受光部に向かって加速されて移動するので、キャリアの移動速度の低下が生じない。したがって、応答速度が向上する。
【００２４】
また、分離層の深さが浅いので、基板上に真性半導体層および受光部を形成した後に、キャリアの埋め込みにより分離層を形成することができる。それにより、分離層の幅を小さくすることができ、半導体受光素子全体を縮小することができる。その結果、半導体受光素子の小型化が可能となる。また、半導体受光素子全体を縮小して受光部の面積を小さくすることにより浮遊容量を減らすことができるので、受光部の応答速度をさらに向上させることができる。
【００２５】
分離層は、共通の光束を受ける受光部間に位置する第１の分離層を含んでもよい。
【００２６】
この場合、共通の光束を受ける受光部間が浅い第１の分離層により電気的に分離される。これにより、受光部間の第１の分離層に光束が入射しても応答速度が低下しない。また、浅い第１の分離層を真性半導体層および受光部の形成後にキャリアの埋め込みにより形成することができるので、半導体受光素子全体を縮小して受光部の面積を小さくすることも容易となる。
【００２７】
分離層は、異なる光束を受ける受光部間に位置する第２の分離層を含んでもよい。
【００２８】
この場合、異なる光束を受ける受光部間が浅い第２の分離層により分離される。これにより、受光部間の第２の分離層の下方でキャリアが発生しても応答速度が低下しない。また、浅い第２の分離層を真性半導体層および受光部の形成後にキャリアの埋め込みにより形成することができるので、半導体受光素子全体を縮小して受光部の面積を小さくすることも容易となる。
【００２９】
第２の分離層と基板との間における真性半導体層内に、第２導電型の埋め込み層が設けられてもよい。
【００３０】
これにより、分離層間で一の受光部の下方の領域に発生するキャリアの一部が隣接する他の受光部の下方の領域へ漏れ出る前に第２導電型の埋め込み層に吸収されるので、異なる光束を受ける受光部間でのクロストークの発生が防止される。
【００３１】
第２の分離層は、異なる強度を有する光束を受ける受光部間に位置してもよい。
【００３２】
この場合、大きな強度の光束を受ける受光部の下方の領域に発生するキャリアが、小さな強度の光束を受ける受光部の下方の領域に漏れ出ることが防止される。それにより、大きな強度の光束が小さな強度の光束を受ける受光部の出力信号に影響を与えることが防止される。
【００３３】
複数の受光部からなる集合領域を周囲の領域から分離する第３の分離層がさらに設けられ、第３の分離層は、表面から真性半導体層を通して基板に達するように深さ方向に延びてもよい。
【００３４】
この場合、深い第３の分離層により複数の受光部からなる集合領域が周囲の領域から分離される。これにより、深い第３の分離層により周囲の領域との間で確実な電気的分離を行うことが可能となる。その結果、半導体集積回路への組み込みが可能となる。
【００３５】
基板、真性半導体層および受光部は、フォトダイオードを構成してもよい。この場合、小型化および光信号の応答速度の向上が可能なフォトダイオードが実現する。
【００３６】
【発明の実施の形態】
本発明に係る半導体受光素子は、例えば光ピックアップ装置に用いられる。光ピックアップ装置において、半導体受光素子は光検出部として用いられており、光検出部の出力信号に基づいて光学記録媒体上の情報の再生、焦点誤差の検出およびトラッキング誤差の検出が行われる。
【００３７】
まず、光ピックアップ装置の構造および動作を図１に基づき説明する。図１は、光ピックアップ装置の概略図である。図１に示す光ピックアップ装置８００は、ホログラムユニット８５０および集光レンズ８０７により構成される。
【００３８】
この光ピックアップ装置８００は、非点収差法によるフォーカスサーボおよび３ビーム法によるトラッキングサーボの制御機構を有するものである。
【００３９】
ホログラムユニット８５０において、ステム８０３上に放熱ブロック８０４が配置され、放熱ブロック８０４の側面にサブマウント８０２が取り付けられ、サブマウント８０２上に半導体レーザ素子８０１が取り付けられている。放熱ブロック８０４の上面に本実施の形態に係る半導体受光素子１００が配置されており、放熱ブロック８０４を取り囲むようにキャップ８０８が設けられている。
【００４０】
キャップ８０８の上面の開口部には、ホログラム光学素子８０６が配置されている。ホログラム光学素子８０６の下面には３分割用回折格子８０５が設けられ、ホログラム光学素子８０６の上面のホログラム面８１０にはホログラムパターンが形成されている。
【００４１】
図１において、半導体レーザ素子８０１は光束を光ディスク８８８に向かって出射する。半導体レーザ素子８０１より出射された光束は、３分割用回折格子８０５およびホログラム光学素子８０６を透過する。ここで、光束は３分割用回折格子８０５により、３本の光束（図１においては１本の光束として図示）に分割される。これはトラッキング誤差の検出を行うための一手法であり、３ビーム法と呼ばれている。
【００４２】
このように３ビーム法においては、半導体レーザ素子８０１より出射された光束は、主に情報の再生および焦点誤差の検出を目的とした１本の主光束と、トラッキング誤差の検出を目的とした２本の副光束とに分割される。
【００４３】
ホログラム光学素子８０６を透過した３本の光束は、集光レンズ８０７によって光ディスク８８８上にそれぞれ集光される。この集光レンズ８０７は、トラッキング動作およびフォーカス動作のため、アクチュエータ８０９により所定の方向に移動可能に支持されている。
【００４４】
光ディスク８８８は３本の光束を反射する。光ディスク８８８からの３本の帰還光束（反射光束）は、ホログラム面８１０におけるホログラムパターンにより回折され、半導体受光素子１００に入射する。以上のように用いられる半導体受光素子１００の構造および動作を図１〜図５に基づき説明する。
【００４５】
（第１の参考の形態）
図２（ａ）は、第１の参考の形態に係る半導体受光素子の構造を示す平面図である。図２（ａ）に示すように、半導体受光素子１００においては、正方形の４個の受光部ｂ，ｃ，ｅ，ｆが中央部に形成され、この両側に受光部ａ，ｄが形成されている。中央部の４個の受光部ｂ，ｃ，ｅ，ｆには、比較的強い主光束ＢＳが入射し、これらの受光部ａ，ｂ，ｃ，ｄの出力信号に基づき焦点誤差の検出および情報の再生が行われる。一方、両側の受光部ａ，ｄには、比較的弱い副光束ＢＦが入射し、これらの受光部ａ，ｄの出力信号に基づきトラッキング誤差の検出が行われる。
【００４６】
図２（ｂ）は、図２（ａ）中の半導体受光素子のＡ−Ａ線断面を示している。図２（ｂ）に示すように、本実施の形態に係る半導体受光素子１００においては、ｐ基板１上にｉ層（真性半導体層）２が形成され、ｉ層２上にｎ層３が形成され、ｎ層３の表面にｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄが所定間隔をおいて形成されている。さらに、ｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄ間において、ｎ層３の表面からｉ層２の内部にかけてｐ⁺ 分離層５が形成されている。
【００４７】
ｐ⁺ 分離層５は浅く形成され、ｐ⁺ 分離層５の最下部はｐ基板１に達することなくｉ層２内部に位置する。ｐ基板１とｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄとの間に逆バイアス電圧を印加することにより、ｉ層２の内部は空乏化している。
【００４８】
半導体受光素子１００の製造工程においては、ｐ基板１上にｉ層２およびｎ層３を気相成長法などにより成長させる。この場合に、ｉ層２およびｎ層３の結晶成長の後工程でｎ層３にキャリアを埋め込むことによりｐ⁺ 分離層５を形成する。それにより、ｐ⁺ 分離層５の横方向への拡散を少なくし、幅を縮小することができ、半導体受光素子１００の小型化が容易となる。
【００４９】
図３は、第１の参考の形態に係る半導体受光素子の構造および光束がｐ⁺ 分離層上に入射した場合のキャリアの挙動を示す模式的断面図である。
【００５０】
図３に示すように、半導体受光素子１００のｎ⁺ 層４ｂ，４ｃ間のｐ⁺ 分離層５上に光束Ｌが入射した場合に、ｐ⁺ 分離層５の下部のｉ層２で発生するキャリア（電子）は、ｉ層２が空乏化されているため、加速されてｎ層３およびｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄへ向かって移動する。この場合、キャリアは拡散することなく直線的に移動する。このため、光検出の応答速度が向上する。
【００５１】
（第１の実施の形態）
図４は、第１の実施の形態に係る半導体受光素子の構造および光束がｎ⁺ 層上に入射した場合のキャリアの挙動を示す模式的断面図である。
【００５２】
本実施の形態に係る半導体受光素子２００は、図２（ａ）に示した第１の参考の形態に係る半導体受光素子１００と同一の平面構造を有し、中央部に４個の受光部ｂ，ｃ，ｅ，ｆが形成され、この両側に受光部ａ，ｄが形成されている。ここで、各受光部ａ〜ｆに入射する光束は第１の実施の形態と同様である。本実施の形態では、以下に説明するように半導体受光素子２００にｎ⁺ 埋め込み層６が含まれている。
【００５３】
本実施の形態に係る半導体受光素子２００は、第１の参考の形態に係る半導体受光素子１００と同様、前述の光ピックアップ装置に用いられる。
【００５４】
図４の半導体受光素子２００においては、ｐ基板１上にｉ層２が形成され、ｉ層２上にｎ層３が形成され、ｎ層３の表面にｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄが所定間隔をおいて形成されている。さらに、ｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄ間においてｎ層３の表面からｉ層２の内部にかけてｐ⁺ 分離層５が形成されている。
【００５５】
ここで、ｎ⁺ 層４ａ，４ｂ間およびｎ⁺ 層４ｃ，４ｄ間の領域において、ｉ層２の内部におけるｐ⁺ 分離層５とｐ基板１との間に位置するように、ｎ⁺ 埋め込み層６が形成されている。なお、ｉ層２の内部は半導体受光素子１００と同様に空乏化されている。
【００５６】
次に、光束Ｌが図２（ａ）の中央部の受光部ｂ，ｃに相当するｎ⁺ 層４ｂ，４ｃにまたがって入射した場合のキャリアの挙動について説明する。
【００５７】
半導体受光素子２００に対し光束Ｌがｎ⁺ 層４ｂ，４ｃにまたがって入射した場合、ｎ⁺ 層４ｂ，４ｃ間に形成されているｐ⁺ 分離層５下部のｉ層２で発生するキャリアは、ｉ層２が空乏化されているため、加速されてｎ層３およびｎ⁺ 層４ｂ，４ｃへ向かって移動する。この場合、キャリアは拡散することなく直線的に移動する。このため、光検出の応答速度が向上する。
【００５８】
ここで、中央部の受光部ｂ，ｃ，ｅ，ｆとこれに隣接した受光部ａ，ｄとの間のｐ⁺ 分離層５の周辺で発生するキャリアの挙動を次に示す。
【００５９】
ｎ⁺ 層４ａ，４ｂ間およびｎ⁺ 層４ｃ，４ｄ間に形成されているｐ⁺ 分離層５周辺のｉ層２で発生するキャリアは加速されてｎ⁺ 埋め込み層６に向かって移動する。これにより、中央部の受光部ｂ，ｃであるｎ⁺ 層４ｂ，４ｃとこれに隣接した受光部であるｎ⁺ 層４ａ，４ｄとの間が電気的に分離される。その結果、受光部ｎ⁺ 層４ｂ，４ｃに入射した光束に基づき発生したキャリアがｎ⁺ 層４ａ，４ｄに向かって移動することによるクロストークを低減することが可能となる。
【００６０】
以上より、本実施の形態に係る半導体受光素子においては、浅いｐ⁺ 分離層５により光検出の応答速度が向上するとともに半導体受光素子全体が小型化できる。また、ｎ⁺ 埋め込み層６によりクロストークが抑制される。その結果、ｐ⁺ 分離層５の幅を狭めることが可能となり、さらなる小型化が図られる。
【００６１】
（第２の実施の形態）
図５（ａ）は、第２の実施の形態に係る半導体受光素子の構造を示す平面図である。図５（ｂ）は、図５（ａ）中の半導体受光素子のＢ−Ｂ線断面を示している。
【００６２】
図５（ａ）に示すように、本実施の形態に係る半導体受光素子３００は、図２（ａ）に示した第１の参考の形態に係る半導体受光素子１００と同一の平面構造を有し、中央部に４個の受光部ｂ，ｃ，ｅ，ｆが形成され、この両側に受光部ａ，ｄが形成されている。ただし、本実施の形態においては、各受光部ａ，ｂ，ｃ，ｄ，ｅ，ｆ間が、浅い分離層領域Ｓ１により分離され、これらの受光部ａ，ｂ，ｃ，ｄ，ｅ，ｆを含む集合領域が、深い分離層領域Ｓ２により周囲の領域と分離されている。
【００６３】
浅い分離層領域Ｓ１は、中央部の受光部ｂ，ｃ，ｅ，ｆ間、中央部の受光部ｂ，ｅと一方側の受光部ａとの間および中央部の受光部ｃ，ｆと他方側の受光部ｄとの間に形成されている。そして、深い分離層領域Ｓ２は、中央部およびその両側の受光部ａ〜ｆの集合領域の外側を取り囲むように形成されている。本実施の形態に係る半導体受光素子３００は、第１の参考の形態に係る半導体受光素子１００と同様、上述の光ピックアップ装置に用いられる。
【００６４】
図５（ｂ）に示すように、本実施の形態に係る半導体受光素子３００においては、ｐ基板１上にｉ層２が形成され、ｉ層２上にｎ層３が形成され、ｎ層３の表面にｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄが所定間隔をおいて形成されている。ここで、ｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄ間の位置には浅いｐ⁺ 分離層９が形成されており、ｎ⁺ 層４ａ，４ｄとその外側とを隔てる位置には深いｐ⁺ 分離層１０が形成されている。
【００６５】
浅いｐ⁺ 分離層９は、第１の参考の形態に係る半導体受光素子１００のｐ⁺ 分離層５と同様に、ｎ⁺ 層４ａ，４ｂ，４ｃ，４ｄ間においてｎ層３の表面からｉ層２の内部にかけて浅く形成され、最下部はｐ基板１に達することなくｉ層２内部に位置する。また、深いｐ⁺ 分離層１０は、ｎ⁺ 層４ａ，４ｄとその外側とを隔てる位置において、ｎ層３の表面からｉ層２を通してｐ基板１に達するように形成されている。
【００６６】
ここで、ｎ⁺ 層４ａ，４ｂ間およびｎ⁺ 層４ｃ，４ｄ間の領域において、ｉ層２の内部における浅いｐ⁺ 分離層９とｐ基板１との間に位置するように、ｎ⁺ 埋め込み層６が形成されている。なお、ｉ層２の内部は半導体受光素子１００と同様に空乏化されている。
【００６７】
上記に示す構成においては、半導体受光素子３００の受光部ａ，ｂ，ｃ，ｄ間の浅い分離層領域Ｓ１に光束が入射した場合のキャリアの挙動は、第２の実施の形態に係る半導体受光素子２００のキャリアの挙動と同様である。
【００６８】
一方、半導体受光素子３００においては、深い分離層領域Ｓ２により受光部ａ，ｂ，ｃ，ｄ，ｅ，ｆを含む集合領域とその集合領域を取り囲む周囲の領域との間で確実に電気的な分離が行われるため、この半導体受光素子３００を例えばフォトダイオード集積回路として他の素子または回路と複合化することができる。なお、当該半導体受光素子が他の素子に影響を与えない場合は、すべての分離層領域を、浅いｐ⁺ 分離層９で形成してもよい。
【００６９】
以上の説明において、上面図における受光部は断面図におけるｎ⁺ 層と同一であり、また上面図における浅い分離層領域は浅いｐ⁺ 分離層と同一であり、深い分離層領域は深いｐ⁺ 分離層と同一である。
【００７０】
上記、第１、第２の実施の形態及び第１の参考形態において、ｐ型が第１の導電型に相当し、ｎ型が第２の導電型に相当するが、第１の導電型がｎ型であって、第２の導電型がｐ型であってもよい。
【００７１】
また、上述の実施の形態においては、半導体受光素子が６個の受光部を有するが、これに限らず受光部の個数はいくらであってもよい。
【図面の簡単な説明】
【図１】 光ピックアップ装置の概略図である。
【図２】 第１の参考の形態に係る半導体受光素子の構造を示す平面図および断面図である。
【図３】 第１の参考の形態に係る半導体受光素子の構造および光束がｐ⁺ 分離層上に入射した場合のキャリアの挙動を示す模式的断面図である。
【図４】 第１の実施の形態に係る半導体受光素子の構造および光束がｎ⁺ 層上に入射した場合のキャリアの挙動を示す模式的断面図である。
【図５】 第２の実施の形態に係る半導体受光素子の構造を示す平面図および断面図である。
【図６】 従来における半導体受光素子の構造を示す平面図および断面図である。
【図７】 従来の半導体受光素子の中央部に光束が入射した場合の半導体受光素子内部のキャリアの挙動を示す模式的断面図である。

Claims (5)

1. 第１導電型の基板上に真性半導体層を介して前記第１導電型とは逆の第２導電型の複数の受光部が形成され、前記複数の受光部は第１導電型の分離層により分離され、
   前記分離層は、表面から深さ方向において前記基板に達することなく前記真性半導体層内まで延びるとともに、異なる光束を受ける受光部間に位置する第２の分離層を含み、
   前記第２の分離層と前記基板との間における前記真性半導体層内には、第２導電型の埋め込み層が設けられていることを特徴とした半導体受光素子。
2. 前記分離層は、共通の光束を受ける受光部間に位置する第１の分離層を含むことを特徴とした請求項１記載の半導体受光素子。
3. 前記第２の分離層は、異なる強度を有する光束を受ける受光部間に位置することを特徴とした請求項１または２いずれかに記載の半導体受光素子。
4. 前記複数の受光部からなる集合領域を周囲の領域から分離する第３の分離層がさらに設けられ、前記第３の分離層は、表面から前記真性半導体層を通して前記基板に達するように深さ方向に延びることを特徴とした請求項１〜３いずれかに記載の半導体受光素子。
5. 前記基板、前記真性半導体層および前記受光部は、フォトダイオードを構成することを特徴とした請求項１〜４いずれかに記載の半導体受光素子。

Images