CN112885858A - Cmos图像传感器及其制造方法 - Google Patents
Cmos图像传感器及其制造方法 Download PDFInfo
- Publication number
- CN112885858A CN112885858A CN202110344987.9A CN202110344987A CN112885858A CN 112885858 A CN112885858 A CN 112885858A CN 202110344987 A CN202110344987 A CN 202110344987A CN 112885858 A CN112885858 A CN 112885858A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- type
- type epitaxial
- image sensor
- deep trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 230000003287 optical effect Effects 0.000 claims abstract description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 27
- 229910052710 silicon Inorganic materials 0.000 claims description 27
- 239000010703 silicon Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 12
- 238000000407 epitaxy Methods 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000012546 transfer Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 206010034960 Photophobia Diseases 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- 208000013469 light sensitivity Diseases 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000779 depleting effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种CMOS图像传感器，像素区的像素单元的光电二极管之间隔离有深沟槽隔离结构；光电二极管的N型区由形成于半导体衬底表面上的N型外延层组成，P型区由N型区底部的半导体衬底组成；N型外延层的厚度根据光电二极管的反偏时的耗尽区的深度要求值设置以实现对光电二极管进行纵向尺寸拓展；深沟槽隔离结构由形成于N型外延层中的深沟槽中的第一本征外延层和内部形成有空气间隙的第二P型外延层叠加而成。本发明还公开了一种CMOS图像传感器的制造方法。本发明能实现对光电二极管的反偏时的耗尽区深度进行精确调节并从而能对光电二极管进行纵向尺寸进行很好的拓展，同时能提高光电二极管之间的光学或电学隔离。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别是涉及一种CMOS图像传感器(CMOSImage Sensor，CIS)。本发明还涉及一种CMOS图像传感器的制造方法。
背景技术
现有CMOS图像传感器由像素(Pixel)单元电路和CMOS电路构成，像素(Pixel)单元电路位于像素区(Pixel area)、CMOS电路为逻辑电路位于逻辑区(Logic area)。相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。
根据现有CMOS图像传感器的像素单元电路所含晶体管数目，其主要分为3T型结构和4T型结构。
如图1所示，是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；现有3T型CMOS图像传感器的像素单元电路包括光电二极管D1和CMOS像素读出电路。所述CMOS像素读出电路为3T型像素电路，包括复位管M1、放大管M2、选择管M3，三者都为NMOS管。
所述光电二极管D1的N型区和所述复位管M1的源极相连。
所述复位管M1的栅极接复位信号Reset，所述复位信号Reset为一电位脉冲，当所述复位信号Reset为高电平时，所述复位管M1导通并将所述光电二极管D1的电子吸收到读出电路的电源Vdd中实现复位。当光照射的时候所述光电二极管D1产生光生电子，电位升高，经过放大电路将电信号传出。所述选择管M3的栅极接行选择信号Rs，用于选择将放大后的电信号输出即输出信号Vout。
如图2所示，是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；和图1所示结构的区别之处为，图2所示结构中多了一个转移晶体管或称为传输管M4，所述转移晶体管M4的源区为连接所述光电二极管D1的N型区，所述转移晶体管M4的漏区为浮空有源区(Floating Diffusion，FD)，所述转移晶体管M4的栅极连接传输控制信号Tx。所述光电二极管D1产生光生电子后，通过所述转移晶体管M4转移到浮空有源区中，然后通过浮空有源区连接到放大管M2的栅极实现信号的放大。
如图3A所示，是现有CMOS图像传感器的像素区的俯视图；图3B是沿图3A中线AA处的剖面图；像素区用于形成各像素单元，各像素单元中包括了光电二极管和CMOS像素读出电路，光电二极管是将光转换为电的关键器件，光电二极管是由N型区102和由底部的P型半导体衬底101组成的P型区叠加而成。在N型区102的周侧还形成有P型阱103。CMOS像素读取电流的各晶体管通常都为NMOS，这些NMOS管都形成在P型阱103上。由图3A所示可知，各像素单元会排列成阵列结构。
CIS的感光度会和像素区的尺寸大小强相关。光电二极管在复位后，N型区102基本会被耗尽，光会在耗尽区中被吸收被产生对应的光生电子，耗尽区还作为存储光生电子的势阱。所以，光电二极管的N型区102所形成的耗尽区越大，吸收效率和感光度也就会越高，势阱所能存储的光生电子的容量即满阱容量也会越大。
但是，如果通过增加光电二极管的N型区102的横向尺寸来提高光电二极管的N型区102所形成的耗尽区，则会光电二极管所占用的面积会增加，不利于CMOS图像传感器的尺寸缩小。
另外一种方法是通过增加光电二极管的N型区102的纵向尺寸来提高光电二极管的N型区102所形成的耗尽区，并从而来提高吸收效率和感光度以及提高满阱容量。而且，由于不同颜色的光的波长不同，N型区102的纵向尺寸增加后，有利于对长波长的光如红光的吸收，从而能进一步提高器件性能。
现有方法中，是通过采用光刻定义加离子注入的方法来形成N型区102和P型阱103，也即N型区102和P型阱103都是由离子注入区组成。使得N型区102的尺寸受到光刻工艺中的光刻胶的深宽比以及离子注入的深度和浓度限制，使得N型区102的关键尺寸的缩小受限以及N型区102的纵向深度的增加也受限，这样不利于CIS的性能的提升。
发明内容
本发明所要解决的技术问题是提供一种CMOS图像传感器，能实现对光电二极管的反偏时的耗尽区深度进行精确调节并从而能对光电二极管进行纵向尺寸进行很好的拓展，同时能提高光电二极管之间的光学或电学隔离。为此，本发明还提供一种CMOS图像传感器的制造方法。
为解决上述技术问题，本发明提供的CMOS图像传感器的像素区中包括多个像素单元，各所述像素单元中包括一个光电二极管，各所述光电二极管之间隔离有深沟槽隔离结构。
所述光电二极管的N型区由形成于半导体衬底表面上的N型外延层组成，所述半导体衬底为P型掺杂且所述光电二极管的P型区由所述N型区底部的所述半导体衬底组成。
所述N型外延层的厚度根据所述光电二极管的反偏时的耗尽区的深度要求值设置以实现对所述光电二极管进行纵向尺寸拓展。
所述深沟槽隔离结构由形成于所述N型外延层中的深沟槽中的第一本征外延层和内部形成有空气间隙的第二P型外延层叠加而成，所述第一本征外延层形成于所述深沟槽的侧面和底部表面，所述第二P型外延层形成于所述第一本征外延层的表面上且所述第二P型外延层将所述深沟槽的底部和顶部完全填充并在所述深沟槽的中间区域中形成所述空气间隙，所述深沟槽隔离结构实现相邻的所述光电二极管之间的光学和电学隔离，所述空气间隙增强相邻的所述光电二极管之间的光学和电学隔离。
进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述第一本征外延层为本征硅外延层，所述第二P型外延层为P型硅外延层。
进一步的改进是，所述N型外延层的厚度为2微米～5微米，掺杂杂质包括磷或砷。
进一步的改进是，所述深沟槽的顶部开口的关键尺寸为0.2微米～0.5微米，深度为1微米～5微米。
进一步的改进是，在剖面结构上，所述深沟槽的形貌呈弓型结构，所述弓型结构为从所述深沟槽的底部表面到中间位置处的关键尺寸逐渐增加以及从中间位置到顶部表面处的关键尺寸逐渐减小。
进一步的改进是，所述第一本征外延层的厚度为20纳米～100纳米。
进一步的改进是，所述第二P型外延层的掺杂杂质包括硼。
为解决上述技术问题，本发明提供的CMOS图像传感器的制造方法包括如下步骤：
步骤一、在P型掺杂的半导体衬底上形成N型外延层。
所述N型外延层的厚度根据光电二极管的反偏时的耗尽区的深度要求值设置以实现对所述光电二极管进行纵向尺寸拓展。
步骤二、在CMOS图像传感器的像素区中形成深沟槽隔离结构，所述像素区中包括多个像素单元，各所述像素单元中包括一个所述光电二极管，各所述光电二极管之间隔离有深沟槽隔离结构；所述深沟槽隔离结构的形成分步骤包括：
步骤21、在所述N型外延层中形成深沟槽。
步骤22、所述深沟槽的侧面和底部表面形成第一本征外延层。
步骤23、所述第一本征外延层的表面上形成第二P型外延层，所述第二P型外延层将所述深沟槽的底部和顶部完全填充并在所述深沟槽的中间区域中形成所述空气间隙。
所述深沟槽隔离结构所述第一本征外延层和内部形成有所述空气间隙的所述第二P型外延层叠加而成；所述深沟槽隔离结构实现相邻的所述光电二极管之间的光学和电学隔离，所述空气间隙增强相邻的所述光电二极管之间的光学和电学隔离。
进一步的改进是，所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述第一本征外延层为本征硅外延层，所述第二P型外延层为P型硅外延层。
进一步的改进是，所述N型外延层的厚度为2微米～5微米，掺杂杂质包括磷或砷。
进一步的改进是，所述深沟槽的顶部开口的关键尺寸为0.2微米～0.5微米，深度为1微米～5微米。
在剖面结构上，所述深沟槽的形貌呈弓型结构，所述弓型结构为从所述深沟槽的底部表面到中间位置处的关键尺寸逐渐增加以及从中间位置到顶部表面处的关键尺寸逐渐减小。
进一步的改进是，所述第一本征外延层的厚度为20纳米～100纳米。
所述第二P型外延层的掺杂杂质包括硼。
进一步的改进是，步骤21包括如下分步骤：
在所述N型外延层表面形成硬质掩膜层；
对所述硬质掩膜层进行图形化定义出所述深沟槽的形成区域；
以所述硬质掩膜层为掩膜对所述N型外延层进行刻蚀形成所述深沟槽；
步骤22中，所述第一本征外延层采用选择性外延生长使所述第一本征外延层仅位于所述深沟槽的底部表面和侧面；
步骤23中，所述第二P型外延层采用选择性外延生长。
进一步的改进是，所述硬质掩膜层为氧化硅、氮化硅、氮氧化硅和多晶硅中的一层或多层的叠加，所述硬质掩膜层的厚度为2000埃米～5000埃米；
所述深沟槽的刻蚀采用干法刻蚀或者湿法刻蚀，且在所述深沟槽刻蚀完成后仅湿法清洗以去除刻蚀残留物。
进一步的改进是，步骤23中调节所述第二P型外延层的选择性外延的生长工艺条件使所述第二外延层在将所述深沟槽填满的同时在内部形成所述空气间隙，所调节的所述第二P型外延层的选择性外延的生长工艺条件包括：压强、温度、沉积速率、气体流量和刻蚀速率。
进一步的改进是，步骤23中，所述第二P型外延层的选择性外延生长完成后，所述第二P型外延层还会凸出到所述硬质掩膜层的顶部表面之上；之后还包括：
步骤24、采用化学机械研磨和回刻工艺使所述第二P型外延层和所述第一本征外延层的顶部表面和所述深沟槽的顶部表面相平以及去除所述硬质掩膜层。
进一步的改进是，步骤24中包括如下分步骤：
进行第一次化学机械研磨将所述第二P型外延层和所述第一本征外延层的顶部表面和所述硬质掩膜层的顶部表面相平；
通过干法刻蚀或湿法刻蚀将所述硬质掩膜层去除；
进行第二次化学机械研磨将所述第二P型外延层和所述第一本征外延层的顶部表面和所述深孔的顶部表面相平。
和现有技术中光电二极管的N型区中离子注入形成且通过离子注入来调节N型区的深度不同，本发明的光电二极管的N型区采用N型外延层组成，故直接调节N型外延层的厚度就能调节光电二极管的N型区的厚度，由于光电二极管在复位后N型区基本被耗尽形成耗尽区，所以本发明能通过调节N型外延层的厚度来调节光电二极管的反偏时的耗尽区深度，由于N型外延层的厚度能实现精确调节，故本发明能实现对光电二极管的反偏时的耗尽区深度进行精确调节并从而能对光电二极管进行纵向尺寸进行很好的拓展。光电二极管的反偏时的耗尽区深度越深则能存储的光生电子的数量也就越多，这样就能提高光电二极管的光吸收效率和感光度，所以本发明能在缩小光电二极管的横向尺寸下使光电二极管的光吸收效率和感光度得到保持或提高，所以本发明有利于像素单元的尺寸缩小，能提高填充因子。
本发明的深沟槽隔离结构由填充于深沟槽中的第一本征外延层和内部形成有空气间隙的第二P型外延层叠加而成，这种结构能很好的提高光电二极管之间的光学或电学隔离，适用于对深度较深以及关键尺寸较小的光电二极管之间的隔离并能提高器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；
图2是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；
图3A是现有CMOS图像传感器的像素区的俯视图；
图3B是沿图3A中线AA处的剖面图；
图4是本发明实施例CMOS图像传感器中一个光电二极管处器件剖面结构图；
图5A-图5H是本发明实施例CMOS图像传感器的制造方法各步骤中一个光电二极管处器件剖面结构图。
具体实施方式
如图4所示，是本发明实施例CMOS图像传感器中一个光电二极管处器件剖面结构图；本发明实施例CMOS图像传感器的像素区中包括多个像素单元，各所述像素单元中包括一个光电二极管，各所述光电二极管之间隔离有深沟槽隔离结构。
所述光电二极管的N型区由形成于半导体衬底1表面上的N型外延层2组成，所述半导体衬底1为P型掺杂且所述光电二极管的P型区由所述N型区底部的所述半导体衬底1组成。
所述N型外延层2的厚度根据所述光电二极管的反偏时的耗尽区的深度要求值设置以实现对所述光电二极管进行纵向尺寸拓展。
所述深沟槽隔离结构由形成于所述N型外延层2中的深沟槽3中的第一本征外延层4和内部形成有空气间隙6的第二P型外延层5叠加而成，所述第一本征外延层4形成于所述深沟槽3的侧面和底部表面，所述第二P型外延层5形成于所述第一本征外延层4的表面上且所述第二P型外延层5将所述深沟槽3的底部和顶部完全填充并在所述深沟槽3的中间区域中形成所述空气间隙6，所述深沟槽隔离结构实现相邻的所述光电二极管之间的光学和电学隔离，所述空气间隙6增强相邻的所述光电二极管之间的光学和电学隔离。
本发明实施例中，所述半导体衬底1为硅衬底，所述N型外延层2为N型硅外延层，所述第一本征外延层4为本征硅外延层，所述第二P型外延层5为P型硅外延层。
所述N型外延层2的厚度为2微米～5微米，掺杂杂质包括磷或砷。
所述深沟槽3的顶部开口的关键尺寸为0.2微米～0.5微米，深度为1微米～5微米。图4中显示所述深沟槽3的侧面为垂直结构。较佳为，在剖面结构上，所述深沟槽3的形貌呈弓型结构，所述弓型结构为从所述深沟槽3的底部表面到中间位置处的关键尺寸逐渐增加以及从中间位置到顶部表面处的关键尺寸逐渐减小。这种所述弓型结构有利于形成所述空气间隙6。
所述第一本征外延层4的厚度为20纳米～100纳米。
所述第二P型外延层5的掺杂杂质包括硼。
所述像素单元还包括CMOS像素读取电路，所述CMOS像素读取电路用于对所述光电二极管的光生电子进行读取。
所述CMOS像素读取电路中所包括的晶体管的数量根据实际的CMOS图像传感器的类型确定，例如：当采用图1所示的3T型CMOS图像传感器，所述CMOS像素读取电路则包括复位管M1、放大管M2和选择管M3，三者都为NMOS管。而当采用图2所示的4T型CMOS图像传感器，所述CMOS像素读取电路则包括复位管M1、放大管M2、选择管M3和所述转移晶体管4，四者都为NMOS管；同时所述转移晶体管4的漏区需设置为浮空有源区。
所述CMOS像素读取电路的NMOS管需要形成于P型阱中，P型阱通常是通过离子注入形成于所述N型外延层2的顶部区域中。在俯视面上，各所述NMOS管对应的P型阱的形成区域和所述光电二极管的N型区的形成区域需要通过光刻定义；图4对应的剖面图中仅显示了所述光电二极管的N型区的形成区域的剖面图，故图4中显示的两个相邻的所述深沟槽隔离结构之间的所述N型外延层2都作为所述光电二极管的N型区，所以，所述光电二极管的N型区的深度将会直接由所述N型外延层2的厚度确定，而由于所述N型外延层2的厚度能精确可调，故本发明实施例能根据需要设置所述光电二极管的N型区的深度，使得所述光电二极管的N型区的纵向尺寸能得到很好的拓展。
和现有技术中光电二极管的N型区中离子注入形成且通过离子注入来调节N型区的深度不同，本发明实施例的光电二极管的N型区采用N型外延层2组成，故直接调节N型外延层2的厚度就能调节光电二极管的N型区的厚度，由于光电二极管在复位后N型区基本被耗尽形成耗尽区，所以本发明实施例能通过调节N型外延层2的厚度来调节光电二极管的反偏时的耗尽区深度，由于N型外延层2的厚度能实现精确调节，故本发明实施例能实现对光电二极管的反偏时的耗尽区深度进行精确调节并从而能对光电二极管进行纵向尺寸进行很好的拓展。光电二极管的反偏时的耗尽区深度越深则能存储的光生电子的数量也就越多，这样就能提高光电二极管的光吸收效率和感光度，所以本发明实施例能在缩小光电二极管的横向尺寸下使光电二极管的光吸收效率和感光度得到保持或提高，所以本发明实施例有利于像素单元的尺寸缩小，能提高填充因子。
本发明实施例的深沟槽隔离结构由填充于深沟槽3中的第一本征外延层4和内部形成有空气间隙6的第二P型外延层5叠加而成，这种结构能很好的提高光电二极管之间的光学或电学隔离，适用于对深度较深以及关键尺寸较小的光电二极管之间的隔离并能提高器件的性能。
如图5A至图5G所示，是本发明实施例CMOS图像传感器的制造方法各步骤中一个光电二极管处器件剖面结构图；本发明实施例CMOS图像传感器的制造方法包括如下步骤：
步骤一、如图5A所示，在P型掺杂的半导体衬底1上形成N型外延层2。
所述N型外延层2的厚度根据光电二极管的反偏时的耗尽区的深度要求值设置以实现对所述光电二极管进行纵向尺寸拓展。
本发明实施例方法中，所述半导体衬底1为硅衬底，所述N型外延层2为N型硅外延层，后续形成的第一本征外延层4为本征硅外延层，第二P型外延层5为P型硅外延层。
所述N型外延层2的厚度为2微米～5微米，掺杂杂质包括磷或砷。
步骤二、在CMOS图像传感器的像素区中形成深沟槽隔离结构，所述像素区中包括多个像素单元，各所述像素单元中包括一个所述光电二极管，各所述光电二极管之间隔离有深沟槽隔离结构；所述深沟槽隔离结构的形成分步骤包括：
步骤21、在所述N型外延层2中形成深沟槽3。
本发明实施例方法中，步骤21包括如下分步骤：
如图5B所示，在所述N型外延层2表面形成硬质掩膜层201。
所述硬质掩膜层201为氧化硅、氮化硅、氮氧化硅和多晶硅中的一层或多层的叠加，所述硬质掩膜层201的厚度为2000埃米～5000埃米。
如图5C所示，对所述硬质掩膜层201进行图形化定义出所述深沟槽3的形成区域。
如图5C所示，以所述硬质掩膜层201为掩膜对所述N型外延层2进行刻蚀形成所述深沟槽3。
所述深沟槽3的刻蚀采用干法刻蚀或者湿法刻蚀，且在所述深沟槽3刻蚀完成后仅湿法清洗以去除刻蚀残留物。
所述深沟槽3的顶部开口的关键尺寸为0.2微米～0.5微米，深度为1微米～5微米。
较佳为，通过控制所述深沟槽的刻蚀工艺，使得在剖面结构上所述深沟槽3的形貌呈弓型结构，所述弓型结构为从所述深沟槽3的底部表面到中间位置处的关键尺寸逐渐增加以及从中间位置到顶部表面处的关键尺寸逐渐减小。
步骤22、如图5D所示，所述深沟槽3的侧面和底部表面形成第一本征外延层4。
本发明实施例方法中，所述第一本征外延层4采用选择性外延生长使所述第一本征外延层4仅位于所述深沟槽3的底部表面和侧面；
所述第一本征外延层4的厚度为20纳米～100纳米。
步骤23、如图5E所示，所述第一本征外延层4的表面上形成第二P型外延层5，所述第二P型外延层5将所述深沟槽3的底部和顶部完全填充并在所述深沟槽3的中间区域中形成所述空气间隙6。
本发明实施例方法中，所述第二P型外延层5采用选择性外延生长。
步骤23中调节所述第二P型外延层5的选择性外延的生长工艺条件使所述第二外延层在将所述深沟槽3填满的同时在内部形成所述空气间隙6，所调节的所述第二P型外延层5的选择性外延的生长工艺条件包括：压强、温度、沉积速率、气体流量和刻蚀速率。
所述第二P型外延层5的掺杂杂质包括硼。
步骤23中，所述第二P型外延层5的选择性外延生长完成后，所述第二P型外延层5还会凸出到所述硬质掩膜层201的顶部表面之上；之后还包括：
步骤24、采用化学机械研磨和回刻工艺使所述第二P型外延层5和所述第一本征外延层4的顶部表面和所述深沟槽3的顶部表面相平以及去除所述硬质掩膜层201。步骤24中包括如下分步骤：
如图5F所示，进行第一次化学机械研磨将所述第二P型外延层5和所述第一本征外延层4的顶部表面和所述硬质掩膜层201的顶部表面相平。
如图5G所示，通过干法刻蚀或湿法刻蚀将所述硬质掩膜层201去除。
如图5H所示，进行第二次化学机械研磨将所述第二P型外延层5和所述第一本征外延层4的顶部表面和所述深孔的顶部表面相平。
所述深沟槽隔离结构所述第一本征外延层4和内部形成有所述空气间隙6的所述第二P型外延层5叠加而成；所述深沟槽隔离结构实现相邻的所述光电二极管之间的光学和电学隔离，所述空气间隙6增强相邻的所述光电二极管之间的光学和电学隔离。
步骤二完成后，还包括：
在所述像素区中形成各所述像素单元的CMOS像素读取电路，所述CMOS像素读取电路用于对所述光电二极管的光生电子进行读取。
所述CMOS像素读取电路中所包括的晶体管的数量根据实际的CMOS图像传感器的类型确定，例如：当采用图1所示的3T型CMOS图像传感器，所述CMOS像素读取电路则包括复位管M1、放大管M2和选择管M3，三者都为NMOS管。而当采用图2所示的4T型CMOS图像传感器，所述CMOS像素读取电路则包括复位管M1、放大管M2、选择管M3和所述转移晶体管4，四者都为NMOS管；同时所述转移晶体管4的漏区需设置为浮空有源区。
所述CMOS像素读取电路的NMOS管需要形成于P型阱中，P型阱通常是通过离子注入形成于所述N型外延层2的顶部区域中。在俯视面上，各所述NMOS管对应的P型阱的形成区域和所述光电二极管的N型区的形成区域需要通过光刻定义；图4对应的剖面图中仅显示了所述光电二极管的N型区的形成区域的剖面图，故图4中显示的两个相邻的所述深沟槽隔离结构之间的所述N型外延层2都作为所述光电二极管的N型区，所以，所述光电二极管的N型区的深度将会直接由所述N型外延层2的厚度确定，而由于所述N型外延层2的厚度能精确可调，故本发明实施例方法能根据需要设置所述光电二极管的N型区的深度，使得所述光电二极管的N型区的纵向尺寸能得到很好的拓展。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (17)
1.一种CMOS图像传感器，其特征在于，CMOS图像传感器的像素区中包括多个像素单元，各所述像素单元中包括一个光电二极管，各所述光电二极管之间隔离有深沟槽隔离结构；
所述光电二极管的N型区由形成于半导体衬底表面上的N型外延层组成，所述半导体衬底为P型掺杂且所述光电二极管的P型区由所述N型区底部的所述半导体衬底组成；
所述N型外延层的厚度根据所述光电二极管的反偏时的耗尽区的深度要求值设置以实现对所述光电二极管进行纵向尺寸拓展；
所述深沟槽隔离结构由形成于所述N型外延层中的深沟槽中的第一本征外延层和内部形成有空气间隙的第二P型外延层叠加而成，所述第一本征外延层形成于所述深沟槽的侧面和底部表面，所述第二P型外延层形成于所述第一本征外延层的表面上且所述第二P型外延层将所述深沟槽的底部和顶部完全填充并在所述深沟槽的中间区域中形成所述空气间隙，所述深沟槽隔离结构实现相邻的所述光电二极管之间的光学和电学隔离，所述空气间隙增强相邻的所述光电二极管之间的光学和电学隔离。
2.如权利要求1所述的CMOS图像传感器，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述第一本征外延层为本征硅外延层，所述第二P型外延层为P型硅外延层。
3.如权利要求1或2所述的CMOS图像传感器，其特征在于：所述N型外延层的厚度为2微米～5微米，掺杂杂质包括磷或砷。
4.如权利要求3所述的CMOS图像传感器，其特征在于：所述深沟槽的顶部开口的关键尺寸为0.2微米～0.5微米，深度为1微米～5微米。
5.如权利要求4所述的CMOS图像传感器，其特征在于：在剖面结构上，所述深沟槽的形貌呈弓型结构，所述弓型结构为从所述深沟槽的底部表面到中间位置处的关键尺寸逐渐增加以及从中间位置到顶部表面处的关键尺寸逐渐减小。
6.如权利要求4所述的CMOS图像传感器，其特征在于：所述第一本征外延层的厚度为20纳米～100纳米。
7.如权利要求1或2所述的CMOS图像传感器，其特征在于：所述第二P型外延层的掺杂杂质包括硼。
8.一种CMOS图像传感器的制造方法，其特征在于，包括如下步骤：
步骤一、在P型掺杂的半导体衬底上形成N型外延层；
所述N型外延层的厚度根据光电二极管的反偏时的耗尽区的深度要求值设置以实现对所述光电二极管进行纵向尺寸拓展；
步骤二、在CMOS图像传感器的像素区中形成深沟槽隔离结构，所述像素区中包括多个像素单元，各所述像素单元中包括一个所述光电二极管，各所述光电二极管之间隔离有深沟槽隔离结构；所述深沟槽隔离结构的形成分步骤包括：
步骤21、在所述N型外延层中形成深沟槽；
步骤22、所述深沟槽的侧面和底部表面形成第一本征外延层；
步骤23、所述第一本征外延层的表面上形成第二P型外延层，所述第二P型外延层将所述深沟槽的底部和顶部完全填充并在所述深沟槽的中间区域中形成所述空气间隙；
所述深沟槽隔离结构所述第一本征外延层和内部形成有所述空气间隙的所述第二P型外延层叠加而成；所述深沟槽隔离结构实现相邻的所述光电二极管之间的光学和电学隔离，所述空气间隙增强相邻的所述光电二极管之间的光学和电学隔离。
9.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：所述半导体衬底为硅衬底，所述N型外延层为N型硅外延层，所述第一本征外延层为本征硅外延层，所述第二P型外延层为P型硅外延层。
10.如权利要求8或9所述的CMOS图像传感器的制造方法，其特征在于：所述N型外延层的厚度为2微米～5微米，掺杂杂质包括磷或砷。
11.如权利要求10所述的CMOS图像传感器的制造方法，其特征在于：所述深沟槽的顶部开口的关键尺寸为0.2微米～0.5微米，深度为1微米～5微米；
在剖面结构上，所述深沟槽的形貌呈弓型结构，所述弓型结构为从所述深沟槽的底部表面到中间位置处的关键尺寸逐渐增加以及从中间位置到顶部表面处的关键尺寸逐渐减小。
12.如权利要求11所述的CMOS图像传感器的制造方法，其特征在于：所述第一本征外延层的厚度为20纳米～100纳米；
所述第二P型外延层的掺杂杂质包括硼。
13.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：步骤21包括如下分步骤：
在所述N型外延层表面形成硬质掩膜层；
对所述硬质掩膜层进行图形化定义出所述深沟槽的形成区域；
以所述硬质掩膜层为掩膜对所述N型外延层进行刻蚀形成所述深沟槽；
步骤22中，所述第一本征外延层采用选择性外延生长使所述第一本征外延层仅位于所述深沟槽的底部表面和侧面；
步骤23中，所述第二P型外延层采用选择性外延生长。
14.如权利要求13所述的CMOS图像传感器的制造方法，其特征在于：所述硬质掩膜层为氧化硅、氮化硅、氮氧化硅和多晶硅中的一层或多层的叠加，所述硬质掩膜层的厚度为2000埃米～5000埃米；
所述深沟槽的刻蚀采用干法刻蚀或者湿法刻蚀，且在所述深沟槽刻蚀完成后仅湿法清洗以去除刻蚀残留物。
15.如权利要求13所述的CMOS图像传感器的制造方法，其特征在于：步骤23中调节所述第二P型外延层的选择性外延的生长工艺条件使所述第二外延层在将所述深沟槽填满的同时在内部形成所述空气间隙，所调节的所述第二P型外延层的选择性外延的生长工艺条件包括：压强、温度、沉积速率、气体流量和刻蚀速率。
16.如权利要求13所述的CMOS图像传感器的制造方法，其特征在于：步骤23中，所述第二P型外延层的选择性外延生长完成后，所述第二P型外延层还会凸出到所述硬质掩膜层的顶部表面之上；之后还包括：
步骤24、采用化学机械研磨和回刻工艺使所述第二P型外延层和所述第一本征外延层的顶部表面和所述深沟槽的顶部表面相平以及去除所述硬质掩膜层。
17.如权利要求16所述的CMOS图像传感器的制造方法，其特征在于：步骤24中包括如下分步骤：
进行第一次化学机械研磨将所述第二P型外延层和所述第一本征外延层的顶部表面和所述硬质掩膜层的顶部表面相平；
通过干法刻蚀或湿法刻蚀将所述硬质掩膜层去除；
进行第二次化学机械研磨将所述第二P型外延层和所述第一本征外延层的顶部表面和所述深孔的顶部表面相平。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110344987.9A CN112885858A (zh) | 2021-03-31 | 2021-03-31 | Cmos图像传感器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110344987.9A CN112885858A (zh) | 2021-03-31 | 2021-03-31 | Cmos图像传感器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112885858A true CN112885858A (zh) | 2021-06-01 |
Family
ID=76040426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110344987.9A Pending CN112885858A (zh) | 2021-03-31 | 2021-03-31 | Cmos图像传感器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112885858A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220293811A1 (en) * | 2021-03-09 | 2022-09-15 | Globalfoundries U.S. Inc. | Photodetectors used with broadband signal |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1185659A (zh) * | 1996-09-30 | 1998-06-24 | 夏普株式会社 | 与电路相集成的光接收元件 |
| CN1841755A (zh) * | 2005-03-31 | 2006-10-04 | 恩益禧电子股份有限公司 | 半导体光接收器件及其制造方法 |
| CN102254933A (zh) * | 2011-08-02 | 2011-11-23 | 上海先进半导体制造股份有限公司 | Pn结隔离结构及其形成方法 |
| CN102376726A (zh) * | 2010-08-09 | 2012-03-14 | 索尼公司 | 固态摄像器件、其制造方法和电子装置 |
| US20160141317A1 (en) * | 2014-11-17 | 2016-05-19 | Semiconductor Components Industries, Llc | Pixel isolation regions formed with doped epitaxial layer |
| CN111403266A (zh) * | 2020-04-23 | 2020-07-10 | 上海华虹宏力半导体制造有限公司 | 沟槽的外延填充方法 |
-
2021
- 2021-03-31 CN CN202110344987.9A patent/CN112885858A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1185659A (zh) * | 1996-09-30 | 1998-06-24 | 夏普株式会社 | 与电路相集成的光接收元件 |
| CN1841755A (zh) * | 2005-03-31 | 2006-10-04 | 恩益禧电子股份有限公司 | 半导体光接收器件及其制造方法 |
| CN102376726A (zh) * | 2010-08-09 | 2012-03-14 | 索尼公司 | 固态摄像器件、其制造方法和电子装置 |
| CN102254933A (zh) * | 2011-08-02 | 2011-11-23 | 上海先进半导体制造股份有限公司 | Pn结隔离结构及其形成方法 |
| US20160141317A1 (en) * | 2014-11-17 | 2016-05-19 | Semiconductor Components Industries, Llc | Pixel isolation regions formed with doped epitaxial layer |
| CN111403266A (zh) * | 2020-04-23 | 2020-07-10 | 上海华虹宏力半导体制造有限公司 | 沟槽的外延填充方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220293811A1 (en) * | 2021-03-09 | 2022-09-15 | Globalfoundries U.S. Inc. | Photodetectors used with broadband signal |
| US11502214B2 (en) * | 2021-03-09 | 2022-11-15 | Globalfoundries U.S. Inc. | Photodetectors used with broadband signal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11830892B2 (en) | Image sensor with a high absorption layer | |
| CN112885862B (zh) | Cmos图像传感器及其制造方法 | |
| US7659564B2 (en) | CMOS imager photodiode with enhanced capacitance | |
| US8044478B2 (en) | Image sensor comprising a photodiode in a crystalline semiconductor layer and manufacturing method thereof | |
| KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| US11869761B2 (en) | Back-side deep trench isolation structure for image sensor | |
| US20220384496A1 (en) | Back-side deep trench isolation structure for image sensor | |
| TW202010117A (zh) | 具有改進的電位井容量的影像感測器及相關製造方法 | |
| CN109728010B (zh) | 集成芯片及其形成方法 | |
| KR20080083067A (ko) | 어레이 트랜지스터에 대하여 에피택셜 ＳｉＣ 및/또는 카보네이트 채널을 갖는 저 암전류 이미지 센서 | |
| US20230411425A1 (en) | Light absorbing layer to enhance p-type diffusion for dti in image sensors | |
| CN112885857B (zh) | Cmos图像传感器及其制造方法 | |
| CN112885858A (zh) | Cmos图像传感器及其制造方法 | |
| CN112885860B (zh) | Cmos图像传感器及其制造方法 | |
| CN112885864B (zh) | Cmos图像传感器及其制造方法 | |
| CN112885863B (zh) | Cmos图像传感器及其制造方法 | |
| CN114883353A (zh) | 一种图像传感器及其制造方法 | |
| CN113948536A (zh) | 图像传感器及其形成方法 | |
| CN113380845A (zh) | 包括光检测器的半导体结构和形成光检测器的方法 | |
| CN113224093B (zh) | 孔洞的硅外延填充方法 | |
| US20220293642A1 (en) | Isolation epitaxial bi-layer for backside deep trench isolation structure in an image sensor | |
| CN113224095B (zh) | Cmos图像传感器的制造方法 | |
| JP2017143159A (ja) | 撮像装置、及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210601 |
|
| RJ01 | Rejection of invention patent application after publication |