JP2568074B2 - 光センサ集積回路 - Google Patents
光センサ集積回路Info
- Publication number
- JP2568074B2 JP2568074B2 JP61268248A JP26824886A JP2568074B2 JP 2568074 B2 JP2568074 B2 JP 2568074B2 JP 61268248 A JP61268248 A JP 61268248A JP 26824886 A JP26824886 A JP 26824886A JP 2568074 B2 JP2568074 B2 JP 2568074B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- epitaxial layer
- concentration
- type
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 18
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims 5
- 238000009792 diffusion process Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は光センサ集積回路に関する。
一般に、光センサ集積回路においては、受光素子と、
この受光素子を使用した回路部分とを同一基板上に形成
してあり、これにより集積回路の小型化を図り、使用時
の占有空間の縮小化、製造コストの低減化を図ってい
る。そして、この場合の受光素子としては、回路部分と
同一の工程で基板に形成できるシリコン・PIN・フォト
・ダイオードやショットキー・バリヤ・ダイオード等が
用いられる。
この受光素子を使用した回路部分とを同一基板上に形成
してあり、これにより集積回路の小型化を図り、使用時
の占有空間の縮小化、製造コストの低減化を図ってい
る。そして、この場合の受光素子としては、回路部分と
同一の工程で基板に形成できるシリコン・PIN・フォト
・ダイオードやショットキー・バリヤ・ダイオード等が
用いられる。
このような光センサ集積回路の一例として、従来、第
２図に示すように、アノード端子13とカソード端子14と
を有するPIN・フォトダイオードＡ及びコレクタ端子８
とベース端子９とエミッタ端子10とを有するバイポーラ
・デバイスＢを同一基板１上に形成したもので、従来の
バイポーラICプロセスを利用して、Ｐ形基板１の上部に
エピタキシャル層２としてπ層を複数形成し、その内の
１つのπ層2aを利用して、PIN・フォトダイオード領域
を形成し、他のπ層2bを利用してバイポーラ・デバイス
領域を形成したものである。
２図に示すように、アノード端子13とカソード端子14と
を有するPIN・フォトダイオードＡ及びコレクタ端子８
とベース端子９とエミッタ端子10とを有するバイポーラ
・デバイスＢを同一基板１上に形成したもので、従来の
バイポーラICプロセスを利用して、Ｐ形基板１の上部に
エピタキシャル層２としてπ層を複数形成し、その内の
１つのπ層2aを利用して、PIN・フォトダイオード領域
を形成し、他のπ層2bを利用してバイポーラ・デバイス
領域を形成したものである。
このように、従来の集積回路ではPIN・フォトダイオ
ード領域のπ層2aはバイポーラ・デバイス領域のものと
同一条件のエピタキシャル層２を使用したものであるか
ら、そのキャリア濃度は1015cm-3程度でその厚さも５〜
10μｍ程度に制限されてしまう。
ード領域のπ層2aはバイポーラ・デバイス領域のものと
同一条件のエピタキシャル層２を使用したものであるか
ら、そのキャリア濃度は1015cm-3程度でその厚さも５〜
10μｍ程度に制限されてしまう。
しかし、このπ層2aは、PIN・フォトダイオードの周
波数特性を決定する要因となるものであって、一般には
前記条件より低濃度でかつ厚いものが望ましい。すなわ
ち、前記条件では逆バイアス時に空乏層の伸びが良くな
く、そのため接合容量が大きくなりCR時定数が大きくな
ってしまい、応答性が悪くなってしまうという問題があ
り、また、空乏層の幅が薄いため、光電流の内空乏層外
からの拡散キャリア成分が増し、この拡散キャリアが数
nsという拡散による長い時間遅れを生じるため、変調周
波数特性において、この遅い時定数成分が影響し、第３
図に示したように、中域以上で変調出力が落ちてしまう
という問題がある。
波数特性を決定する要因となるものであって、一般には
前記条件より低濃度でかつ厚いものが望ましい。すなわ
ち、前記条件では逆バイアス時に空乏層の伸びが良くな
く、そのため接合容量が大きくなりCR時定数が大きくな
ってしまい、応答性が悪くなってしまうという問題があ
り、また、空乏層の幅が薄いため、光電流の内空乏層外
からの拡散キャリア成分が増し、この拡散キャリアが数
nsという拡散による長い時間遅れを生じるため、変調周
波数特性において、この遅い時定数成分が影響し、第３
図に示したように、中域以上で変調出力が落ちてしまう
という問題がある。
本発明の技術的課題は、これら問題点を解決して周波
数特性の良いPIN・フォトダイオードを備えた光センサ
集積回路を提供することにある。
数特性の良いPIN・フォトダイオードを備えた光センサ
集積回路を提供することにある。
本発明は、前記技術的課題を解決するため、基板上に
PIN・フォトダイオードＡとバイポーラ・デバイスとＢ
を形成した光センサ集積回路において、次のような技術
的手段をとった。
PIN・フォトダイオードＡとバイポーラ・デバイスとＢ
を形成した光センサ集積回路において、次のような技術
的手段をとった。
すなわち、従来は光センサ集積回路を製造するにあた
り、Ｎ形エピタキシャル層２をバイポーラ・デバイスに
適したキャリア濃度で形成して、このＮ形エピタキシャ
ル層２にバイポーラ・デバイスＢとともに、PIN・フォ
トダイオードＡを成形していたのに対し、本発明では、
これとは逆に基板１上に形成したＮ形エピタキシャル層
２のキャリア濃度をPIN・フォトダイオードＡの空乏層
に適した濃度とし、さらに、このＮ形エピタキシャル層
２をＰウェル層３で複数のπ層2a,2bに区分して、複数
のπ層の内バイポーラ・デバイスＢを形成すべきπ層2b
にはさらにＮウェル層2cを形成してキャリア濃度をバイ
ポーラ・デバイスＢに適した値まで上げたものである。
り、Ｎ形エピタキシャル層２をバイポーラ・デバイスに
適したキャリア濃度で形成して、このＮ形エピタキシャ
ル層２にバイポーラ・デバイスＢとともに、PIN・フォ
トダイオードＡを成形していたのに対し、本発明では、
これとは逆に基板１上に形成したＮ形エピタキシャル層
２のキャリア濃度をPIN・フォトダイオードＡの空乏層
に適した濃度とし、さらに、このＮ形エピタキシャル層
２をＰウェル層３で複数のπ層2a,2bに区分して、複数
のπ層の内バイポーラ・デバイスＢを形成すべきπ層2b
にはさらにＮウェル層2cを形成してキャリア濃度をバイ
ポーラ・デバイスＢに適した値まで上げたものである。
このように構成することにより、PIN・フォトダイオ
ード領域のＮ形エピタキシャル層2aはPIN・フォトダイ
オードＡに適したキャリア濃度に形成できるとともに、
バイポーラ・デバイス領域のＮ形エピタキシャル層2bは
バイポーラ・デバイスＢに適したキャリア濃度にでき
る。
ード領域のＮ形エピタキシャル層2aはPIN・フォトダイ
オードＡに適したキャリア濃度に形成できるとともに、
バイポーラ・デバイス領域のＮ形エピタキシャル層2bは
バイポーラ・デバイスＢに適したキャリア濃度にでき
る。
以下、本発明の一実施例を第１図に基づいて説明す
る。
る。
この実施例において、基板１は1013〜1014cm-3のキャ
リア濃度のN-基板である。
リア濃度のN-基板である。
この基板１の上にはＮ形エピタキシャル層２が形成さ
れており、その厚さはバイポーラ・デバイスＢに合わせ
て５〜10μｍ程度に形成され、その濃度はPIN・フォト
ダイオードＡのＩ層に適した1013〜1014cm-3の濃度に形
成されている。このＮ形エピタキシャル層２はＰウェル
層３によりPIN・フォトダイオードＡを形成すべきπ層2
aとバイポーラ・デバイスＢを形成すべきπ層2bとに区
分され、Ｐウェル層３はPIN・フォトダイオードＡを形
成すべきπ層2aの下側には回り込んでいないが、バイポ
ーラ・デバイスＢを形成すべきπ層2bの下側には層をな
して回り込んでいる。
れており、その厚さはバイポーラ・デバイスＢに合わせ
て５〜10μｍ程度に形成され、その濃度はPIN・フォト
ダイオードＡのＩ層に適した1013〜1014cm-3の濃度に形
成されている。このＮ形エピタキシャル層２はＰウェル
層３によりPIN・フォトダイオードＡを形成すべきπ層2
aとバイポーラ・デバイスＢを形成すべきπ層2bとに区
分され、Ｐウェル層３はPIN・フォトダイオードＡを形
成すべきπ層2aの下側には回り込んでいないが、バイポ
ーラ・デバイスＢを形成すべきπ層2bの下側には層をな
して回り込んでいる。
そして、バイポーラ・デバイスＢを形成すべきπ層2b
とその下側のＰウェル層３との間にはN+埋め込み層４が
形成されており、また、このπ層2bの上側略80％の領域
がＮウェル層2cとして形成され、リンを1012cm-3の濃度
でイオン注入した後、N+埋め込み層４に届くまで拡散さ
せることにより、Ｎ形エピタキシャル層２であるπ層2b
の濃度をバイポーラ・デバイスＢに適した値（1015c
m-3）にまで上げている。さらに、Ｎウェル層2cの上部
にコレクタ拡散領域５（Ｎ形）、ベース拡散領域６（Ｐ
形）が形成され、ベース拡散領域６中にエミッタ拡散領
域７（Ｎ形）が形成されてこれらにそれぞれ、コレクタ
端子８、ベース端子９、エミッタ端子10が接続されてい
る。
とその下側のＰウェル層３との間にはN+埋め込み層４が
形成されており、また、このπ層2bの上側略80％の領域
がＮウェル層2cとして形成され、リンを1012cm-3の濃度
でイオン注入した後、N+埋め込み層４に届くまで拡散さ
せることにより、Ｎ形エピタキシャル層２であるπ層2b
の濃度をバイポーラ・デバイスＢに適した値（1015c
m-3）にまで上げている。さらに、Ｎウェル層2cの上部
にコレクタ拡散領域５（Ｎ形）、ベース拡散領域６（Ｐ
形）が形成され、ベース拡散領域６中にエミッタ拡散領
域７（Ｎ形）が形成されてこれらにそれぞれ、コレクタ
端子８、ベース端子９、エミッタ端子10が接続されてい
る。
一方、PIN・フォトダイオードＡを形成すべきπ層2a
とその下側の基板１との間において、直列抵抗を下げる
ため、π層2aの周囲に沿って環状のN+埋め込み層４が形
成されているとともに、π層の周囲部分に前記と同様の
手法でＮウェル層2cが形成されており、このπ層2aの中
央部分のみが初期のＮ形エピタキシャル層２の濃度のま
ま止どめられている。そして、このπ層2aの中央部分上
部にベース拡散によりアノード部11（Ｐ形）が形成さ
れ、π層2aの周囲部分たるＮウェル層2cの上部にエミッ
タ拡散によってカソード・コンタクト部12（N+形）が形
成され、それぞれにアノード端子13、カソード端子14が
接続されている。
とその下側の基板１との間において、直列抵抗を下げる
ため、π層2aの周囲に沿って環状のN+埋め込み層４が形
成されているとともに、π層の周囲部分に前記と同様の
手法でＮウェル層2cが形成されており、このπ層2aの中
央部分のみが初期のＮ形エピタキシャル層２の濃度のま
ま止どめられている。そして、このπ層2aの中央部分上
部にベース拡散によりアノード部11（Ｐ形）が形成さ
れ、π層2aの周囲部分たるＮウェル層2cの上部にエミッ
タ拡散によってカソード・コンタクト部12（N+形）が形
成され、それぞれにアノード端子13、カソード端子14が
接続されている。
次に、この実施例の作用について説明する。
このように構成した光センサ集積回路にあって、その
PIN・フォトダイオードＡの動作をみると、その部分の
Ｎ形エピタキシャル層（π層2a）の濃度はPIN・フォト
ダイオードＡに適した低濃度（1013〜1014cm-3）になっ
ているため、空乏層が伸びやすく、その部分の厚さがバ
イポーラ・デバイスＢ用に合わせて形成したにもかかわ
らず、空乏層はエピタキシャル層２の厚さに制限されず
に基板１まで伸びることができる。
PIN・フォトダイオードＡの動作をみると、その部分の
Ｎ形エピタキシャル層（π層2a）の濃度はPIN・フォト
ダイオードＡに適した低濃度（1013〜1014cm-3）になっ
ているため、空乏層が伸びやすく、その部分の厚さがバ
イポーラ・デバイスＢ用に合わせて形成したにもかかわ
らず、空乏層はエピタキシャル層２の厚さに制限されず
に基板１まで伸びることができる。
なお、この実施例ではPIN・フォトダイオードＡの直
列抵抗を下げるため、PIN・フォトダイオード領域のπ
層2a周囲にＮウェル拡散を行ったが、NPNトランジスタ
のコレクタ抵抗を下げるためのDeep N拡散の工程を持つ
製造工程で製造する場合は、Ｎウェル拡散の代わりにDe
ep N拡散を行ってもよい。
列抵抗を下げるため、PIN・フォトダイオード領域のπ
層2a周囲にＮウェル拡散を行ったが、NPNトランジスタ
のコレクタ抵抗を下げるためのDeep N拡散の工程を持つ
製造工程で製造する場合は、Ｎウェル拡散の代わりにDe
ep N拡散を行ってもよい。
本発明によれば、Ｎ形エピタキシャル層の濃度をPIN
・フォトダイオードに適した濃度と、バイポーラ・デバ
イスに適した濃度とに分けて形成することができ、よっ
て、PIN・フォトダイオードの空乏層をエピタキシャル
層の厚さに制限されることなく基板まで伸ばすことがで
き、容量を小さくでき、CR時定数を小さくすることがで
きる。また、空乏層が伸びたことにより光の殆どを空乏
層内で吸収することができ、光電流に占める拡散キャリ
ア成分が減少し、周波数特性を改善することができる。
・フォトダイオードに適した濃度と、バイポーラ・デバ
イスに適した濃度とに分けて形成することができ、よっ
て、PIN・フォトダイオードの空乏層をエピタキシャル
層の厚さに制限されることなく基板まで伸ばすことがで
き、容量を小さくでき、CR時定数を小さくすることがで
きる。また、空乏層が伸びたことにより光の殆どを空乏
層内で吸収することができ、光電流に占める拡散キャリ
ア成分が減少し、周波数特性を改善することができる。
一方、バイポーラ・デバイス部分はＰウェル層で隔た
れ、Ｎウェル層によりそれに適した濃度に上げられてい
るため、従来の特性を落とすことなく製造できる。
れ、Ｎウェル層によりそれに適した濃度に上げられてい
るため、従来の特性を落とすことなく製造できる。
第１図は本発明の一実施例を示す断面図、第２図は従来
例の断面図、第３図は従来例における変調出力と周波数
の関係を示すグラフ図である。 Ａ……PIN・フォトダイオード、Ｂ……バイポーラ・デ
バイス、１……基板、２……エピタキシャル層、2a……
PIN・フォトダイオードを形成すべきπ層、2b……バイ
ポーラ・デバイスを形成すべきπ層、2c……Ｎウェル
層、３……Ｐウェル層。
例の断面図、第３図は従来例における変調出力と周波数
の関係を示すグラフ図である。 Ａ……PIN・フォトダイオード、Ｂ……バイポーラ・デ
バイス、１……基板、２……エピタキシャル層、2a……
PIN・フォトダイオードを形成すべきπ層、2b……バイ
ポーラ・デバイスを形成すべきπ層、2c……Ｎウェル
層、３……Ｐウェル層。
Claims (1)
- 【請求項１】低濃度のＮ型の半導体基板と、該半導体基
板上に形成されたエピタキシャル層の第１の領域に形成
された低濃度のＮ型の第１エピタキシャル層と、該第１
エピタキシャル層の周囲部分に形成された第１エピタキ
シャル層より高濃度のＮ型領域と、該第１エピタキシャ
ル層内に形成された高濃度のＰ型領域と、該半導体基板
及び該エピタキシャル層の第２の領域に形成されたＰウ
ェル層と、該Ｐウェル層内に形成された第１エピタキシ
ャル層より高濃度のＮ型の第２エピタキシャル層と、該
第２エピタキシャル層内に形成されたバイポーラデバイ
スとを備え、前記Ｐ型領域、前記低濃度のＮ型の第１エ
ピタキシャル層、前記低濃度のＮ型の半導体基板及び前
記高濃度のＮ型領域によりPIN・フォトダイオードを構
成すると共に前記Ｎ型の半導体基板は前記Ｎ型の第１エ
ピタキシャル層と略同一の濃度を有しかつ前記第１エピ
タキシャル層は前記第２エピタキシャルと略同一の厚さ
を有することを特徴とする光センサ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268248A JP2568074B2 (ja) | 1986-11-11 | 1986-11-11 | 光センサ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61268248A JP2568074B2 (ja) | 1986-11-11 | 1986-11-11 | 光センサ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63122164A JPS63122164A (ja) | 1988-05-26 |
| JP2568074B2 true JP2568074B2 (ja) | 1996-12-25 |
Family
ID=17455946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61268248A Expired - Fee Related JP2568074B2 (ja) | 1986-11-11 | 1986-11-11 | 光センサ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2568074B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04271172A (ja) * | 1991-02-27 | 1992-09-28 | Sanyo Electric Co Ltd | 光半導体装置 |
| JP2828244B2 (ja) * | 1995-09-26 | 1998-11-25 | シャープ株式会社 | 受光素子 |
| JP3170463B2 (ja) * | 1996-09-30 | 2001-05-28 | シャープ株式会社 | 回路内蔵受光素子 |
| EP1017105B1 (en) | 1998-12-28 | 2003-04-16 | Sharp Kabushiki Kaisha | Circuit-integrated light-receiving device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5660054A (en) * | 1979-10-19 | 1981-05-23 | Toshiba Corp | Semiconductor integrated circuit |
| JPS6147664A (ja) * | 1984-08-13 | 1986-03-08 | Sharp Corp | 半導体装置 |
| JPS61216464A (ja) * | 1985-03-22 | 1986-09-26 | Nec Corp | 受光ダイオ−ドとトランジスタのモノリシツク集積素子 |
-
1986
- 1986-11-11 JP JP61268248A patent/JP2568074B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63122164A (ja) | 1988-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4047217A (en) | High-gain, high-voltage transistor for linear integrated circuits | |
| KR100385306B1 (ko) | 반도체수광소자및반도체장치와그들의제작방법 | |
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| US4920395A (en) | High sensitivity photodiode | |
| US4649409A (en) | Photoelectric transducer element | |
| JP2568074B2 (ja) | 光センサ集積回路 | |
| JP3122118B2 (ja) | 半導体装置 | |
| DK157468B (da) | Diode til monolitisk integreret kreds | |
| US4709159A (en) | Capacitance multiplier circuit | |
| JPH09260715A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JPS6136713B2 (ja) | ||
| JPS6214478A (ja) | フオトセンサ | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JP3544567B2 (ja) | 回路内蔵受光素子 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP3182175B2 (ja) | ダーリントントランジスタ及びその製造方法 | |
| JPH04242980A (ja) | 受光素子 | |
| JPH09260501A (ja) | ホトダイオード内蔵半導体集積回路 | |
| JP3439149B2 (ja) | 半導体装置 | |
| JP2557744B2 (ja) | 光半導体装置 | |
| JPH04146671A (ja) | 回路内蔵受光素子 | |
| JPS6244430B2 (ja) | ||
| JPS6223465B2 (ja) | ||
| JPH06291352A (ja) | 受光素子および回路内蔵受光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |