JPS6136713B2 - - Google Patents
Info
- Publication number
- JPS6136713B2 JPS6136713B2 JP13490579A JP13490579A JPS6136713B2 JP S6136713 B2 JPS6136713 B2 JP S6136713B2 JP 13490579 A JP13490579 A JP 13490579A JP 13490579 A JP13490579 A JP 13490579A JP S6136713 B2 JPS6136713 B2 JP S6136713B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- conductivity type
- semiconductor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 62
- 239000012535 impurity Substances 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 description 7
- 238000000605 extraction Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、受光用のPIN接合ダイオードと、そ
の接合部に生じた光電流を増幅するバイポーラト
ランジスタ素子を共存させた半導体集積回路に関
する。
の接合部に生じた光電流を増幅するバイポーラト
ランジスタ素子を共存させた半導体集積回路に関
する。
通常、受光用のPIN接合ダイオードの設計にお
いて、高感度および高速応答性をめざす場合、そ
のダイオードの逆バイアス状態におけるPIN接合
部の空乏層において入射光の大部分を吸収するの
が好ましい。そのためその空乏層は、入射光の半
導体内部への浸透深さ程度には拡がることが要求
される。例えば、光通信分野では、伝送損失の少
ない波長8000〜8500Åの赤外光が用いられてお
り、受光素子としてシリコン半導体材料で構成し
た場合、その赤外光の受光素子内部への浸透深さ
は10〜20μｍにも達する。従つてこの場合、前記
要求にこたえるためには、受光素子としてのPIN
接合ダイオードの１層は数十〜数百Ωcmの比抵抗
をもつことが必要とされている。
いて、高感度および高速応答性をめざす場合、そ
のダイオードの逆バイアス状態におけるPIN接合
部の空乏層において入射光の大部分を吸収するの
が好ましい。そのためその空乏層は、入射光の半
導体内部への浸透深さ程度には拡がることが要求
される。例えば、光通信分野では、伝送損失の少
ない波長8000〜8500Åの赤外光が用いられてお
り、受光素子としてシリコン半導体材料で構成し
た場合、その赤外光の受光素子内部への浸透深さ
は10〜20μｍにも達する。従つてこの場合、前記
要求にこたえるためには、受光素子としてのPIN
接合ダイオードの１層は数十〜数百Ωcmの比抵抗
をもつことが必要とされている。
また、前記PIN接合ダイオードへの光入射によ
り生じた微少な光電流は、通常バイポーラトラン
ジスタ素子を有するバイポーラ集積回路によつて
増幅される。
り生じた微少な光電流は、通常バイポーラトラン
ジスタ素子を有するバイポーラ集積回路によつて
増幅される。
そして、このような受光用のPIN接合ダイオー
ドと光電流増幅のバイポーラトランジスタ素子と
を組合わせたモノリシツク半導体集積化の要望が
たかまつて来ている。
ドと光電流増幅のバイポーラトランジスタ素子と
を組合わせたモノリシツク半導体集積化の要望が
たかまつて来ている。
この場合、単純には、バイポーラ集積回路の製
造において一般に使用される高比抵抗（低不純物
濃度）のＮ型エピタキシヤル層をPIN接合ダイオ
ードの１層と共用することによつて集積化するこ
とが考えられる。
造において一般に使用される高比抵抗（低不純物
濃度）のＮ型エピタキシヤル層をPIN接合ダイオ
ードの１層と共用することによつて集積化するこ
とが考えられる。
しかしながら、このＮ型エピタキシヤル層の比
抵抗値は一般に数Ωcm以下であるので、前述の
PIN接合ダイオードのＩ層に要求される比抵抗値
とは大幅な差がある。従つて前記Ｎ型エピタキシ
ヤル層を前記Ｉ層と共用させることはできず、前
述の如き単純発想ではPIN接合ダイオードとバイ
ポーラ素子を共存させた半導体集積回路を得るの
は困難であつた。
抵抗値は一般に数Ωcm以下であるので、前述の
PIN接合ダイオードのＩ層に要求される比抵抗値
とは大幅な差がある。従つて前記Ｎ型エピタキシ
ヤル層を前記Ｉ層と共用させることはできず、前
述の如き単純発想ではPIN接合ダイオードとバイ
ポーラ素子を共存させた半導体集積回路を得るの
は困難であつた。
本発明の目的はこのような問題点を解決し、受
光用のPIN接合ダイオードと光電流増幅用のバイ
ポーラトランジスタ素子とを共存させた半導体集
積回路を提供するところにある。
光用のPIN接合ダイオードと光電流増幅用のバイ
ポーラトランジスタ素子とを共存させた半導体集
積回路を提供するところにある。
本発明の半導体集積回路は、第１導電型の半導
体基板と、この基板上に形成された第２導電型の
低不純物濃度の第１半導体層と、この第１半導体
層上に形成された第２導電型の低不純物濃度の第
２半導体層と、前記第２半導体層表面の一部から
前記半導体基板に達する深さに形成された第１導
電型の素子分離領域によつて相互に島状に分離さ
れた第１の素子領域部分及び第２の素子領域部分
とを具備し、前記第１素子領域部分が、前記基板
と第１半導体層との間に形成された第２導電型の
高不純物濃度のカソード用第１埋込み層と、第２
半導体層表面に形成された第１導電型のアノード
層とを有するPIN接合ダイオードを構成し、前記
第２素子領域部分が、第１半導体層と第２半導体
層との間に形成された第２導電型の高不純物濃度
のコレクタ用第２埋込み層と、この第２半導体層
と第２埋込み層との間に形成された第２導電型の
コレクタ層と、このコレクタ層内に形成された第
１導電型のベース層と、このベース層内に形成さ
れた第２導電型のエミツタ層とを有するバイポー
ラトランジスタ素子を構成していることを特徴と
する。
体基板と、この基板上に形成された第２導電型の
低不純物濃度の第１半導体層と、この第１半導体
層上に形成された第２導電型の低不純物濃度の第
２半導体層と、前記第２半導体層表面の一部から
前記半導体基板に達する深さに形成された第１導
電型の素子分離領域によつて相互に島状に分離さ
れた第１の素子領域部分及び第２の素子領域部分
とを具備し、前記第１素子領域部分が、前記基板
と第１半導体層との間に形成された第２導電型の
高不純物濃度のカソード用第１埋込み層と、第２
半導体層表面に形成された第１導電型のアノード
層とを有するPIN接合ダイオードを構成し、前記
第２素子領域部分が、第１半導体層と第２半導体
層との間に形成された第２導電型の高不純物濃度
のコレクタ用第２埋込み層と、この第２半導体層
と第２埋込み層との間に形成された第２導電型の
コレクタ層と、このコレクタ層内に形成された第
１導電型のベース層と、このベース層内に形成さ
れた第２導電型のエミツタ層とを有するバイポー
ラトランジスタ素子を構成していることを特徴と
する。
次に本発明の一実施例を図を参照して説明す
る。Ｐ型シリコンからなる半導体基板１上には、
比抵抗値数十〜数百Ωcm、厚さ10〜15μｍ程度の
Ｎ型の低不純物濃度の第１半導体層３が例えばエ
ピタキシヤル成長により形成されている。この第
１半導体層３はこのように高比抵抗値であるため
に真性に近い導電型という意味で、図中に記号ｉ
が示されている。この第１半導体層３上には、比
抵抗値数十〜数百Ωcm、厚さ５〜10μｍ程度の低
不純物濃度の第２半導体層５がエピタキシヤル成
長により形成されている。この第２半導体層５も
また真性に近い導電型という意味で図中に記号ｉ
が示されている。P+型の素子分離領域７−１及
び７−２はこの両領域をもつて第２半導体層５の
表面から基板１に達する深さに形成され、この分
離領域によつて、相互に島状に分離された第１素
子領域部分および第２素子領域部分が形成さ
れている。ここで前記素子分離領域７−１と７−
２との上・下２層にした理由は、分離拡散のため
の熱工程を短縮するところにある。前記第１素子
領域部分には受光用PIN接合ダイオードが形成
されており、この部分において、基板１と第１
半導体層３との間にこれらよりも高不純物濃度の
N+型のカソード用第１埋込み層２−１が形成さ
れている。また第２半導体層５の表面には、Ｐ型
拡散によるアノード層１０が形成され、このアノ
ード層１０にアノード端子が接続されている。
そして、第２半導体層５の一部表面から前記第１
埋込み層２−１に達するN+型の電極取出領域４
−２及び８−２が設けられ、この電極取出領域を
通じてカソード端子Ｙが第１埋込み層２−１と電
気的に接続されている。即ち、前記N+型第１埋
込み層とＰ型アノード層１０との間に介在する第
１半導体層３及び第２半導体層５の部分がPIN接
合ダイオードのＩ層として利用されている。
る。Ｐ型シリコンからなる半導体基板１上には、
比抵抗値数十〜数百Ωcm、厚さ10〜15μｍ程度の
Ｎ型の低不純物濃度の第１半導体層３が例えばエ
ピタキシヤル成長により形成されている。この第
１半導体層３はこのように高比抵抗値であるため
に真性に近い導電型という意味で、図中に記号ｉ
が示されている。この第１半導体層３上には、比
抵抗値数十〜数百Ωcm、厚さ５〜10μｍ程度の低
不純物濃度の第２半導体層５がエピタキシヤル成
長により形成されている。この第２半導体層５も
また真性に近い導電型という意味で図中に記号ｉ
が示されている。P+型の素子分離領域７−１及
び７−２はこの両領域をもつて第２半導体層５の
表面から基板１に達する深さに形成され、この分
離領域によつて、相互に島状に分離された第１素
子領域部分および第２素子領域部分が形成さ
れている。ここで前記素子分離領域７−１と７−
２との上・下２層にした理由は、分離拡散のため
の熱工程を短縮するところにある。前記第１素子
領域部分には受光用PIN接合ダイオードが形成
されており、この部分において、基板１と第１
半導体層３との間にこれらよりも高不純物濃度の
N+型のカソード用第１埋込み層２−１が形成さ
れている。また第２半導体層５の表面には、Ｐ型
拡散によるアノード層１０が形成され、このアノ
ード層１０にアノード端子が接続されている。
そして、第２半導体層５の一部表面から前記第１
埋込み層２−１に達するN+型の電極取出領域４
−２及び８−２が設けられ、この電極取出領域を
通じてカソード端子Ｙが第１埋込み層２−１と電
気的に接続されている。即ち、前記N+型第１埋
込み層とＰ型アノード層１０との間に介在する第
１半導体層３及び第２半導体層５の部分がPIN接
合ダイオードのＩ層として利用されている。
前記第２素子領域部分には光電流増幅用のバ
イポーラトランジスタ素子が形成されており、こ
の部分において基板１と第１半導体層３との間
にこれらよりも高不純物濃度のN+型のコレクタ
用第１埋込み層２−２が形成されている。また前
記第１半導体層３と第２半導体層５との間に形成
された高不純物濃度のN+型のコレクタ用第２埋
込層４−１は前記第１埋込み層２−２上に接する
ように設けられており、N+型のコレクタ電極取
出領域８−１を通じてコレクタ端子Ｃに接続され
ている。前記部分の第２半導体層５表面から第
２埋込み層４−１に達する位置にＮ型のコレクタ
層６が拡散により形成されている。このコレクタ
層６の表面にはＰ型拡散によるベース層９が形成
され、この層９はベース端子Ｂに接続されてい
る。
イポーラトランジスタ素子が形成されており、こ
の部分において基板１と第１半導体層３との間
にこれらよりも高不純物濃度のN+型のコレクタ
用第１埋込み層２−２が形成されている。また前
記第１半導体層３と第２半導体層５との間に形成
された高不純物濃度のN+型のコレクタ用第２埋
込層４−１は前記第１埋込み層２−２上に接する
ように設けられており、N+型のコレクタ電極取
出領域８−１を通じてコレクタ端子Ｃに接続され
ている。前記部分の第２半導体層５表面から第
２埋込み層４−１に達する位置にＮ型のコレクタ
層６が拡散により形成されている。このコレクタ
層６の表面にはＰ型拡散によるベース層９が形成
され、この層９はベース端子Ｂに接続されてい
る。
このベース層９の表面にはＮ型拡散によりエミ
ツタ層１１が形成され、この層１１にエミツタ端
子Ｅが接続されている。このようにして素子領域
部分にはNPN型バイポーラトランジスタ素子
が形成されており、この実施例においては、コレ
クタ用第１埋込み層２−２を備えているが、第２
埋込み層４−１自身、その抵抗値が充分小さく、
かつそこに侵入して来る光学的励起少数キヤリヤ
を吸収し、そのライフタイムを減少させることが
できれば、前記第１埋込み層２−２は必ずしも形
成しなくてもよい。
ツタ層１１が形成され、この層１１にエミツタ端
子Ｅが接続されている。このようにして素子領域
部分にはNPN型バイポーラトランジスタ素子
が形成されており、この実施例においては、コレ
クタ用第１埋込み層２−２を備えているが、第２
埋込み層４−１自身、その抵抗値が充分小さく、
かつそこに侵入して来る光学的励起少数キヤリヤ
を吸収し、そのライフタイムを減少させることが
できれば、前記第１埋込み層２−２は必ずしも形
成しなくてもよい。
このような実施例発明にあつては、素子領域部
分に存在するPIN接合ダイオードの層が高比
抵抗の第１半導体層３及び第２半導体層５の２層
構造によつて得られるために、その厚さが10〜15
μｍ程度に厚く形成されており、受光素子として
の高感度、高速応答性が容易に得られる。これに
対して、素子領域部分におけるバイポーラトラ
ンジスタ素子では、高比抵抗の第１半導体層３と
第２半導体層５との間に高不純物濃度のコレクタ
用第２埋込み層４−１が形成され、かつ第２半導
体層５の表面に不純物を導入して形成されたコレ
クタ層６が形成されているために、そのコレクタ
抵抗を充分に下げ通常のトランジスタ動作が得ら
れる。従つて、共通の半導体基板１上に、所望の
動作特性をもつ受光用PIN接合ダイオード及び光
増幅用のバイポーラトランジスタ素子とを共存さ
せたモノリシツク半導体集積回路が実現できた。
分に存在するPIN接合ダイオードの層が高比
抵抗の第１半導体層３及び第２半導体層５の２層
構造によつて得られるために、その厚さが10〜15
μｍ程度に厚く形成されており、受光素子として
の高感度、高速応答性が容易に得られる。これに
対して、素子領域部分におけるバイポーラトラ
ンジスタ素子では、高比抵抗の第１半導体層３と
第２半導体層５との間に高不純物濃度のコレクタ
用第２埋込み層４−１が形成され、かつ第２半導
体層５の表面に不純物を導入して形成されたコレ
クタ層６が形成されているために、そのコレクタ
抵抗を充分に下げ通常のトランジスタ動作が得ら
れる。従つて、共通の半導体基板１上に、所望の
動作特性をもつ受光用PIN接合ダイオード及び光
増幅用のバイポーラトランジスタ素子とを共存さ
せたモノリシツク半導体集積回路が実現できた。
次に上述した実施例に付け加えられる方が好ま
しい改善としては次のような事が考えられる。
しい改善としては次のような事が考えられる。
高比抵抗値（低不純物濃度）を有する第２半導
体層５の表面部分では表面反転層が形成されやす
く、リーク電流の原因になるので、その表面部分
の全域あるいは選択的な位置に反転防止用の浅い
Ｎ型不純物イオン注入領域を形成することが好ま
しい。またこのようなイオン注入領域形成の代り
に、前記N+型の電極取出領域８−２を、アノー
ド層１０をリング状に取り囲むように形成して、
前記リーク電流防止を図るようにしてもよい。
体層５の表面部分では表面反転層が形成されやす
く、リーク電流の原因になるので、その表面部分
の全域あるいは選択的な位置に反転防止用の浅い
Ｎ型不純物イオン注入領域を形成することが好ま
しい。またこのようなイオン注入領域形成の代り
に、前記N+型の電極取出領域８−２を、アノー
ド層１０をリング状に取り囲むように形成して、
前記リーク電流防止を図るようにしてもよい。
また、前記アノード層１０はPIN接合ダイオー
ドのＩ層を厚くするためにできるだけ浅くした方
がよい。
ドのＩ層を厚くするためにできるだけ浅くした方
がよい。
なお、第２埋込み層４−１と電極取出領域４−
２は同一の拡散によつて形成してもよいが、電極
取出領域４−２は埋込み層４−１とは別に、拡散
速度の速いリン等の不純物を用いて拡散すること
によつてPIN接合ダイオードのカソード側におけ
る直列抵抗をできるだけ下げるようにしてもよ
い。
２は同一の拡散によつて形成してもよいが、電極
取出領域４−２は埋込み層４−１とは別に、拡散
速度の速いリン等の不純物を用いて拡散すること
によつてPIN接合ダイオードのカソード側におけ
る直列抵抗をできるだけ下げるようにしてもよ
い。
このような本発明半導体集積回路においては、
高感度および高速応答性を有する受光用PIN接合
ダイオードと、このダイオードにより生じた光電
流を増幅するバイポーラトランジスタ素子とを共
存させてモノリシツク集積化した半導体集積回路
が実現される。
高感度および高速応答性を有する受光用PIN接合
ダイオードと、このダイオードにより生じた光電
流を増幅するバイポーラトランジスタ素子とを共
存させてモノリシツク集積化した半導体集積回路
が実現される。
図は本発明集積回路の一実施例を示す断面図で
ある。 １……半導体基板、３……第１半導体層、５…
…第２半導体層、７−１，７−２……素子分離領
域、……第１素子領域部分（PIN接合ダイオー
ド）、……第２素子領域部分（バイポーラトラ
ンジスタ素子）、２−１……カソード用第１埋込
み層、４−１……コレクタ用第２埋込み層、６…
…コレクタ層、９……ベース層、１０……アノー
ド層、１１……エミツタ層。
ある。 １……半導体基板、３……第１半導体層、５…
…第２半導体層、７−１，７−２……素子分離領
域、……第１素子領域部分（PIN接合ダイオー
ド）、……第２素子領域部分（バイポーラトラ
ンジスタ素子）、２−１……カソード用第１埋込
み層、４−１……コレクタ用第２埋込み層、６…
…コレクタ層、９……ベース層、１０……アノー
ド層、１１……エミツタ層。
Claims (1)
- １ 第１導電型の半導体基板と、この基板上に形
成された第２導電型の低不純物濃度の第１半導体
層と、この第１半導体層上に形成された第２導電
型の低不純物濃度の第２半導体層と、前記第２半
導体層表面の一部から前記半導体基板に達する深
さに形成された第１導電型の素子分離領域によつ
て相互に島状に分離された第１の素子領域部分及
び第２の素子領域部分とを具備し、前記第１素子
領域部分は、前記基板と第１半導体層との間に形
成された第２導電型の高不純物濃度のカソード用
第１埋込み層と、第２半導体層表面に形成された
第１導電型のアノード層とを有するPIN接合ダイ
オードを構成し、前記第２素子領域部分は、第１
半導体層と第２半導体層との間に形成された第２
導電型の高不純物濃度のコレクタ用第２埋込み層
と、この第２半導体層の表面から第２埋込み層に
達する位置に形成された第２導電型のコレクタ層
と、このコレクタ層内に形成された第１導電型の
ベース層と、このベース層内に形成された第２導
電型のエミツタ層とを有するバイポーラトランジ
スタ素子を構成していることを特徴とする半導体
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13490579A JPS5660054A (en) | 1979-10-19 | 1979-10-19 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13490579A JPS5660054A (en) | 1979-10-19 | 1979-10-19 | Semiconductor integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5660054A JPS5660054A (en) | 1981-05-23 |
| JPS6136713B2 true JPS6136713B2 (ja) | 1986-08-20 |
Family
ID=15139262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13490579A Granted JPS5660054A (en) | 1979-10-19 | 1979-10-19 | Semiconductor integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5660054A (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2568074B2 (ja) * | 1986-11-11 | 1996-12-25 | パイオニア株式会社 | 光センサ集積回路 |
| JP2793085B2 (ja) * | 1992-06-25 | 1998-09-03 | 三洋電機株式会社 | 光半導体装置とその製造方法 |
| JP3404848B2 (ja) * | 1993-12-21 | 2003-05-12 | ソニー株式会社 | 半導体装置 |
| JP2828244B2 (ja) * | 1995-09-26 | 1998-11-25 | シャープ株式会社 | 受光素子 |
| JP2002141419A (ja) * | 2000-11-06 | 2002-05-17 | Texas Instr Japan Ltd | 半導体装置 |
| JP4641104B2 (ja) * | 2001-02-05 | 2011-03-02 | 浜松ホトニクス株式会社 | 半導体光検出装置 |
| US7211829B2 (en) | 2004-03-01 | 2007-05-01 | Matsushita Electric Industrial Co., Ltd | Semiconductor photodetector device |
-
1979
- 1979-10-19 JP JP13490579A patent/JPS5660054A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5660054A (en) | 1981-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0467789B2 (ja) | ||
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| US3745424A (en) | Semiconductor photoelectric transducer | |
| JP2003224253A (ja) | 光半導体集積回路装置およびその製造方法 | |
| JPS6136713B2 (ja) | ||
| JPH1168146A (ja) | 受光素子を有する半導体装置とその製造方法 | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JPH0779154B2 (ja) | 回路内蔵受光素子 | |
| US3761326A (en) | Process for making an optimum high gain bandwidth phototransistor structure | |
| JP2568074B2 (ja) | 光センサ集積回路 | |
| JP2957837B2 (ja) | 受光素子および回路内蔵受光素子 | |
| JP4043246B2 (ja) | 光半導体集積回路装置 | |
| JPS5996781A (ja) | ホトダイオ−ド | |
| JP2501556B2 (ja) | 光センサおよびその製造方法 | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JPH0555538A (ja) | 半導体受光装置 | |
| KR100194991B1 (ko) | 광 반도체 장치 | |
| JP2670553B2 (ja) | 半導体受光・増幅装置 | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| JPH04242980A (ja) | 受光素子 | |
| JPH10284711A (ja) | ＢｉＣＭＯＳ内蔵受光半導体装置 | |
| JPH0513800A (ja) | 半導体装置 | |
| JP2557744B2 (ja) | 光半導体装置 | |
| JPS6243348B2 (ja) | ||
| JPH01205565A (ja) | 光半導体装置およびその製造方法 |