JP3553715B2 - 光半導体装置 - Google Patents
光半導体装置 Download PDFInfo
- Publication number
- JP3553715B2 JP3553715B2 JP33717095A JP33717095A JP3553715B2 JP 3553715 B2 JP3553715 B2 JP 3553715B2 JP 33717095 A JP33717095 A JP 33717095A JP 33717095 A JP33717095 A JP 33717095A JP 3553715 B2 JP3553715 B2 JP 3553715B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- layer
- photodiode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フォトダイオードと、該フォトダイオードからの信号を増幅するバイポーラトランジスタとを集積した光半導体装置に関する。
近年、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｋ）、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｋ）ＲＯＭ、ＭＤ（Ｍｉｎｉ Ｄｉｓｋ ）などの光検出部等に用いる検出素子として、フォトダイオードとその周辺回路を同一半導体基板上に集積化した光半導体装置の需要が高まってきている。
【０００２】
【従来の技術】
フォトダイオードとその周辺回路とを同一半導体基板に集積化した光半導体装置は、受光素子及び周辺回路を別個に形成してハイブリッドＩＣ化したものと異なり、小型軽量であるとともに、コストダウンが期待でき、また、外部電磁界による雑音に対して強いという利点を有している。
【０００３】
図１１は従来の光半導体装置のフォトダイオードとその周辺回路を示す回路図である。フォトダイオード（４１）のアノードは接地されており、カソードは抵抗（４３）を介して電源線（Ｖｃｃ）に接続されている。また、フォトダイオード（４１）と抵抗（４３）との接続点（Ｎ１ ）は、ＮＰＮトランジスタ（４２）のベースに接続されている。このトランジスタ（４２）のエミッタは接地に接続されており、コレクタは抵抗（４４）（４５）を介して電源線（Ｖｃｃ）に接続されている。そして、抵抗（４４）と抵抗（４５）との接続点（Ｎ２ ）は出力端子（４６）に接続されている。
【０００４】
このように構成された光半導体装置において、フォトダイオード（４１）の受光部に光が入射すると、光量に応じた電流がフォトダイオード（４１）に流れ、接続点（Ｎ１ ）の電圧が変化する。これにより、トランジスタ（４２）のエミッタ−コレクタ間には接続点（Ｎ１ ）の電圧の変化に応じた電流が流れ、その結果、フォトダイオード（４１）に入射した光量に応じた電気信号が出力端子（４６）から出力される。
【０００５】
図１２は、半導体基板に集積された上述の光半導体装置の主要部を示す断面図である。
Ｐ型半導体基板（５１）上にはＮ型エピタキシャル層（５３）が形成されている。このエピタキシャル層（５３）は、その表面に形成されたフィールド酸化膜（５８）により、フォトダイオード形成領域（７１）及びＮＰＮトランジスタ形成領域（７２）等の複数の素子形成領域に分割されている。また、フィールド酸化膜（５８）の下方には、Ｐ＋ 型の第１拡散層（５４）及び第２拡散層（５５）が積層して構成される素子分離領域（５７）が設けられており、この素子分離領域（５７）により、フォトダイオード形成領域（７１）及びＮＰＮトランジスタ形成領域（７２）等は、それぞれ他の素子領域と分離されている。
【０００６】
フォトダイオード形成領域（７１）においては、エピタキシャル層（５３）の表面にＮ＋ 型拡散領域（５９）が形成されている。
また、トランジスタ形成領域（７２）においては、基板（５１）とエピタキシャル層（５３）との間にＮ＋ 型埋め込み層（６１）が設けられている。そして、この埋め込み層（６１）上のエピタキシャル層（５３）表面にはＮ＋ 型コレクタコンタクト領域（６３）及びＰ型ベース領域（６４）が形成されている。また、ベース領域（６４）の表面にはＮ型エミッタ領域（６５）及びＰ＋ 型ベースコンタクト領域（６６）が相互に離隔して形成されている。
【０００７】
各素子領域のエピタキシャル層（５３）上には絶縁膜（６７）が形成されている。この絶縁膜（６７）のＮ＋ 型拡散領域（５９）、エミッタ領域（６５）、ベース領域（６６）及びコレクタコンタクト領域（６３）上にはコンタクトホールが開孔されている。そして、Ｎ＋ 型拡散領域（５９）上の電極（６９）とベースコンタクト領域（６６）上の電極（６９）とは、絶縁膜（６７）上に形成された配線（６８）を介して相互に電気的に接続されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の光半導体装置は、動作速度が遅いという欠点がある。すなわち、フォトダイオードの動作速度は印加電圧（バイアス電圧）に関係し、バイアス電圧が２〜３Ｖ以上の場合は十分な動作速度（応答速度）を得ることができるが、バイアス電圧が１Ｖ以下の場合は動作速度が著しく遅くなる。これは、バイアス電圧が低いと、フォトダイオードの空乏層の厚さが薄くなり、カソード・アノード間の寄生容量が大きくなって、この寄生容量によってフォトダイオードの高速応答性が阻害されるためである。また、空乏層の厚さが薄いと、空乏層外で生成するキャリア（以下、空乏層外生成キャリアという）の割合が多くなり、この空乏層外生成キャリアによる拡散電流によってもフォトダイオードの高速応答性が阻害される。
【０００９】
従来の光半導体装置においては、図１１のように、ＮＰＮトランジスタ（４２）のベース−エミッタ間にフォトダイオード（４１）が接続されているため、フォトダイオード（４１）のカソードに高いバイアス電圧を印加しようとしても、トランジスタ（４２）のベースとエミッタ間の順方向電圧に固定されてしまう。すなわち、従来の光半導体装置においては、フォトダイオード（４１）に印加するバイアス電圧は、トランジスタ（４２）のベース−エミッタ間の電圧、すなわち、約０．７Ｖ以下に規制されてしまい、フォトダイオードを高速で動作させることができない。
【００１０】
【課題を解決するための手段】
本発明は上記従来の欠点に鑑みて成されたもので、図１に例示するように、アノードが接地されたフォトダイオードと、このフォトダイオードのカソードと電源線との間に接続された抵抗と、ベースが前記フォトダイオードのカソードに接続され、エミッタが前記電源線に接続され、コレクタが出力端子に接続されたＰＮＰトランジスタとを有することを特徴とする光半導体装置や、
図２に例示するように、Ｐ型半導体基板と、このＰ型半導体基板上に形成された真性半導体層と、この真性半導体層上に形成された第２の真性半導体層またはＮ型エピタキシャル層と、この第２の真性半導体層またはエピタキシャル層及び前記第１の真性半導体層を少なくともフォトダイオード形成領域及びＰＮＰトランジスタ形成領域に分離する素子分離領域と、前記フォトダイオード形成領域の前記第２の真性半導体層またはエピタキシャル層表面に形成されたＮ型拡散領域と、前記ＰＮＰトランジスタ形成領域の前記第１の真性半導体層と前記第２の真性半導体層またはエピタキシャル層との間に設けられたＮ型埋め込み層と、この埋め込み層上に形成されたＰ型コレクタ領域と、このコレクタ領域上の前記第２の真性半導体層またはエピタキシャル層にＮ型不純物を導入して形成されたＮ型ベース領域と、このベース領域の表面に形成されたＰ型エミッタ領域と、前記Ｎ型拡散領域と前記ベース領域とを電気的に接続する配線とを有することを特徴とする光半導体装置により、フォトダイオードに高いバイアス電圧を印加することができて、フォトダイオードの動作速度を向上させることを目的とする。
【００１１】
【発明の実施の形態】
以下で、本発明の実施の形態に係る光半導体装置について、図面を参照しながら説明する。
図１は本発明の実施形態に係る光半導体装置を示す回路図である。フォトダイオード（１）のアノードは接地されており、カソードは抵抗（３）を介して電源線（Ｖｃｃ）に接続されている。また、フォトダイオード（１）と抵抗（３）との接続点（Ｎ１ ）は、縦型（Ｖａｒｔｉｃａｌ）ＰＮＰトランジスタ（２）のベースに接続されている。この縦型ＰＮＰトランジスタ（２）のエミッタは電源線（Ｖｃｃ）に接続されており、コレクタは抵抗（４）を介して接地に接続されている。また、コレクタと抵抗（４）との接続点（Ｎ２ ）は出力端子（５）に接続されている。
【００１２】
図２は、半導体基板上に本実施形態を実現した光半導体装置の主要部を示す断面図である。
Ｐ型半導体基板（１１）上には真性半導体（以下、Ｉ型半導体という）層（１２）が形成されており、このＩ型半導体層（１２）上にはＮ型エピタキシャル層（１３）が形成されている。ここではＮ型エピタキシャル層（１３）は、真性半導体層でも良く、この真性半導体層も含めてエピタキシャル層（１３）と総称する。これらのＩ型半導体層（１２）及びエピタキシャル層（１３）は、エピタキシャル層（１３）の表面に形成されたフィールド酸化膜（１８）により、フォトダイオード形成領域（３１）及び縦型ＰＮＰトランジスタ形成領域（３２）等の複数の素子領域に分割されている。また、フィールド酸化膜（１８）の下方には、Ｐ＋ 型の第１拡散層（１４）、第２拡散層（１５）及び第３拡散層（１６）が積層して構成される素子分離領域（１７）が設けられており、この素子分離領域（１７）により、フォトダイオード形成領域（３１）及び縦型ＰＮＰトランジスタ形成領域（３２）等はそれぞれ他の素子領域と分離されている。
【００１３】
フォトダイオード形成領域（３１）においては、エピタキシャル層（１３）の表面にＮ＋ 型拡散領域（１９）が形成されている。
一方、縦型ＰＮＰトランジスタ形成領域（３２）においては、Ｉ型半導体層（１２）とエピタキシャル層（１３）との間にＮ＋ 型埋め込み層（２１）が形成されている。そして、この埋め込み層（２１）の上側にはＰ＋ 型コレクタ領域（２２）が形成されている。また、このコレクタ領域（２２）上のエピタキシャル層（１３）には、リング状にＰ＋ 型コレクタコンタクト領域（２３）が形成されており、このコレクタコンタクト領域（２３）の内側にはＮ型ベース領域（２４）が形成されている。そして、このベース領域（２４）の表面には、Ｐ＋ 型エミッタ領域（２５）及びＮ＋ 型ベースコンタクト領域（２６）が相互に離隔して形成されている。
【００１４】
各素子領域のエピタキシャル層（１３）上には絶縁膜（２７）が形成されている。そして、この絶縁膜（２７）のＮ＋ 型拡散領域（１９）、エミッタ領域（２５）、ベースコンタクト領域（２６）及びコレクタコンタクト領域（２３）上にはコンタクトホールが開孔され、電極（２９）が形成されている。そして、Ｎ＋ 型拡散領域（１９）上の電極（２９）とベースコンタクト領域（２６）上の電極（２９）とは、絶縁膜（２７）上に形成された配線（２８）を介して相互に電気的に接続されている。つまりベースコンタクト領域（２６）からＮ＋型拡散領域（１９）のコンタクトまで配線（２８）が延在されている。
【００１５】
本実施形態においては、図１のように、フォトダイオード（１）のカソードがＰＮＰトランジスタ（２）のベースに接続されているので、フォトダイオード（１）のカソードに印加されるバイアス電圧は、（Ｖｃｃ−約０．７）Ｖとなる。すなわち、本実施形態においては、フォトダイオード（１）にバイアス電圧として２〜３Ｖ以上の比較的高い電圧を印加することができる。また、フォトダイオード（１）がＰＩＮ型であるので、カソードにバイアス電圧として例えば３Ｖ程度の電圧を印加すると、エピタキシャル層（１３）から基板（１１）に至る極めて厚い空乏層が形成される。これにより、フォトダイオード（１）のアノードとカソードとの間の寄生容量が著しく低減して、フォトダイオード（１）の動作速度が向上する。また、本実施形態においては、上述の如く空乏層が厚く形成されるので、フォトダイオード内で発生するキャリアのうち空乏層外生成キャリアの割合が少なくなり、その結果フォトダイオード（１）の動作速度が更に向上する。
【００１６】
ところで、本実施例では、トランジスタは縦および横のＰＮＰトランジスタが考えられるが、縦型の方がスイッチングスピードが速いため縦型を選ぶのが好ましい。つまり横型ＮＰＮトランジスタの場合は、動作速度の上限が２０ＭＨｚ程度であるので、フォトダイオードの動作速度が速くなると、トランジスタがフォトダイオードの動作速度に追従できなくなってしまう。一方、縦型ＰＮＰトランジスタの場合は６００ＭＨｚ以上の動作速度が得られるため、本形態のようにフォトダイオード（１）からの信号を増幅するトランジスタ（２）として縦型ＰＮＰトランジスタを使用することにより、フォトダイオード（１）からの高周波信号を確実に増幅することができる。
【００１７】
ここでＰＮＰトランジスタ形成領域（３２）に形成されているＮ＋型埋込み層（２１）は、半導体基板（１１）と第１の真性半導体層（１２）との間に設けても良い。この場合、図２のように埋込み層（２１）がコレクタ領域（２２）と重畳しないので、その分コレクタ領域が下方に広く拡散できるのでサチュレーションを向上できる。
【００１８】
以下、本実施形態の光半導体装置の製造方法について説明する。
まず、図３に示すように、Ｐ型半導体基板（１１）上に、第１拡散層（１４）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、その開口部を介して基板（１１）の表面に例えばボロン（Ｂ）等のＰ型不純物をドープする。その後、前記マスクを除去する。
【００１９】
次に、図４に示すように、基板（１）上に、周知の気相成長法によって、ノンドープ（Ｉ型）の半導体層（１２）を７〜１５μｍの厚さに形成する。このとき、基板（１１）の表面にドープされた不純物がＩ型半導体層（１２）に拡散して、第１拡散層（１４）が拡大する。
その後、Ｉ型半導体層（１２）の上に、Ｎ型埋め込み層（２１）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、該マスクを介してＩ型半導体層（１２）の表面にアンチモン（Ｓｂ）等のＮ型不純物をドープする。次いで、前記マスクを除去した後、Ｉ型半導体層（１２）上に、第２拡散層（１５）形成予定領域及びコレクタ領域（２２）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、該マスクを介して半導体層（１２）の表面にボロン等のＰ型不純物をドープする。その後、前記マスクを除去する。
【００２０】
次に、図５に示すように、周知の方法により、Ｉ型半導体層（１２）上にＮ型エピタキシャル層（１３）を４〜６μｍの厚さに形成する。このとき、Ｉ型半導体層（１２）の表面にドープされた不純物が上下方向に拡散する。
次いで、エピタキシャル層（１３）上に、第３拡散層（１６）形成予定領域及びコレクタコンタクト領域（２３）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、その開口部を介してエピタキシャル層（１３）の表面にボロン等のＰ型不純物をドープする。その後、前記マスクを除去する。
【００２１】
次に、熱処理を施して、図６に示すように、コレクタコンタクト領域（２３）をコレクタ領域（２２）に接続させるとともに、第３拡散層（１６）を第２拡散層（１５）に接続させる。その後、エピタキシャル層（１３）の表面のベース領域（２４）形成予定領域にＮ型不純物を導入する。
次に、通常のＬＯＣＯＳ（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法により、フィールド酸化膜（１８）を形成する。すなわち、図７に示すように、エピタキシャル層（１３）上の全面にシリコン窒化膜（２９）を形成し、フィールド酸化膜（１８）形成予定領域上のシリコン窒化膜（２９）を除去して、素子形成領域のエピタキシャル層（１３）上にのみシリコン窒化膜（２９）を残存させる。そして、図８に示すように、酸化性雰囲気内で例えば１０００℃の温度に加熱して、フィールド酸化膜（１８）を形成する。その後、エピタキシャル層（３）の表面の熱酸化膜及びシリコン窒化膜（２９）を除去する。
【００２２】
次に、図９に示すように、フォトダイオード形成領域（３１）及びトランジスタ形成領域（３２）のエピタキシャル層（１３）の表面上に絶縁膜（２７）を形成した後、全面にレジスト膜（図示せず）を形成し、エミッタ領域（２５）形成予定領域に対応する部分を開口する。そして、この開口部分を介してベース領域（２４）の表面にＰ型不純物を導入する。その後、前記レジスト膜（マスク）を除去する。
【００２３】
次に、全面にレジスト膜（３０）を形成し、Ｎ＋ 型拡散領域（１９）及びベースコンタクト領域（２６）に対応する部分を開口する。その後、この開口部を介してエピタキシャル層（１３）の表面にＮ型不純物を導入して、Ｎ＋ 型拡散領域（１９）及びベースコンタクト領域（２６）を形成する。その後、前記レジスト膜（マスク）を除去する。
【００２４】
次いで、図２に示すように、フォトエッチング法により絶縁膜（２７）にコンタクトホールを形成した後、全面に金属膜を形成し、この金属膜をパターニングすることにより配線（２８）を得る。このようにして、本実施形態の光半導体装置が完成する。
なお、上述の実施形態においては、フォトダイオードがＰＩＮ型の場合について説明したが、本発明は、図１２に示すように、ＰＮ接合を有するフォトダイオードに適用することもできる。この図１２に示す光半導体装置は、Ｉ型半導体層を有しないこと以外は基本的には図２に示す光半導体装置と同様の構造であるので、同一物には同一符号を付して、その詳しい説明は省略する。この光半導体装置においても、フォトダイオードの動作速度を向上させることができる。
【００２５】
【発明の効果】
以上説明したように本発明に係る光半導体装置によれば、フォトダイオードのカソードがＰＮＰトランジスタのベースに接続されているので、フォトダイオードに高いバイアス電圧を印加することができる。これにより、フォトダイオード内で空乏層が厚く形成され、フォトダイオードの高速応答性が向上するという効果を奏する。
【００２６】
またトランジスタを縦型ＰＮＰトランジスタとした場合は、前記フォトダイオードからの信号を縦型ＰＮＰトランジスタで増幅するので、フォトダイオードの応答性が向上しても、フォトダイオードからの高周波信号を確実に増幅することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る光半導体装置を示す回路図である。
【図２】本発明の実施形態に係る光半導体装置の構造を説明する断面図である。
【図３】本発明の実施形態に係る光半導体装置の製造方法を説明する第１の断面図である。
【図４】本発明の実施形態に係る光半導体装置の製造方法を説明する第２の断面図である。
【図５】本発明の実施形態に係る光半導体装置の製造方法を説明する第３の断面図である。
【図６】本発明の実施形態に係る光半導体装置の製造方法を説明する第４の断面図である。
【図７】本発明の実施形態に係る光半導体装置の製造方法を説明する第５の断面図である。
【図８】本発明の実施形態に係る光半導体装置の製造方法を説明する第６の断面図である。
【図９】本発明の実施形態に係る光半導体装置の製造方法を説明する第７の断面図である。
【図１０】本発明の光半導体装置の他の例を示す断面図である。
【図１１】従来の光半導体装置を示す回路図である。
【図１２】従来の光半導体装置の構造を説明する断面図である
【発明の属する技術分野】
本発明は、フォトダイオードと、該フォトダイオードからの信号を増幅するバイポーラトランジスタとを集積した光半導体装置に関する。
近年、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｉｄｅｏ Ｄｉｓｋ）、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｋ）ＲＯＭ、ＭＤ（Ｍｉｎｉ Ｄｉｓｋ ）などの光検出部等に用いる検出素子として、フォトダイオードとその周辺回路を同一半導体基板上に集積化した光半導体装置の需要が高まってきている。
【０００２】
【従来の技術】
フォトダイオードとその周辺回路とを同一半導体基板に集積化した光半導体装置は、受光素子及び周辺回路を別個に形成してハイブリッドＩＣ化したものと異なり、小型軽量であるとともに、コストダウンが期待でき、また、外部電磁界による雑音に対して強いという利点を有している。
【０００３】
図１１は従来の光半導体装置のフォトダイオードとその周辺回路を示す回路図である。フォトダイオード（４１）のアノードは接地されており、カソードは抵抗（４３）を介して電源線（Ｖｃｃ）に接続されている。また、フォトダイオード（４１）と抵抗（４３）との接続点（Ｎ１ ）は、ＮＰＮトランジスタ（４２）のベースに接続されている。このトランジスタ（４２）のエミッタは接地に接続されており、コレクタは抵抗（４４）（４５）を介して電源線（Ｖｃｃ）に接続されている。そして、抵抗（４４）と抵抗（４５）との接続点（Ｎ２ ）は出力端子（４６）に接続されている。
【０００４】
このように構成された光半導体装置において、フォトダイオード（４１）の受光部に光が入射すると、光量に応じた電流がフォトダイオード（４１）に流れ、接続点（Ｎ１ ）の電圧が変化する。これにより、トランジスタ（４２）のエミッタ−コレクタ間には接続点（Ｎ１ ）の電圧の変化に応じた電流が流れ、その結果、フォトダイオード（４１）に入射した光量に応じた電気信号が出力端子（４６）から出力される。
【０００５】
図１２は、半導体基板に集積された上述の光半導体装置の主要部を示す断面図である。
Ｐ型半導体基板（５１）上にはＮ型エピタキシャル層（５３）が形成されている。このエピタキシャル層（５３）は、その表面に形成されたフィールド酸化膜（５８）により、フォトダイオード形成領域（７１）及びＮＰＮトランジスタ形成領域（７２）等の複数の素子形成領域に分割されている。また、フィールド酸化膜（５８）の下方には、Ｐ＋ 型の第１拡散層（５４）及び第２拡散層（５５）が積層して構成される素子分離領域（５７）が設けられており、この素子分離領域（５７）により、フォトダイオード形成領域（７１）及びＮＰＮトランジスタ形成領域（７２）等は、それぞれ他の素子領域と分離されている。
【０００６】
フォトダイオード形成領域（７１）においては、エピタキシャル層（５３）の表面にＮ＋ 型拡散領域（５９）が形成されている。
また、トランジスタ形成領域（７２）においては、基板（５１）とエピタキシャル層（５３）との間にＮ＋ 型埋め込み層（６１）が設けられている。そして、この埋め込み層（６１）上のエピタキシャル層（５３）表面にはＮ＋ 型コレクタコンタクト領域（６３）及びＰ型ベース領域（６４）が形成されている。また、ベース領域（６４）の表面にはＮ型エミッタ領域（６５）及びＰ＋ 型ベースコンタクト領域（６６）が相互に離隔して形成されている。
【０００７】
各素子領域のエピタキシャル層（５３）上には絶縁膜（６７）が形成されている。この絶縁膜（６７）のＮ＋ 型拡散領域（５９）、エミッタ領域（６５）、ベース領域（６６）及びコレクタコンタクト領域（６３）上にはコンタクトホールが開孔されている。そして、Ｎ＋ 型拡散領域（５９）上の電極（６９）とベースコンタクト領域（６６）上の電極（６９）とは、絶縁膜（６７）上に形成された配線（６８）を介して相互に電気的に接続されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、上述した従来の光半導体装置は、動作速度が遅いという欠点がある。すなわち、フォトダイオードの動作速度は印加電圧（バイアス電圧）に関係し、バイアス電圧が２〜３Ｖ以上の場合は十分な動作速度（応答速度）を得ることができるが、バイアス電圧が１Ｖ以下の場合は動作速度が著しく遅くなる。これは、バイアス電圧が低いと、フォトダイオードの空乏層の厚さが薄くなり、カソード・アノード間の寄生容量が大きくなって、この寄生容量によってフォトダイオードの高速応答性が阻害されるためである。また、空乏層の厚さが薄いと、空乏層外で生成するキャリア（以下、空乏層外生成キャリアという）の割合が多くなり、この空乏層外生成キャリアによる拡散電流によってもフォトダイオードの高速応答性が阻害される。
【０００９】
従来の光半導体装置においては、図１１のように、ＮＰＮトランジスタ（４２）のベース−エミッタ間にフォトダイオード（４１）が接続されているため、フォトダイオード（４１）のカソードに高いバイアス電圧を印加しようとしても、トランジスタ（４２）のベースとエミッタ間の順方向電圧に固定されてしまう。すなわち、従来の光半導体装置においては、フォトダイオード（４１）に印加するバイアス電圧は、トランジスタ（４２）のベース−エミッタ間の電圧、すなわち、約０．７Ｖ以下に規制されてしまい、フォトダイオードを高速で動作させることができない。
【００１０】
【課題を解決するための手段】
本発明は上記従来の欠点に鑑みて成されたもので、図１に例示するように、アノードが接地されたフォトダイオードと、このフォトダイオードのカソードと電源線との間に接続された抵抗と、ベースが前記フォトダイオードのカソードに接続され、エミッタが前記電源線に接続され、コレクタが出力端子に接続されたＰＮＰトランジスタとを有することを特徴とする光半導体装置や、
図２に例示するように、Ｐ型半導体基板と、このＰ型半導体基板上に形成された真性半導体層と、この真性半導体層上に形成された第２の真性半導体層またはＮ型エピタキシャル層と、この第２の真性半導体層またはエピタキシャル層及び前記第１の真性半導体層を少なくともフォトダイオード形成領域及びＰＮＰトランジスタ形成領域に分離する素子分離領域と、前記フォトダイオード形成領域の前記第２の真性半導体層またはエピタキシャル層表面に形成されたＮ型拡散領域と、前記ＰＮＰトランジスタ形成領域の前記第１の真性半導体層と前記第２の真性半導体層またはエピタキシャル層との間に設けられたＮ型埋め込み層と、この埋め込み層上に形成されたＰ型コレクタ領域と、このコレクタ領域上の前記第２の真性半導体層またはエピタキシャル層にＮ型不純物を導入して形成されたＮ型ベース領域と、このベース領域の表面に形成されたＰ型エミッタ領域と、前記Ｎ型拡散領域と前記ベース領域とを電気的に接続する配線とを有することを特徴とする光半導体装置により、フォトダイオードに高いバイアス電圧を印加することができて、フォトダイオードの動作速度を向上させることを目的とする。
【００１１】
【発明の実施の形態】
以下で、本発明の実施の形態に係る光半導体装置について、図面を参照しながら説明する。
図１は本発明の実施形態に係る光半導体装置を示す回路図である。フォトダイオード（１）のアノードは接地されており、カソードは抵抗（３）を介して電源線（Ｖｃｃ）に接続されている。また、フォトダイオード（１）と抵抗（３）との接続点（Ｎ１ ）は、縦型（Ｖａｒｔｉｃａｌ）ＰＮＰトランジスタ（２）のベースに接続されている。この縦型ＰＮＰトランジスタ（２）のエミッタは電源線（Ｖｃｃ）に接続されており、コレクタは抵抗（４）を介して接地に接続されている。また、コレクタと抵抗（４）との接続点（Ｎ２ ）は出力端子（５）に接続されている。
【００１２】
図２は、半導体基板上に本実施形態を実現した光半導体装置の主要部を示す断面図である。
Ｐ型半導体基板（１１）上には真性半導体（以下、Ｉ型半導体という）層（１２）が形成されており、このＩ型半導体層（１２）上にはＮ型エピタキシャル層（１３）が形成されている。ここではＮ型エピタキシャル層（１３）は、真性半導体層でも良く、この真性半導体層も含めてエピタキシャル層（１３）と総称する。これらのＩ型半導体層（１２）及びエピタキシャル層（１３）は、エピタキシャル層（１３）の表面に形成されたフィールド酸化膜（１８）により、フォトダイオード形成領域（３１）及び縦型ＰＮＰトランジスタ形成領域（３２）等の複数の素子領域に分割されている。また、フィールド酸化膜（１８）の下方には、Ｐ＋ 型の第１拡散層（１４）、第２拡散層（１５）及び第３拡散層（１６）が積層して構成される素子分離領域（１７）が設けられており、この素子分離領域（１７）により、フォトダイオード形成領域（３１）及び縦型ＰＮＰトランジスタ形成領域（３２）等はそれぞれ他の素子領域と分離されている。
【００１３】
フォトダイオード形成領域（３１）においては、エピタキシャル層（１３）の表面にＮ＋ 型拡散領域（１９）が形成されている。
一方、縦型ＰＮＰトランジスタ形成領域（３２）においては、Ｉ型半導体層（１２）とエピタキシャル層（１３）との間にＮ＋ 型埋め込み層（２１）が形成されている。そして、この埋め込み層（２１）の上側にはＰ＋ 型コレクタ領域（２２）が形成されている。また、このコレクタ領域（２２）上のエピタキシャル層（１３）には、リング状にＰ＋ 型コレクタコンタクト領域（２３）が形成されており、このコレクタコンタクト領域（２３）の内側にはＮ型ベース領域（２４）が形成されている。そして、このベース領域（２４）の表面には、Ｐ＋ 型エミッタ領域（２５）及びＮ＋ 型ベースコンタクト領域（２６）が相互に離隔して形成されている。
【００１４】
各素子領域のエピタキシャル層（１３）上には絶縁膜（２７）が形成されている。そして、この絶縁膜（２７）のＮ＋ 型拡散領域（１９）、エミッタ領域（２５）、ベースコンタクト領域（２６）及びコレクタコンタクト領域（２３）上にはコンタクトホールが開孔され、電極（２９）が形成されている。そして、Ｎ＋ 型拡散領域（１９）上の電極（２９）とベースコンタクト領域（２６）上の電極（２９）とは、絶縁膜（２７）上に形成された配線（２８）を介して相互に電気的に接続されている。つまりベースコンタクト領域（２６）からＮ＋型拡散領域（１９）のコンタクトまで配線（２８）が延在されている。
【００１５】
本実施形態においては、図１のように、フォトダイオード（１）のカソードがＰＮＰトランジスタ（２）のベースに接続されているので、フォトダイオード（１）のカソードに印加されるバイアス電圧は、（Ｖｃｃ−約０．７）Ｖとなる。すなわち、本実施形態においては、フォトダイオード（１）にバイアス電圧として２〜３Ｖ以上の比較的高い電圧を印加することができる。また、フォトダイオード（１）がＰＩＮ型であるので、カソードにバイアス電圧として例えば３Ｖ程度の電圧を印加すると、エピタキシャル層（１３）から基板（１１）に至る極めて厚い空乏層が形成される。これにより、フォトダイオード（１）のアノードとカソードとの間の寄生容量が著しく低減して、フォトダイオード（１）の動作速度が向上する。また、本実施形態においては、上述の如く空乏層が厚く形成されるので、フォトダイオード内で発生するキャリアのうち空乏層外生成キャリアの割合が少なくなり、その結果フォトダイオード（１）の動作速度が更に向上する。
【００１６】
ところで、本実施例では、トランジスタは縦および横のＰＮＰトランジスタが考えられるが、縦型の方がスイッチングスピードが速いため縦型を選ぶのが好ましい。つまり横型ＮＰＮトランジスタの場合は、動作速度の上限が２０ＭＨｚ程度であるので、フォトダイオードの動作速度が速くなると、トランジスタがフォトダイオードの動作速度に追従できなくなってしまう。一方、縦型ＰＮＰトランジスタの場合は６００ＭＨｚ以上の動作速度が得られるため、本形態のようにフォトダイオード（１）からの信号を増幅するトランジスタ（２）として縦型ＰＮＰトランジスタを使用することにより、フォトダイオード（１）からの高周波信号を確実に増幅することができる。
【００１７】
ここでＰＮＰトランジスタ形成領域（３２）に形成されているＮ＋型埋込み層（２１）は、半導体基板（１１）と第１の真性半導体層（１２）との間に設けても良い。この場合、図２のように埋込み層（２１）がコレクタ領域（２２）と重畳しないので、その分コレクタ領域が下方に広く拡散できるのでサチュレーションを向上できる。
【００１８】
以下、本実施形態の光半導体装置の製造方法について説明する。
まず、図３に示すように、Ｐ型半導体基板（１１）上に、第１拡散層（１４）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、その開口部を介して基板（１１）の表面に例えばボロン（Ｂ）等のＰ型不純物をドープする。その後、前記マスクを除去する。
【００１９】
次に、図４に示すように、基板（１）上に、周知の気相成長法によって、ノンドープ（Ｉ型）の半導体層（１２）を７〜１５μｍの厚さに形成する。このとき、基板（１１）の表面にドープされた不純物がＩ型半導体層（１２）に拡散して、第１拡散層（１４）が拡大する。
その後、Ｉ型半導体層（１２）の上に、Ｎ型埋め込み層（２１）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、該マスクを介してＩ型半導体層（１２）の表面にアンチモン（Ｓｂ）等のＮ型不純物をドープする。次いで、前記マスクを除去した後、Ｉ型半導体層（１２）上に、第２拡散層（１５）形成予定領域及びコレクタ領域（２２）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、該マスクを介して半導体層（１２）の表面にボロン等のＰ型不純物をドープする。その後、前記マスクを除去する。
【００２０】
次に、図５に示すように、周知の方法により、Ｉ型半導体層（１２）上にＮ型エピタキシャル層（１３）を４〜６μｍの厚さに形成する。このとき、Ｉ型半導体層（１２）の表面にドープされた不純物が上下方向に拡散する。
次いで、エピタキシャル層（１３）上に、第３拡散層（１６）形成予定領域及びコレクタコンタクト領域（２３）形成予定領域に対応する部分が開口されたマスク（図示せず）を形成し、その開口部を介してエピタキシャル層（１３）の表面にボロン等のＰ型不純物をドープする。その後、前記マスクを除去する。
【００２１】
次に、熱処理を施して、図６に示すように、コレクタコンタクト領域（２３）をコレクタ領域（２２）に接続させるとともに、第３拡散層（１６）を第２拡散層（１５）に接続させる。その後、エピタキシャル層（１３）の表面のベース領域（２４）形成予定領域にＮ型不純物を導入する。
次に、通常のＬＯＣＯＳ（Ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）法により、フィールド酸化膜（１８）を形成する。すなわち、図７に示すように、エピタキシャル層（１３）上の全面にシリコン窒化膜（２９）を形成し、フィールド酸化膜（１８）形成予定領域上のシリコン窒化膜（２９）を除去して、素子形成領域のエピタキシャル層（１３）上にのみシリコン窒化膜（２９）を残存させる。そして、図８に示すように、酸化性雰囲気内で例えば１０００℃の温度に加熱して、フィールド酸化膜（１８）を形成する。その後、エピタキシャル層（３）の表面の熱酸化膜及びシリコン窒化膜（２９）を除去する。
【００２２】
次に、図９に示すように、フォトダイオード形成領域（３１）及びトランジスタ形成領域（３２）のエピタキシャル層（１３）の表面上に絶縁膜（２７）を形成した後、全面にレジスト膜（図示せず）を形成し、エミッタ領域（２５）形成予定領域に対応する部分を開口する。そして、この開口部分を介してベース領域（２４）の表面にＰ型不純物を導入する。その後、前記レジスト膜（マスク）を除去する。
【００２３】
次に、全面にレジスト膜（３０）を形成し、Ｎ＋ 型拡散領域（１９）及びベースコンタクト領域（２６）に対応する部分を開口する。その後、この開口部を介してエピタキシャル層（１３）の表面にＮ型不純物を導入して、Ｎ＋ 型拡散領域（１９）及びベースコンタクト領域（２６）を形成する。その後、前記レジスト膜（マスク）を除去する。
【００２４】
次いで、図２に示すように、フォトエッチング法により絶縁膜（２７）にコンタクトホールを形成した後、全面に金属膜を形成し、この金属膜をパターニングすることにより配線（２８）を得る。このようにして、本実施形態の光半導体装置が完成する。
なお、上述の実施形態においては、フォトダイオードがＰＩＮ型の場合について説明したが、本発明は、図１２に示すように、ＰＮ接合を有するフォトダイオードに適用することもできる。この図１２に示す光半導体装置は、Ｉ型半導体層を有しないこと以外は基本的には図２に示す光半導体装置と同様の構造であるので、同一物には同一符号を付して、その詳しい説明は省略する。この光半導体装置においても、フォトダイオードの動作速度を向上させることができる。
【００２５】
【発明の効果】
以上説明したように本発明に係る光半導体装置によれば、フォトダイオードのカソードがＰＮＰトランジスタのベースに接続されているので、フォトダイオードに高いバイアス電圧を印加することができる。これにより、フォトダイオード内で空乏層が厚く形成され、フォトダイオードの高速応答性が向上するという効果を奏する。
【００２６】
またトランジスタを縦型ＰＮＰトランジスタとした場合は、前記フォトダイオードからの信号を縦型ＰＮＰトランジスタで増幅するので、フォトダイオードの応答性が向上しても、フォトダイオードからの高周波信号を確実に増幅することができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る光半導体装置を示す回路図である。
【図２】本発明の実施形態に係る光半導体装置の構造を説明する断面図である。
【図３】本発明の実施形態に係る光半導体装置の製造方法を説明する第１の断面図である。
【図４】本発明の実施形態に係る光半導体装置の製造方法を説明する第２の断面図である。
【図５】本発明の実施形態に係る光半導体装置の製造方法を説明する第３の断面図である。
【図６】本発明の実施形態に係る光半導体装置の製造方法を説明する第４の断面図である。
【図７】本発明の実施形態に係る光半導体装置の製造方法を説明する第５の断面図である。
【図８】本発明の実施形態に係る光半導体装置の製造方法を説明する第６の断面図である。
【図９】本発明の実施形態に係る光半導体装置の製造方法を説明する第７の断面図である。
【図１０】本発明の光半導体装置の他の例を示す断面図である。
【図１１】従来の光半導体装置を示す回路図である。
【図１２】従来の光半導体装置の構造を説明する断面図である
Claims (2)
- Ｐ型半導体基板と、
前記Ｐ型半導体基板上に形成された第１の真性半導体層と、
前記第１の真性半導体層上に形成された第２の真性半導体層またはＮ型エピタキシャル層と、
前記第２の真性半導体層またはエピタキシャル層及び前記第１の真性半導体層を少なくともフォトダイオード形成領域及びＰＮＰトランジスタ形成領域に分離する素子分離領域と、
前記フォトダイオード形成領域の前記第２の真性半導体層またはエピタキシャル層表面に形成されたＮ型拡散領域と、
前記ＰＮＰトランジスタ形成領域の前記第１の真性半導体層と前記第２の真性半導体層またはエピタキシャル層との間に設けられたＮ型埋め込み層と、
前記埋め込み層上に形成されたＰ型コレクタ領域と、
前記コレクタ領域上の前記第２の真性半導体層またはエピタキシャル層に形成されたＮ型ベース領域と、
前記ベース領域に形成されたＰ型エミッタ領域と、
前記Ｎ型拡散領域と前記ベース領域とを電気的に接続する配線とを有することを特徴とする光半導体装置。 - Ｐ型半導体基板と、
前記Ｐ型半導体基板上に形成された第１の真性半導体層と、
前記第１の真性半導体層上に形成された第２の真性半導体層またはＮ型エピタキシャル層と、
前記第２の真性半導体層またはエピタキシャル層及び前記第１の真性半導体層を少なくともフォトダイオード形成領域及びＰＮＰトランジスタ形成領域に分離する素子分離領域と、
前記フォトダイオード形成領域の前記第２の真性半導体層またはエピタキシャル層表面に形成されたＮ型拡散領域と、
前記ＰＮＰトランジスタ形成領域の前記Ｐ型半導体基板と前記第１の真性半導体層との間に設けられたＮ型埋め込み層と、
前記埋め込み層上に形成されたＰ型コレクタ領域と、
前記コレクタ領域上の前記第２の真性半導体層またはエピタキシャル層に形成されたＮ型ベース領域と、
前記ベース領域に形成されたＰ型エミッタ領域と、
前記Ｎ型拡散領域と前記ベース領域とを電気的に接続する配線とを有することを特徴とする光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33717095A JP3553715B2 (ja) | 1995-12-25 | 1995-12-25 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33717095A JP3553715B2 (ja) | 1995-12-25 | 1995-12-25 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09181286A JPH09181286A (ja) | 1997-07-11 |
| JP3553715B2 true JP3553715B2 (ja) | 2004-08-11 |
Family
ID=18306108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33717095A Expired - Fee Related JP3553715B2 (ja) | 1995-12-25 | 1995-12-25 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3553715B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003258216A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
-
1995
- 1995-12-25 JP JP33717095A patent/JP3553715B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09181286A (ja) | 1997-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2793085B2 (ja) | 光半導体装置とその製造方法 | |
| US6700144B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPS61154063A (ja) | 光半導体装置およびその製造方法 | |
| KR100385306B1 (ko) | 반도체수광소자및반도체장치와그들의제작방법 | |
| JP2003224253A (ja) | 光半導体集積回路装置およびその製造方法 | |
| JPH1145988A (ja) | ＢｉＣＭＯＳ内蔵受光半導体装置 | |
| JP3122118B2 (ja) | 半導体装置 | |
| JP3918220B2 (ja) | 半導体装置及びその製造方法 | |
| US6380602B1 (en) | Semiconductor device | |
| JP3553715B2 (ja) | 光半導体装置 | |
| JPH1168146A (ja) | 受光素子を有する半導体装置とその製造方法 | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JP3208307B2 (ja) | 光半導体装置 | |
| JP2000260786A (ja) | 半導体装置 | |
| JPWO2002056381A1 (ja) | 半導体装置及びその製造方法 | |
| JPS6136713B2 (ja) | ||
| JP4043246B2 (ja) | 光半導体集積回路装置 | |
| KR100194991B1 (ko) | 광 반도체 장치 | |
| JPH10233525A (ja) | アバランシェフォトダイオード | |
| JPH04151874A (ja) | 半導体装置 | |
| JP2657119B2 (ja) | 光半導体装置 | |
| JP4162412B2 (ja) | 光半導体集積回路装置 | |
| JP3439149B2 (ja) | 半導体装置 | |
| JPH0918050A (ja) | 光半導体装置とその製造方法 | |
| JPH05198788A (ja) | 回路内蔵受光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040330 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |