JP3553715B2 - 光半導体装置 - Google Patents
光半導体装置 Download PDFInfo
- Publication number
- JP3553715B2 JP3553715B2 JP33717095A JP33717095A JP3553715B2 JP 3553715 B2 JP3553715 B2 JP 3553715B2 JP 33717095 A JP33717095 A JP 33717095A JP 33717095 A JP33717095 A JP 33717095A JP 3553715 B2 JP3553715 B2 JP 3553715B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- layer
- photodiode
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の属する技術分野】
本発明は、フォトダイオードと、該フォトダイオードからの信号を増幅するバイポーラトランジスタとを集積した光半導体装置に関する。
近年、DVD(Digital Video Disk)、CD(Compact Disk)ROM、MD(Mini Disk )などの光検出部等に用いる検出素子として、フォトダイオードとその周辺回路を同一半導体基板上に集積化した光半導体装置の需要が高まってきている。
【0002】
【従来の技術】
フォトダイオードとその周辺回路とを同一半導体基板に集積化した光半導体装置は、受光素子及び周辺回路を別個に形成してハイブリッドIC化したものと異なり、小型軽量であるとともに、コストダウンが期待でき、また、外部電磁界による雑音に対して強いという利点を有している。
【0003】
図11は従来の光半導体装置のフォトダイオードとその周辺回路を示す回路図である。フォトダイオード(41)のアノードは接地されており、カソードは抵抗(43)を介して電源線(Vcc)に接続されている。また、フォトダイオード(41)と抵抗(43)との接続点(N1 )は、NPNトランジスタ(42)のベースに接続されている。このトランジスタ(42)のエミッタは接地に接続されており、コレクタは抵抗(44)(45)を介して電源線(Vcc)に接続されている。そして、抵抗(44)と抵抗(45)との接続点(N2 )は出力端子(46)に接続されている。
【0004】
このように構成された光半導体装置において、フォトダイオード(41)の受光部に光が入射すると、光量に応じた電流がフォトダイオード(41)に流れ、接続点(N1 )の電圧が変化する。これにより、トランジスタ(42)のエミッタ−コレクタ間には接続点(N1 )の電圧の変化に応じた電流が流れ、その結果、フォトダイオード(41)に入射した光量に応じた電気信号が出力端子(46)から出力される。
【0005】
図12は、半導体基板に集積された上述の光半導体装置の主要部を示す断面図である。
P型半導体基板(51)上にはN型エピタキシャル層(53)が形成されている。このエピタキシャル層(53)は、その表面に形成されたフィールド酸化膜(58)により、フォトダイオード形成領域(71)及びNPNトランジスタ形成領域(72)等の複数の素子形成領域に分割されている。また、フィールド酸化膜(58)の下方には、P+ 型の第1拡散層(54)及び第2拡散層(55)が積層して構成される素子分離領域(57)が設けられており、この素子分離領域(57)により、フォトダイオード形成領域(71)及びNPNトランジスタ形成領域(72)等は、それぞれ他の素子領域と分離されている。
【0006】
フォトダイオード形成領域(71)においては、エピタキシャル層(53)の表面にN+ 型拡散領域(59)が形成されている。
また、トランジスタ形成領域(72)においては、基板(51)とエピタキシャル層(53)との間にN+ 型埋め込み層(61)が設けられている。そして、この埋め込み層(61)上のエピタキシャル層(53)表面にはN+ 型コレクタコンタクト領域(63)及びP型ベース領域(64)が形成されている。また、ベース領域(64)の表面にはN型エミッタ領域(65)及びP+ 型ベースコンタクト領域(66)が相互に離隔して形成されている。
【0007】
各素子領域のエピタキシャル層(53)上には絶縁膜(67)が形成されている。この絶縁膜(67)のN+ 型拡散領域(59)、エミッタ領域(65)、ベース領域(66)及びコレクタコンタクト領域(63)上にはコンタクトホールが開孔されている。そして、N+ 型拡散領域(59)上の電極(69)とベースコンタクト領域(66)上の電極(69)とは、絶縁膜(67)上に形成された配線(68)を介して相互に電気的に接続されている。
【0008】
【発明が解決しようとする課題】
しかしながら、上述した従来の光半導体装置は、動作速度が遅いという欠点がある。すなわち、フォトダイオードの動作速度は印加電圧(バイアス電圧)に関係し、バイアス電圧が2〜3V以上の場合は十分な動作速度(応答速度)を得ることができるが、バイアス電圧が1V以下の場合は動作速度が著しく遅くなる。これは、バイアス電圧が低いと、フォトダイオードの空乏層の厚さが薄くなり、カソード・アノード間の寄生容量が大きくなって、この寄生容量によってフォトダイオードの高速応答性が阻害されるためである。また、空乏層の厚さが薄いと、空乏層外で生成するキャリア(以下、空乏層外生成キャリアという)の割合が多くなり、この空乏層外生成キャリアによる拡散電流によってもフォトダイオードの高速応答性が阻害される。
【0009】
従来の光半導体装置においては、図11のように、NPNトランジスタ(42)のベース−エミッタ間にフォトダイオード(41)が接続されているため、フォトダイオード(41)のカソードに高いバイアス電圧を印加しようとしても、トランジスタ(42)のベースとエミッタ間の順方向電圧に固定されてしまう。すなわち、従来の光半導体装置においては、フォトダイオード(41)に印加するバイアス電圧は、トランジスタ(42)のベース−エミッタ間の電圧、すなわち、約0.7V以下に規制されてしまい、フォトダイオードを高速で動作させることができない。
【0010】
【課題を解決するための手段】
本発明は上記従来の欠点に鑑みて成されたもので、図1に例示するように、アノードが接地されたフォトダイオードと、このフォトダイオードのカソードと電源線との間に接続された抵抗と、ベースが前記フォトダイオードのカソードに接続され、エミッタが前記電源線に接続され、コレクタが出力端子に接続されたPNPトランジスタとを有することを特徴とする光半導体装置や、
図2に例示するように、P型半導体基板と、このP型半導体基板上に形成された真性半導体層と、この真性半導体層上に形成された第2の真性半導体層またはN型エピタキシャル層と、この第2の真性半導体層またはエピタキシャル層及び前記第1の真性半導体層を少なくともフォトダイオード形成領域及びPNPトランジスタ形成領域に分離する素子分離領域と、前記フォトダイオード形成領域の前記第2の真性半導体層またはエピタキシャル層表面に形成されたN型拡散領域と、前記PNPトランジスタ形成領域の前記第1の真性半導体層と前記第2の真性半導体層またはエピタキシャル層との間に設けられたN型埋め込み層と、この埋め込み層上に形成されたP型コレクタ領域と、このコレクタ領域上の前記第2の真性半導体層またはエピタキシャル層にN型不純物を導入して形成されたN型ベース領域と、このベース領域の表面に形成されたP型エミッタ領域と、前記N型拡散領域と前記ベース領域とを電気的に接続する配線とを有することを特徴とする光半導体装置により、フォトダイオードに高いバイアス電圧を印加することができて、フォトダイオードの動作速度を向上させることを目的とする。
【0011】
【発明の実施の形態】
以下で、本発明の実施の形態に係る光半導体装置について、図面を参照しながら説明する。
図1は本発明の実施形態に係る光半導体装置を示す回路図である。フォトダイオード(1)のアノードは接地されており、カソードは抵抗(3)を介して電源線(Vcc)に接続されている。また、フォトダイオード(1)と抵抗(3)との接続点(N1 )は、縦型(Vartical)PNPトランジスタ(2)のベースに接続されている。この縦型PNPトランジスタ(2)のエミッタは電源線(Vcc)に接続されており、コレクタは抵抗(4)を介して接地に接続されている。また、コレクタと抵抗(4)との接続点(N2 )は出力端子(5)に接続されている。
【0012】
図2は、半導体基板上に本実施形態を実現した光半導体装置の主要部を示す断面図である。
P型半導体基板(11)上には真性半導体(以下、I型半導体という)層(12)が形成されており、このI型半導体層(12)上にはN型エピタキシャル層(13)が形成されている。ここではN型エピタキシャル層(13)は、真性半導体層でも良く、この真性半導体層も含めてエピタキシャル層(13)と総称する。これらのI型半導体層(12)及びエピタキシャル層(13)は、エピタキシャル層(13)の表面に形成されたフィールド酸化膜(18)により、フォトダイオード形成領域(31)及び縦型PNPトランジスタ形成領域(32)等の複数の素子領域に分割されている。また、フィールド酸化膜(18)の下方には、P+ 型の第1拡散層(14)、第2拡散層(15)及び第3拡散層(16)が積層して構成される素子分離領域(17)が設けられており、この素子分離領域(17)により、フォトダイオード形成領域(31)及び縦型PNPトランジスタ形成領域(32)等はそれぞれ他の素子領域と分離されている。
【0013】
フォトダイオード形成領域(31)においては、エピタキシャル層(13)の表面にN+ 型拡散領域(19)が形成されている。
一方、縦型PNPトランジスタ形成領域(32)においては、I型半導体層(12)とエピタキシャル層(13)との間にN+ 型埋め込み層(21)が形成されている。そして、この埋め込み層(21)の上側にはP+ 型コレクタ領域(22)が形成されている。また、このコレクタ領域(22)上のエピタキシャル層(13)には、リング状にP+ 型コレクタコンタクト領域(23)が形成されており、このコレクタコンタクト領域(23)の内側にはN型ベース領域(24)が形成されている。そして、このベース領域(24)の表面には、P+ 型エミッタ領域(25)及びN+ 型ベースコンタクト領域(26)が相互に離隔して形成されている。
【0014】
各素子領域のエピタキシャル層(13)上には絶縁膜(27)が形成されている。そして、この絶縁膜(27)のN+ 型拡散領域(19)、エミッタ領域(25)、ベースコンタクト領域(26)及びコレクタコンタクト領域(23)上にはコンタクトホールが開孔され、電極(29)が形成されている。そして、N+ 型拡散領域(19)上の電極(29)とベースコンタクト領域(26)上の電極(29)とは、絶縁膜(27)上に形成された配線(28)を介して相互に電気的に接続されている。つまりベースコンタクト領域(26)からN+型拡散領域(19)のコンタクトまで配線(28)が延在されている。
【0015】
本実施形態においては、図1のように、フォトダイオード(1)のカソードがPNPトランジスタ(2)のベースに接続されているので、フォトダイオード(1)のカソードに印加されるバイアス電圧は、(Vcc−約0.7)Vとなる。すなわち、本実施形態においては、フォトダイオード(1)にバイアス電圧として2〜3V以上の比較的高い電圧を印加することができる。また、フォトダイオード(1)がPIN型であるので、カソードにバイアス電圧として例えば3V程度の電圧を印加すると、エピタキシャル層(13)から基板(11)に至る極めて厚い空乏層が形成される。これにより、フォトダイオード(1)のアノードとカソードとの間の寄生容量が著しく低減して、フォトダイオード(1)の動作速度が向上する。また、本実施形態においては、上述の如く空乏層が厚く形成されるので、フォトダイオード内で発生するキャリアのうち空乏層外生成キャリアの割合が少なくなり、その結果フォトダイオード(1)の動作速度が更に向上する。
【0016】
ところで、本実施例では、トランジスタは縦および横のPNPトランジスタが考えられるが、縦型の方がスイッチングスピードが速いため縦型を選ぶのが好ましい。つまり横型NPNトランジスタの場合は、動作速度の上限が20MHz程度であるので、フォトダイオードの動作速度が速くなると、トランジスタがフォトダイオードの動作速度に追従できなくなってしまう。一方、縦型PNPトランジスタの場合は600MHz以上の動作速度が得られるため、本形態のようにフォトダイオード(1)からの信号を増幅するトランジスタ(2)として縦型PNPトランジスタを使用することにより、フォトダイオード(1)からの高周波信号を確実に増幅することができる。
【0017】
ここでPNPトランジスタ形成領域(32)に形成されているN+型埋込み層(21)は、半導体基板(11)と第1の真性半導体層(12)との間に設けても良い。この場合、図2のように埋込み層(21)がコレクタ領域(22)と重畳しないので、その分コレクタ領域が下方に広く拡散できるのでサチュレーションを向上できる。
【0018】
以下、本実施形態の光半導体装置の製造方法について説明する。
まず、図3に示すように、P型半導体基板(11)上に、第1拡散層(14)形成予定領域に対応する部分が開口されたマスク(図示せず)を形成し、その開口部を介して基板(11)の表面に例えばボロン(B)等のP型不純物をドープする。その後、前記マスクを除去する。
【0019】
次に、図4に示すように、基板(1)上に、周知の気相成長法によって、ノンドープ(I型)の半導体層(12)を7〜15μmの厚さに形成する。このとき、基板(11)の表面にドープされた不純物がI型半導体層(12)に拡散して、第1拡散層(14)が拡大する。
その後、I型半導体層(12)の上に、N型埋め込み層(21)形成予定領域に対応する部分が開口されたマスク(図示せず)を形成し、該マスクを介してI型半導体層(12)の表面にアンチモン(Sb)等のN型不純物をドープする。次いで、前記マスクを除去した後、I型半導体層(12)上に、第2拡散層(15)形成予定領域及びコレクタ領域(22)形成予定領域に対応する部分が開口されたマスク(図示せず)を形成し、該マスクを介して半導体層(12)の表面にボロン等のP型不純物をドープする。その後、前記マスクを除去する。
【0020】
次に、図5に示すように、周知の方法により、I型半導体層(12)上にN型エピタキシャル層(13)を4〜6μmの厚さに形成する。このとき、I型半導体層(12)の表面にドープされた不純物が上下方向に拡散する。
次いで、エピタキシャル層(13)上に、第3拡散層(16)形成予定領域及びコレクタコンタクト領域(23)形成予定領域に対応する部分が開口されたマスク(図示せず)を形成し、その開口部を介してエピタキシャル層(13)の表面にボロン等のP型不純物をドープする。その後、前記マスクを除去する。
【0021】
次に、熱処理を施して、図6に示すように、コレクタコンタクト領域(23)をコレクタ領域(22)に接続させるとともに、第3拡散層(16)を第2拡散層(15)に接続させる。その後、エピタキシャル層(13)の表面のベース領域(24)形成予定領域にN型不純物を導入する。
次に、通常のLOCOS(Local oxidation of silicon)法により、フィールド酸化膜(18)を形成する。すなわち、図7に示すように、エピタキシャル層(13)上の全面にシリコン窒化膜(29)を形成し、フィールド酸化膜(18)形成予定領域上のシリコン窒化膜(29)を除去して、素子形成領域のエピタキシャル層(13)上にのみシリコン窒化膜(29)を残存させる。そして、図8に示すように、酸化性雰囲気内で例えば1000℃の温度に加熱して、フィールド酸化膜(18)を形成する。その後、エピタキシャル層(3)の表面の熱酸化膜及びシリコン窒化膜(29)を除去する。
【0022】
次に、図9に示すように、フォトダイオード形成領域(31)及びトランジスタ形成領域(32)のエピタキシャル層(13)の表面上に絶縁膜(27)を形成した後、全面にレジスト膜(図示せず)を形成し、エミッタ領域(25)形成予定領域に対応する部分を開口する。そして、この開口部分を介してベース領域(24)の表面にP型不純物を導入する。その後、前記レジスト膜(マスク)を除去する。
【0023】
次に、全面にレジスト膜(30)を形成し、N+ 型拡散領域(19)及びベースコンタクト領域(26)に対応する部分を開口する。その後、この開口部を介してエピタキシャル層(13)の表面にN型不純物を導入して、N+ 型拡散領域(19)及びベースコンタクト領域(26)を形成する。その後、前記レジスト膜(マスク)を除去する。
【0024】
次いで、図2に示すように、フォトエッチング法により絶縁膜(27)にコンタクトホールを形成した後、全面に金属膜を形成し、この金属膜をパターニングすることにより配線(28)を得る。このようにして、本実施形態の光半導体装置が完成する。
なお、上述の実施形態においては、フォトダイオードがPIN型の場合について説明したが、本発明は、図12に示すように、PN接合を有するフォトダイオードに適用することもできる。この図12に示す光半導体装置は、I型半導体層を有しないこと以外は基本的には図2に示す光半導体装置と同様の構造であるので、同一物には同一符号を付して、その詳しい説明は省略する。この光半導体装置においても、フォトダイオードの動作速度を向上させることができる。
【0025】
【発明の効果】
以上説明したように本発明に係る光半導体装置によれば、フォトダイオードのカソードがPNPトランジスタのベースに接続されているので、フォトダイオードに高いバイアス電圧を印加することができる。これにより、フォトダイオード内で空乏層が厚く形成され、フォトダイオードの高速応答性が向上するという効果を奏する。
【0026】
またトランジスタを縦型PNPトランジスタとした場合は、前記フォトダイオードからの信号を縦型PNPトランジスタで増幅するので、フォトダイオードの応答性が向上しても、フォトダイオードからの高周波信号を確実に増幅することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る光半導体装置を示す回路図である。
【図2】本発明の実施形態に係る光半導体装置の構造を説明する断面図である。
【図3】本発明の実施形態に係る光半導体装置の製造方法を説明する第1の断面図である。
【図4】本発明の実施形態に係る光半導体装置の製造方法を説明する第2の断面図である。
【図5】本発明の実施形態に係る光半導体装置の製造方法を説明する第3の断面図である。
【図6】本発明の実施形態に係る光半導体装置の製造方法を説明する第4の断面図である。
【図7】本発明の実施形態に係る光半導体装置の製造方法を説明する第5の断面図である。
【図8】本発明の実施形態に係る光半導体装置の製造方法を説明する第6の断面図である。
【図9】本発明の実施形態に係る光半導体装置の製造方法を説明する第7の断面図である。
【図10】本発明の光半導体装置の他の例を示す断面図である。
【図11】従来の光半導体装置を示す回路図である。
【図12】従来の光半導体装置の構造を説明する断面図である
Claims (2)
- P型半導体基板と、
前記P型半導体基板上に形成された第1の真性半導体層と、
前記第1の真性半導体層上に形成された第2の真性半導体層またはN型エピタキシャル層と、
前記第2の真性半導体層またはエピタキシャル層及び前記第1の真性半導体層を少なくともフォトダイオード形成領域及びPNPトランジスタ形成領域に分離する素子分離領域と、
前記フォトダイオード形成領域の前記第2の真性半導体層またはエピタキシャル層表面に形成されたN型拡散領域と、
前記PNPトランジスタ形成領域の前記第1の真性半導体層と前記第2の真性半導体層またはエピタキシャル層との間に設けられたN型埋め込み層と、
前記埋め込み層上に形成されたP型コレクタ領域と、
前記コレクタ領域上の前記第2の真性半導体層またはエピタキシャル層に形成されたN型ベース領域と、
前記ベース領域に形成されたP型エミッタ領域と、
前記N型拡散領域と前記ベース領域とを電気的に接続する配線とを有することを特徴とする光半導体装置。 - P型半導体基板と、
前記P型半導体基板上に形成された第1の真性半導体層と、
前記第1の真性半導体層上に形成された第2の真性半導体層またはN型エピタキシャル層と、
前記第2の真性半導体層またはエピタキシャル層及び前記第1の真性半導体層を少なくともフォトダイオード形成領域及びPNPトランジスタ形成領域に分離する素子分離領域と、
前記フォトダイオード形成領域の前記第2の真性半導体層またはエピタキシャル層表面に形成されたN型拡散領域と、
前記PNPトランジスタ形成領域の前記P型半導体基板と前記第1の真性半導体層との間に設けられたN型埋め込み層と、
前記埋め込み層上に形成されたP型コレクタ領域と、
前記コレクタ領域上の前記第2の真性半導体層またはエピタキシャル層に形成されたN型ベース領域と、
前記ベース領域に形成されたP型エミッタ領域と、
前記N型拡散領域と前記ベース領域とを電気的に接続する配線とを有することを特徴とする光半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33717095A JP3553715B2 (ja) | 1995-12-25 | 1995-12-25 | 光半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33717095A JP3553715B2 (ja) | 1995-12-25 | 1995-12-25 | 光半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09181286A JPH09181286A (ja) | 1997-07-11 |
JP3553715B2 true JP3553715B2 (ja) | 2004-08-11 |
Family
ID=18306108
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33717095A Expired - Fee Related JP3553715B2 (ja) | 1995-12-25 | 1995-12-25 | 光半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3553715B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003258216A (ja) * | 2002-02-27 | 2003-09-12 | Sanyo Electric Co Ltd | 光半導体集積回路装置の製造方法 |
-
1995
- 1995-12-25 JP JP33717095A patent/JP3553715B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09181286A (ja) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2793085B2 (ja) | 光半導体装置とその製造方法 | |
US6700144B2 (en) | Semiconductor device and method for manufacturing the same | |
JPS61154063A (ja) | 光半導体装置およびその製造方法 | |
KR100385306B1 (ko) | 반도체수광소자및반도체장치와그들의제작방법 | |
JP2003224253A (ja) | 光半導体集積回路装置およびその製造方法 | |
JPH1145988A (ja) | BiCMOS内蔵受光半導体装置 | |
JP3122118B2 (ja) | 半導体装置 | |
JP3918220B2 (ja) | 半導体装置及びその製造方法 | |
US6380602B1 (en) | Semiconductor device | |
JP3553715B2 (ja) | 光半導体装置 | |
JPH1168146A (ja) | 受光素子を有する半導体装置とその製造方法 | |
US20060151814A1 (en) | Optical semiconductor device | |
JP3208307B2 (ja) | 光半導体装置 | |
JP2000260786A (ja) | 半導体装置 | |
JPWO2002056381A1 (ja) | 半導体装置及びその製造方法 | |
JPS6136713B2 (ja) | ||
JP4043246B2 (ja) | 光半導体集積回路装置 | |
KR100194991B1 (ko) | 광 반도체 장치 | |
JPH10233525A (ja) | アバランシェフォトダイオード | |
JPH04151874A (ja) | 半導体装置 | |
JP2657119B2 (ja) | 光半導体装置 | |
JP4162412B2 (ja) | 光半導体集積回路装置 | |
JP3439149B2 (ja) | 半導体装置 | |
JPH0918050A (ja) | 光半導体装置とその製造方法 | |
JPH05198788A (ja) | 回路内蔵受光素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040305 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040430 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |