JP2657119B2 - 光半導体装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。

【０００３】従来の光半導体装置の受光素子としては、
例えば特開昭６１−４７６６４号に記載された構造が公
知である。即ち図４に示す通り、Ｐ型基板（１）上に形
成したＮ^-型エピタキシャル層（２）と、Ｐ⁺型分離領域
（３）によって分離された島領域（４）と、島領域
（４）の表面に形成したＰ型拡散領域（５）およびＮ⁺
型拡散領域（６）とを有し、Ｐ型拡散領域（５）とＮ^-
型島領域（４）とのＰＮ接合をホトダイオード（７）と
して構成したものである。（８）はＮ⁺型埋込層であ
る。

【０００４】ところで、ホトダイオード（７）の高性能
化という点では、カソードとなる島領域（４）の比抵抗
を大とし、容量の低減を図るのが良い。そのため同じく
特開昭６１−４７６６４号公報には、ＮＰＮトランジス
タ（９）にＮ型ウェル領域（１０）を形成し、コレクタ
となる領域の不純物濃度を補うことでホトダイオード
（７）の高性能化を図った例が開示されている。

【０００５】

【発明が解決しようとする課題】しかしながら、エピタ
キシャル層（２）の高比抵抗化を押し進めた場合、基板
（１）からのボロン（Ｂ）の拡散や、エピタキシャル成
長工程中の予期せぬアクセプタ不純物の進入等によっ
て、抵抗値の制御が困難になる欠点があった。また、上
述した欠点により高比抵抗化ができないので、ホトダイ
オード（７）の容量を十分に低減できない欠点があっ
た。

【０００６】さらに、空乏層外で生成されたキャリアの
走行時間により、ホトダイオードの応答速度が劣化する
欠点があった。

【０００７】

【課題を解決するための手段】本発明は上述した種々の
欠点に鑑み成されたもので、Ｐ型基板（１３）上に形成
したＰ型のエピタキシャル層（１４）と、エピタキシャ
ル層（１４）を分離するＰ⁺型分離領域（１７）と、島
領域（１６）のほぼ全面を覆うように島領域（１６）表
面に形成したＮ⁺型の拡散領域（１８）と、拡散領域
（１８）の表面にコンタクトする一方の電極（２０）
と、分離領域（１７）の表面にコンタクトする他方の電
極（２１）と、を具備することによリＩＣに組込まれる
高性能のホトダイオードを提供するものである。

【０００８】

【作用】本発明によれば、Ｐ型のエピタキシャル層（１
４）を積層するので、イントリシックに近い高比抵抗層
を容易に製造することができる。また、イントリシック
に近い高比抵抗層を得ることにより、空乏層を基板（１
３）に達するまで拡大でき、ホトダイオード（１１）の
容量を低減できる。

【０００９】さらに、基板（１３）に達するまで空乏層
を拡大することにより、アノード側の空乏層外生成キャ
リアの発生を低減できる。カソード側のＮ⁺型拡散層
（１８）においては、エミッタ拡散により高不純物濃度
の浅い領域に形成できるので、空乏層外生成キャリアの
発生を抑え、且つ生成キャリアの走行時間を短縮でき
る。

【００１０】

【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１は本発明のＩＣに組み込まれる
ホトダイオード（１１）をＮＰＮトランジスタ（１２）
と共に示したものである。（１３）はＰ型の単結晶シリ
コン半導体基板、（１４）は基板（１３）上に気相成長
法により形成したＰ^-型のエピタキシャル層である。基
板（１３）は４０〜６０Ω・ｃｍの比抵抗を有し、エピ
タキシャル層（１４）は５００〜１０００Ω・ｃｍの比
抵抗を有する。Ｐ^-型エピタキシャル層（１４）の製造
は、基板（１１）表面にＮＰＮトランジスタ（１２）の
Ｎ⁺型埋込層（１５）となるアンチモン（Ｓｂ）を選択
的にドープし、基板（１３）表面を清浄化した後、基板
（１３）をエピタキシャル成長装置のサセプタ上に配置
し、ランプ加熱によって１１４０℃前後の高温を与える
と共に反応管内にＳｉＨ₂ｃｌ₂ガスとＨ₂ガスを導入し
て行う。上記した高比抵抗を得るために、ドーパントガ
スを導入せず、基板（１３）からのボロン（Ｂ）のオー
トドーピングによってイントリシックに近いＰ^-型層を
形成する。

【００１１】複数の島領域（１６）は、エピタキシャル
層（１４）表面から基板（１３）にまで達するＰ⁺型分
離領域（１７）によって形成される。また、島領域（１
６）は分離領域（１７）とエピタキシャル層（１４）と
の境界、および基板（１３）とエピタキシャル層（１
４）との境界によって完全に囲まれる。ホトダイオード
（１１）を形成する島領域（１６）の表面には、島領域
（１６）とＰＮ接合を形成するＮ⁺型拡散領域（１８）
を設ける。島領域（１６）を電気的に取り出すためのコ
ンタクト領域を設ける必要が無いので、Ｎ⁺型拡散領域
（１８）は島領域（１６）の面積の全部を利用すること
ができる。

【００１２】エピタキシャル層（１４）の表面は、熱酸
化又はＣＶＤ法によって形成された酸化膜（１９）で覆
われる。分離領域（１７）とＮ⁺型拡散領域（１８）の
上の絶縁膜（１９）は部分的に除去されコンタクトホー
ルを形成する。このコンタクトホールを介して電極（２
０）（２１）が配設され各領域とオーミックコンタクト
する。Ｎ⁺型拡散領域（１８）とコンタクトする電極
（２０）がカソード電極となり、分離領域（１７）とコ
ンタクトする電極（２１）がアノード電極となる。

【００１３】信号処理回路を構成するＮＰＮトランジス
タ（１２）は、他の島領域（１６）に形成される。他の
島領域（１６）の底にはＮ⁺型埋込層（１５）が埋込ま
れ、且つＮ^-型の拡散領域（２２）を形成することでＮ
ＰＮトランジスタ（１２）のコレクタとなる領域をＰ^-
型からＮ^-型に導電型を反転させる。Ｎ^-型の拡散領域
（２２）の表面にはＰ型のベース領域（２３）、Ｎ⁺型
のエミッタ領域（２４）、およびＮ⁺型コレクタコンタ
クト領域（２５）とが形成され、酸化膜（１９）のコン
タクトホール部分に電極（２６）が配置される。尚、ホ
トダイオード（１１）のＮ⁺型拡散領域（１８）はＮＰ
Ｎトランジスタ（１２）のエミッタ領域（２４）と同時
形成したものである。

【００１４】次に、上記した構成のホトダイオード（１
１）の動作を説明する。ホトダイオード（１１）の電極
（２１）に接地電位（ＧＮＤ）を、電極（２０）に＋５
Ｖの如き逆バイアス電圧を加えると、ホトダイオード
（１１）のＰＮ接合部には図２に示す空乏層（３０）が
形成される。空乏層（３０）の幅は、エピタキシャル層
（１４）を高比抵抗としたことにより１０μ以上あり、
エピタキシャル層（１４）と分離領域（１７）との境界
部まで、およびエピタキシャル層（１４）と基板（１
３）との境界部まで容易に達する。基板（１３）として
比抵抗が４０〜６０Ω・ｃｍのものを使用すると、基板
（１３）内部まで拡大することができる。

【００１５】従って、エピタキシャル層（１４）の厚み
に匹敵する極めて厚い空乏層（３０）が得られるので、
ホトダイオード（１１）のキャパシティを低減し応答速
度を速めることができる。また、本願の構造は島領域
（１６）と分離領域（１７）とでＰＮ接合を形成しない
ので、図４の例でみられたＮ^-型島領域（４）とＰ⁺型分
離領域（３）との接合容量が存在せず、この点でもホト
ダイオード（１１）のキャパシティを低減できる。

【００１６】一方、空乏層（３０）以外でも入射光によ
り電子正孔対が発生し、空乏層外生成キャリア（３１）
となって光電流に関与する。この空乏層外生成キャリア
（３１）は、図３に示すようにＰ型又はＮ型の領域を拡
散した後、空乏層（３０）に到達するので、拡散時間が
ホトダイオード（１１）の応答速度を劣化させる要因と
なる。しかしながら、Ｎ型領域となるＮ⁺型拡散領域
（１８）は、ＮＰＮトランジスタのエミッタ拡散による
高不純物濃度の領域であるので、Ｎ⁺型拡散領域（１
８）で発生した空乏層外生成キャリア（３１）は寿命が
極めて短く、即消滅する。また、消滅しきれなかった空
乏層外生成キャリア（３１）は、Ｎ⁺型拡散領域（１
８）が浅い領域であるので、極めて短い時間で空乏層
（３０）に達することができる。従って、Ｎ⁺型拡散領
域（１８）で発生した空乏層外生成キャリア（３１）は
ホトダイオード（１１）の応答速度には殆ど影響しな
い。

【００１７】さらに、Ｐ型領域となるＰ型基板（１３）
では、エピタキシャル層（１４）の厚みに匹敵する厚い
空乏層（３０）によって入射光の大部分が吸収されるの
で、Ｐ型基板（１３）で発生する空乏層外生成キャリア
（３１）は殆ど無い。そのため、遅延電流が小さくホト
ダイオード（１１）の応答速度を劣化させることが無
い。

【００１８】そしてさらに、カソード側は高不純物濃度
のＮ⁺型拡散領域（１８）から電極（２０）を取り出す
ので直列抵抗を小さくでき、アノード側も高不純物濃度
のＰ ⁺型分離領域（１７）から電極（２１）を取り出す
ので直列抵抗を小さくできる。従ってホトダイオード
（１１）の感度を向上できる。

【００１９】

【発明の効果】以上に説明した通り、本発明によれば、
Ｐ型基板（１３）上にＰ^-型エピタキシャル層（１
４）を積層するので、Ｎ型反転したエピタキシャル層を
積層するのに比べ、高比抵抗層が安定して得られる。

【００２０】 上記高比抵抗層により厚い空乏層（３
０）が得られるので、ホトダイオード（１１）のキャパ
シタを低減し、感度を向上できる。 島領域（１６）
と分離領域（１７）とでＰＮ接合を形成しないので、ホ
トダイオード（１１）のキャパシタを低減できる。
エミッタ拡散による浅い高不純物濃度のＮ⁺型拡散領域
（１８）でＰＮ接合を形成するので、空乏層外生成キャ
リア（３１）による遅延電流が小さく、ホトダイオード
（１１）の応答速度を向上できる。

【００２１】 上記厚い空乏層（３０）によって入射
光の大部分を吸収できるので、基板（１３）での空乏層
生成キャリア（３１）の発生が少い。 浅いＮ⁺型拡
散領域（１８）でＰＮ接合を形成するので、波長λが４
００ｎｍの如き短波長の光にまで対応できる。という効
果を有する。従って、感度が高く応答速度に優れたホト
ダイオード（１１）をＩＣ内に組み込むことができるも
のである。

【図面の簡単な説明】

【図１】本発明の光半導体装置を示す断面図である。

【図２】ホトダイオード（１１）部を示す断面図であ
る。

【図３】ホトダイオード（１１）のバンド図である。

【図４】従来例を示す断面図である。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 一導電型の半導体基板と、 前記半導体基板の表面に形成した一導電型の比抵抗が５
   ００〜１５００Ω・ｃｍのエピタキシャル層と、 前記エピタキシャル層の表面から前記基板に達する一導
   電型の分離領域と、 前記分離領域と前記エピタキシャル層との境界および前
   記基板と前記エピタキシャル層との境界で囲まれた島領
   域と、 前記第１の島領域のほぼ全面を覆うように前記島領域の
   表面に形成した逆導電型低抵抗の拡散領域と、 前記エピタキシャル層の表面を被覆する絶縁膜と、 前記絶縁膜を開孔したコンタクトホールを介して前記逆
   導電型拡散領域にコンタクトするホトダイオードの一方
   の電極と、 前記絶縁膜を開孔したコンタクトホールを介して前記分
   離領域にコンタクトする他方の電極とを具備することを
   特徴とする光半導体装置。
2. 【請求項２】 前記半導体基板は比抵抗が４０〜６０Ω
   ・ｃｍであることを特徴とする請求項１記載の光半導体
   装置。