JPH04240780A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPH04240780A JPH04240780A JP3007244A JP724491A JPH04240780A JP H04240780 A JPH04240780 A JP H04240780A JP 3007244 A JP3007244 A JP 3007244A JP 724491 A JP724491 A JP 724491A JP H04240780 A JPH04240780 A JP H04240780A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- epitaxial layer
- substrate
- photodiode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000003287 optical effect Effects 0.000 title claims description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims abstract description 12
- 238000000926 separation method Methods 0.000 claims description 2
- 238000000605 extraction Methods 0.000 claims 2
- 230000035945 sensitivity Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 description 12
- 239000012535 impurity Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001502 supplementing effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明はホトダイオードとバイポ
ーラICとを一体化した光半導体装置に関する。
ーラICとを一体化した光半導体装置に関する。
【0002】
【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドIC化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドIC化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
【0003】従来の光半導体装置の受光素子としては、
例えば特開昭61−47664号に記載された構造が公
知である。即ち図4に示す通り、P型基板(1)上に形
成したN−型エピタキシャル層(2)と、P+型分離領
域(3)によって分離された島領域(4)と、島領域(
4)の表面に形成したP型拡散領域(5)およびN+型
拡散領域(6)とを有し、P型拡散領域(5)とN−型
島領域(4)とのPN接合をホトダイオード(7)とし
て構成したものである。(8)はN+型埋込層である。
例えば特開昭61−47664号に記載された構造が公
知である。即ち図4に示す通り、P型基板(1)上に形
成したN−型エピタキシャル層(2)と、P+型分離領
域(3)によって分離された島領域(4)と、島領域(
4)の表面に形成したP型拡散領域(5)およびN+型
拡散領域(6)とを有し、P型拡散領域(5)とN−型
島領域(4)とのPN接合をホトダイオード(7)とし
て構成したものである。(8)はN+型埋込層である。
【0004】ところで、ホトダイオード(7)の高性能
化という点では、カソードとなる島領域(4)の比抵抗
を大とし、容量の低減を図るのが良い。そのため同じく
特開昭61−47664号公報には、NPNトランジス
タ(9)にN型ウェル領域(10)を形成し、コレクタ
となる領域の不純物濃度を補うことでホトダイオード(
7)の高性能化を図った例が開示されている。
化という点では、カソードとなる島領域(4)の比抵抗
を大とし、容量の低減を図るのが良い。そのため同じく
特開昭61−47664号公報には、NPNトランジス
タ(9)にN型ウェル領域(10)を形成し、コレクタ
となる領域の不純物濃度を補うことでホトダイオード(
7)の高性能化を図った例が開示されている。
【0005】
【発明が解決しようとする課題】しかしながら、エピタ
キシャル層(2)の高比抵抗化を押し進めた場合、基板
(1)からのボロン(B)の拡散や、エピタキシャル成
長工程中の予期せぬアクセプタ不純物の進入等によって
、抵抗値の制御が困難になる欠点があった。また、上述
した欠点により高比抵抗化ができないので、ホトダイオ
ード(7)の容量を十分に低減できない欠点があった。
キシャル層(2)の高比抵抗化を押し進めた場合、基板
(1)からのボロン(B)の拡散や、エピタキシャル成
長工程中の予期せぬアクセプタ不純物の進入等によって
、抵抗値の制御が困難になる欠点があった。また、上述
した欠点により高比抵抗化ができないので、ホトダイオ
ード(7)の容量を十分に低減できない欠点があった。
【0006】さらに、空乏層外で生成されたキャリアの
走行時間により、ホトダイオードの応答速度が劣化する
欠点があった。
走行時間により、ホトダイオードの応答速度が劣化する
欠点があった。
【0007】
【課題を解決するための手段】本発明は上述した種々の
欠点に鑑み成されたもので、P型基板(13)上に形成
したP型のエピタキシャル層(14)と、エピタキシャ
ル層(14)を分離するP+型分離領域(17)と、島
領域(16)のほぼ全面を覆うように島領域(16)表
面に形成したN+型の拡散領域(18)と、拡散領域(
18)の表面にコンタクトする一方の電極(20)と、
分離領域(17)の表面にコンタクトする他方の電極(
21)と、を具備することによリICに組込まれる高性
能のホトダイオードを提供するものである。
欠点に鑑み成されたもので、P型基板(13)上に形成
したP型のエピタキシャル層(14)と、エピタキシャ
ル層(14)を分離するP+型分離領域(17)と、島
領域(16)のほぼ全面を覆うように島領域(16)表
面に形成したN+型の拡散領域(18)と、拡散領域(
18)の表面にコンタクトする一方の電極(20)と、
分離領域(17)の表面にコンタクトする他方の電極(
21)と、を具備することによリICに組込まれる高性
能のホトダイオードを提供するものである。
【0008】
【作用】本発明によれば、P型のエピタキシャル層(1
4)を積層するので、イントリシックに近い高比抵抗層
を容易に製造することができる。また、イントリシック
に近い高比抵抗層を得ることにより、空乏層を基板(1
3)に達するまで拡大でき、ホトダイオード(11)の
容量を低減できる。
4)を積層するので、イントリシックに近い高比抵抗層
を容易に製造することができる。また、イントリシック
に近い高比抵抗層を得ることにより、空乏層を基板(1
3)に達するまで拡大でき、ホトダイオード(11)の
容量を低減できる。
【0009】さらに、基板(13)に達するまで空乏層
を拡大することにより、アノード側の空乏層外生成キャ
リアの発生を低減できる。カソード側のN+型拡散層(
18)においては、エミッタ拡散により高不純物濃度の
浅い領域に形成できるので、空乏層外生成キャリアの発
生を抑え、且つ生成キャリアの走行時間を短縮できる。
を拡大することにより、アノード側の空乏層外生成キャ
リアの発生を低減できる。カソード側のN+型拡散層(
18)においては、エミッタ拡散により高不純物濃度の
浅い領域に形成できるので、空乏層外生成キャリアの発
生を抑え、且つ生成キャリアの走行時間を短縮できる。
【0010】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図1は本発明のICに組み込まれる
ホトダイオード(11)をNPNトランジスタ(12)
と共に示したものである。(13)はP型の単結晶シリ
コン半導体基板、(14)は基板(13)上に気相成長
法により形成したP−型のエピタキシャル層である。基
板(13)は40〜60Ω・cmの比抵抗を有し、エピ
タキシャル層(14)は500〜1000Ω・cmの比
抵抗を有する。P−型エピタキシャル層(14)の製造
は、基板(11)表面にNPNトランジスタ(12)の
N+型埋込層(15)となるアンチモン(Sb)を選択
的にドープし、基板(13)表面を清浄化した後、基板
(13)をエピタキシャル成長装置のサセプタ上に配置
し、ランプ加熱によって1140℃前後の高温を与える
と共に反応管内にSiH2cl2ガスとH2ガスを導入
して行う。上記した高比抵抗を得るために、ドーパント
ガスを導入せず、基板(13)からのボロン(B)のオ
ートドーピングによってイントリシックに近いP−型層
を形成する。
ら詳細に説明する。図1は本発明のICに組み込まれる
ホトダイオード(11)をNPNトランジスタ(12)
と共に示したものである。(13)はP型の単結晶シリ
コン半導体基板、(14)は基板(13)上に気相成長
法により形成したP−型のエピタキシャル層である。基
板(13)は40〜60Ω・cmの比抵抗を有し、エピ
タキシャル層(14)は500〜1000Ω・cmの比
抵抗を有する。P−型エピタキシャル層(14)の製造
は、基板(11)表面にNPNトランジスタ(12)の
N+型埋込層(15)となるアンチモン(Sb)を選択
的にドープし、基板(13)表面を清浄化した後、基板
(13)をエピタキシャル成長装置のサセプタ上に配置
し、ランプ加熱によって1140℃前後の高温を与える
と共に反応管内にSiH2cl2ガスとH2ガスを導入
して行う。上記した高比抵抗を得るために、ドーパント
ガスを導入せず、基板(13)からのボロン(B)のオ
ートドーピングによってイントリシックに近いP−型層
を形成する。
【0011】複数の島領域(16)は、エピタキシャル
層(14)表面から基板(13)にまで達するP+型分
離領域(17)によって形成される。また、島領域(1
6)は分離領域(17)とエピタキシャル層(14)と
の境界、および基板(13)とエピタキシャル層(14
)との境界によって完全に囲まれる。ホトダイオード(
11)を形成する島領域(16)の表面には、島領域(
16)とPN接合を形成するN+型拡散領域(18)を
設ける。島領域(16)を電気的に取り出すためのコン
タクト領域を設ける必要が無いので、N+型拡散領域(
18)は島領域(16)の面積の全部を利用することが
できる。
層(14)表面から基板(13)にまで達するP+型分
離領域(17)によって形成される。また、島領域(1
6)は分離領域(17)とエピタキシャル層(14)と
の境界、および基板(13)とエピタキシャル層(14
)との境界によって完全に囲まれる。ホトダイオード(
11)を形成する島領域(16)の表面には、島領域(
16)とPN接合を形成するN+型拡散領域(18)を
設ける。島領域(16)を電気的に取り出すためのコン
タクト領域を設ける必要が無いので、N+型拡散領域(
18)は島領域(16)の面積の全部を利用することが
できる。
【0012】エピタキシャル層(14)の表面は、熱酸
化又はCVD法によって形成された酸化膜(19)で覆
われる。分離領域(17)とN+型拡散領域(18)の
上の絶縁膜(19)は部分的に除去されコンタクトホー
ルを形成する。このコンタクトホールを介して電極(2
0)(21)が配設され各領域とオーミックコンタクト
する。N+型拡散領域(18)とコンタクトする電極(
20)がカソード電極となり、分離領域(17)とコン
タクトする電極(21)がアノード電極となる。
化又はCVD法によって形成された酸化膜(19)で覆
われる。分離領域(17)とN+型拡散領域(18)の
上の絶縁膜(19)は部分的に除去されコンタクトホー
ルを形成する。このコンタクトホールを介して電極(2
0)(21)が配設され各領域とオーミックコンタクト
する。N+型拡散領域(18)とコンタクトする電極(
20)がカソード電極となり、分離領域(17)とコン
タクトする電極(21)がアノード電極となる。
【0013】信号処理回路を構成するNPNトランジス
タ(12)は、他の島領域(16)に形成される。他の
島領域(16)の底にはN+型埋込層(15)が埋込ま
れ、且つN−型の拡散領域(22)を形成することでN
PNトランジスタ(12)のコレクタとなる領域をP−
型からN−型に導電型を反転させる。N−型の拡散領域
(22)の表面にはP型のベース領域(23)、N+型
のエミッタ領域(24)、およびN+型コレクタコンタ
クト領域(25)とが形成され、酸化膜(19)のコン
タクトホール部分に電極(26)が配置される。尚、ホ
トダイオード(11)のN+型拡散領域(18)はNP
Nトランジスタ(12)のエミッタ領域(24)と同時
形成したものである。
タ(12)は、他の島領域(16)に形成される。他の
島領域(16)の底にはN+型埋込層(15)が埋込ま
れ、且つN−型の拡散領域(22)を形成することでN
PNトランジスタ(12)のコレクタとなる領域をP−
型からN−型に導電型を反転させる。N−型の拡散領域
(22)の表面にはP型のベース領域(23)、N+型
のエミッタ領域(24)、およびN+型コレクタコンタ
クト領域(25)とが形成され、酸化膜(19)のコン
タクトホール部分に電極(26)が配置される。尚、ホ
トダイオード(11)のN+型拡散領域(18)はNP
Nトランジスタ(12)のエミッタ領域(24)と同時
形成したものである。
【0014】次に、上記した構成のホトダイオード(1
1)の動作を説明する。ホトダイオード(11)の電極
(21)に接地電位(GND)を、電極(20)に+5
Vの如き逆バイアス電圧を加えると、ホトダイオード(
11)のPN接合部には図2に示す空乏層(30)が形
成される。空乏層(30)の幅は、エピタキシャル層(
14)を高比抵抗としたことにより10μ以上あり、エ
ピタキシャル層(14)と分離領域(17)との境界部
まで、およびエピタキシャル層(14)と基板(13)
との境界部まで容易に達する。基板(13)として比抵
抗が40〜60Ω・cmのものを使用すると、基板(1
3)内部まで拡大することができる。
1)の動作を説明する。ホトダイオード(11)の電極
(21)に接地電位(GND)を、電極(20)に+5
Vの如き逆バイアス電圧を加えると、ホトダイオード(
11)のPN接合部には図2に示す空乏層(30)が形
成される。空乏層(30)の幅は、エピタキシャル層(
14)を高比抵抗としたことにより10μ以上あり、エ
ピタキシャル層(14)と分離領域(17)との境界部
まで、およびエピタキシャル層(14)と基板(13)
との境界部まで容易に達する。基板(13)として比抵
抗が40〜60Ω・cmのものを使用すると、基板(1
3)内部まで拡大することができる。
【0015】従って、エピタキシャル層(14)の厚み
に匹敵する極めて厚い空乏層(30)が得られるので、
ホトダイオード(11)のキャパシティを低減し応答速
度を速めることができる。また、本願の構造は島領域(
16)と分離領域(17)とでPN接合を形成しないの
で、図4の例でみられたN−型島領域(4)とP+型分
離領域(3)との接合容量が存在せず、この点でもホト
ダイオード(11)のキャパシティを低減できる。
に匹敵する極めて厚い空乏層(30)が得られるので、
ホトダイオード(11)のキャパシティを低減し応答速
度を速めることができる。また、本願の構造は島領域(
16)と分離領域(17)とでPN接合を形成しないの
で、図4の例でみられたN−型島領域(4)とP+型分
離領域(3)との接合容量が存在せず、この点でもホト
ダイオード(11)のキャパシティを低減できる。
【0016】一方、空乏層(30)以外でも入射光によ
り電子正孔対が発生し、空乏層外生成キャリア(31)
となって光電流に関与する。この空乏層外生成キャリア
(31)は、図3に示すようにP型又はN型の領域を拡
散した後、空乏層(30)に到達するので、拡散時間が
ホトダイオード(11)の応答速度を劣化させる要因と
なる。しかしながら、N型領域となるN+型拡散領域(
18)は、NPNトランジスタのエミッタ拡散による高
不純物濃度の領域であるので、N+型拡散領域(18)
で発生した空乏層外生成キャリア(31)は寿命が極め
て短く、即消滅する。また、消滅しきれなかった空乏層
外生成キャリア(31)は、N+型拡散領域(18)が
浅い領域であるので、極めて短い時間で空乏層(30)
に達することができる。従って、N+型拡散領域(18
)で発生した空乏層外生成キャリア(31)はホトダイ
オード(11)の応答速度には殆ど影響しない。
り電子正孔対が発生し、空乏層外生成キャリア(31)
となって光電流に関与する。この空乏層外生成キャリア
(31)は、図3に示すようにP型又はN型の領域を拡
散した後、空乏層(30)に到達するので、拡散時間が
ホトダイオード(11)の応答速度を劣化させる要因と
なる。しかしながら、N型領域となるN+型拡散領域(
18)は、NPNトランジスタのエミッタ拡散による高
不純物濃度の領域であるので、N+型拡散領域(18)
で発生した空乏層外生成キャリア(31)は寿命が極め
て短く、即消滅する。また、消滅しきれなかった空乏層
外生成キャリア(31)は、N+型拡散領域(18)が
浅い領域であるので、極めて短い時間で空乏層(30)
に達することができる。従って、N+型拡散領域(18
)で発生した空乏層外生成キャリア(31)はホトダイ
オード(11)の応答速度には殆ど影響しない。
【0017】さらに、P型領域となるP型基板(13)
では、エピタキシャル層(14)の厚みに匹敵する厚い
空乏層(30)によって入射光の大部分が吸収されるの
で、P型基板(13)で発生する空乏層外生成キャリア
(31)は殆ど無い。そのため、遅延電流が小さくホト
ダイオード(11)の応答速度を劣化させることが無い
。
では、エピタキシャル層(14)の厚みに匹敵する厚い
空乏層(30)によって入射光の大部分が吸収されるの
で、P型基板(13)で発生する空乏層外生成キャリア
(31)は殆ど無い。そのため、遅延電流が小さくホト
ダイオード(11)の応答速度を劣化させることが無い
。
【0018】そしてさらに、カソード側は高不純物濃度
のN+型拡散領域(18)から電極(20)を取り出す
ので直列抵抗を小さくでき、アノード側も高不純物濃度
のP+型分離領域(17)から電極(21)を取り出す
ので直列抵抗を小さくできる。従ってホトダイオード(
11)の感度を向上できる。
のN+型拡散領域(18)から電極(20)を取り出す
ので直列抵抗を小さくでき、アノード側も高不純物濃度
のP+型分離領域(17)から電極(21)を取り出す
ので直列抵抗を小さくできる。従ってホトダイオード(
11)の感度を向上できる。
【0019】
【発明の効果】以上に説明した通り、本発明によれば、
■ P型基板(13)上にP−型エピタキシャル層(
14)を積層するので、N型反転したエピタキシャル層
を積層するのに比べ、高比抵抗層が安定して得られる。
■ P型基板(13)上にP−型エピタキシャル層(
14)を積層するので、N型反転したエピタキシャル層
を積層するのに比べ、高比抵抗層が安定して得られる。
【0020】■ 上記高比抵抗層により厚い空乏層(
30)が得られるので、ホトダイオード(11)のキャ
パシタを低減し、感度を向上できる。■ 島領域(1
6)と分離領域(17)とでPN接合を形成しないので
、ホトダイオード(11)のキャパシタを低減できる。 ■ エミッタ拡散による浅い高不純物濃度のN+型拡
散領域(18)でPN接合を形成するので、空乏層外生
成キャリア(31)による遅延電流が小さく、ホトダイ
オード(11)の応答速度を向上できる。
30)が得られるので、ホトダイオード(11)のキャ
パシタを低減し、感度を向上できる。■ 島領域(1
6)と分離領域(17)とでPN接合を形成しないので
、ホトダイオード(11)のキャパシタを低減できる。 ■ エミッタ拡散による浅い高不純物濃度のN+型拡
散領域(18)でPN接合を形成するので、空乏層外生
成キャリア(31)による遅延電流が小さく、ホトダイ
オード(11)の応答速度を向上できる。
【0021】■ 上記厚い空乏層(30)によって入
射光の大部分を吸収できるので、基板(13)での空乏
層生成キャリア(31)の発生が少い。■ 浅いN+
型拡散領域(18)でPN接合を形成するので、波長λ
が400nmの如き短波長の光にまで対応できる。とい
う効果を有する。従って、感度が高く応答速度に優れた
ホトダイオード(11)をIC内に組み込むことができ
るものである。
射光の大部分を吸収できるので、基板(13)での空乏
層生成キャリア(31)の発生が少い。■ 浅いN+
型拡散領域(18)でPN接合を形成するので、波長λ
が400nmの如き短波長の光にまで対応できる。とい
う効果を有する。従って、感度が高く応答速度に優れた
ホトダイオード(11)をIC内に組み込むことができ
るものである。
【図1】本発明の光半導体装置を示す断面図である。
【図2】ホトダイオード(11)部を示す断面図である
。
。
【図3】ホトダイオード(11)のバンド図である。
【図4】従来例を示す断面図である。
Claims (4)
- 【請求項1】 一導電型の半導体基板と、前記半導体
基板の表面に形成した一導電型の高比抵抗のエピタキシ
ャル層と、前記エピタキシャル層の表面から前記基板に
達する一導電型の分離領域と、前記分離領域と前記エピ
タキシャル層との境界および前記基板と前記エピタキシ
ャル層との境界で囲まれた島領域と、前記島領域のほぼ
全面を覆うように前記島領域表面に形成した逆導電型低
抵抗の拡散領域と、前記エピタキシャル層の表面を被覆
する絶縁膜と、前記絶縁膜を開孔したコンタクトホール
を介して前記取出し領域にコンタクトする一方の電極と
、前記絶縁膜を開孔したコンタクトホールを介して前記
取出し領域にコンタクトする他方の電極とを具備するこ
とを特徴とする光半導体装置。 - 【請求項2】 前記半導体基板は比抵抗が40〜60
Ω・cmであることを特徴とする請求項第1項記載の光
半導体装置。 - 【請求項3】 前記エピタキシャル層は比抵抗が50
0〜1500Ω・cmであることを特徴とする請求項第
1項記載の光半導体装置。 - 【請求項4】 前記逆導電型低抵抗領域は前記縦型N
PNトランジスタのエミッタ拡散によるものであること
を特徴とする光半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3007244A JP2657119B2 (ja) | 1991-01-24 | 1991-01-24 | 光半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3007244A JP2657119B2 (ja) | 1991-01-24 | 1991-01-24 | 光半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04240780A true JPH04240780A (ja) | 1992-08-28 |
JP2657119B2 JP2657119B2 (ja) | 1997-09-24 |
Family
ID=11660600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3007244A Expired - Fee Related JP2657119B2 (ja) | 1991-01-24 | 1991-01-24 | 光半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2657119B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6146957A (en) * | 1997-04-01 | 2000-11-14 | Sony Corporation | Method of manufacturing a semiconductor device having a buried region with higher impurity concentration |
JP2007300124A (ja) * | 2007-05-01 | 2007-11-15 | Sony Corp | 半導体装置とその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61120467A (ja) * | 1984-11-16 | 1986-06-07 | Sharp Corp | 半導体装置 |
JPS6270750A (ja) * | 1985-09-25 | 1987-04-01 | Honda Motor Co Ltd | 酸素濃度センサの制御方法 |
JPS63299163A (ja) * | 1987-05-28 | 1988-12-06 | Nec Corp | 光半導体集積回路 |
-
1991
- 1991-01-24 JP JP3007244A patent/JP2657119B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61120467A (ja) * | 1984-11-16 | 1986-06-07 | Sharp Corp | 半導体装置 |
JPS6270750A (ja) * | 1985-09-25 | 1987-04-01 | Honda Motor Co Ltd | 酸素濃度センサの制御方法 |
JPS63299163A (ja) * | 1987-05-28 | 1988-12-06 | Nec Corp | 光半導体集積回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6146957A (en) * | 1997-04-01 | 2000-11-14 | Sony Corporation | Method of manufacturing a semiconductor device having a buried region with higher impurity concentration |
JP2007300124A (ja) * | 2007-05-01 | 2007-11-15 | Sony Corp | 半導体装置とその製造方法 |
JP4582111B2 (ja) * | 2007-05-01 | 2010-11-17 | ソニー株式会社 | 半導体装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2657119B2 (ja) | 1997-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2557745B2 (ja) | 光半導体装置 | |
US4831430A (en) | Optical semiconductor device and method of manufacturing the same | |
JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
KR20010093774A (ko) | 회로내장 수광장치 | |
JPH0719882B2 (ja) | 光電変換装置 | |
JP3122118B2 (ja) | 半導体装置 | |
JP3975515B2 (ja) | 受光素子を有する半導体装置とその製造方法 | |
JPH04240780A (ja) | 光半導体装置 | |
JP2657120B2 (ja) | 光半導体装置 | |
JPH04271172A (ja) | 光半導体装置 | |
JP2001237452A (ja) | フォトダイオード及びフォトダイオードの製造方法 | |
JPH09148618A (ja) | シリコンアバランシェフォトダイオード | |
JP4043246B2 (ja) | 光半導体集積回路装置 | |
JP2620655B2 (ja) | 光半導体装置 | |
JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
JP2557744B2 (ja) | 光半導体装置 | |
JP2557743B2 (ja) | 光半導体装置の製造方法 | |
JP3197592B2 (ja) | 半導体装置の製造方法 | |
JPS5914180B2 (ja) | 光検出器セル | |
JPH04151874A (ja) | 半導体装置 | |
JPS6214478A (ja) | フオトセンサ | |
KR100208644B1 (ko) | 광 반도체 장치 | |
JP4162412B2 (ja) | 光半導体集積回路装置 | |
JPH03203273A (ja) | pinホトダイオード | |
JPS622575A (ja) | 半導体光検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |