JP2001237452A - フォトダイオード及びフォトダイオードの製造方法 - Google Patents

フォトダイオード及びフォトダイオードの製造方法

Info

Publication number
JP2001237452A
JP2001237452A JP2000226684A JP2000226684A JP2001237452A JP 2001237452 A JP2001237452 A JP 2001237452A JP 2000226684 A JP2000226684 A JP 2000226684A JP 2000226684 A JP2000226684 A JP 2000226684A JP 2001237452 A JP2001237452 A JP 2001237452A
Authority
JP
Japan
Prior art keywords
layer
photodiode
buried layer
semiconductor region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000226684A
Other languages
English (en)
Inventor
Mari Chikamatsu
真理 近松
Nobuyuki Nagashima
伸幸 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000226684A priority Critical patent/JP2001237452A/ja
Priority to US09/726,315 priority patent/US20010004117A1/en
Priority to DE10061570A priority patent/DE10061570A1/de
Publication of JP2001237452A publication Critical patent/JP2001237452A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier being of the PN homojunction type

Abstract

(57)【要約】 【課題】 量子効率の高いフォトダイオードを提供す
る。 【解決手段】 本発明によるフォトダイオードは、第１
導電型（ｐ型又はｎ型）を有する半導体領域（１，７）
と、半導体領域（１，７）の内部に形成された、第１導
電型（ｐ型又はｎ型）と異なる第２導電型（ｎ型又はｐ
型）を有する埋込層（２）と、第２導電型（ｎ型又はｐ
型）を有する半導体により形成された引き出し部（９）
とを具備する。埋込層（２）は、半導体領域（１、７）
の表面（８）に平行に伸展する。引き出し部（９）は、
半導体領域（１、７）の表面（１０）から半導体領域の
深さ方向に伸展して埋込層（２）の一部に接合する。ま
た、第２導電型（ｎ型又はｐ型）の半導体で形成された
ベース層（１１）を更に具備するのが望ましい。ベース
層（１１）は、半導体領域（１，７）の表面（１２）に
接し、半導体領域（１、７）の表面（８）と平行方向に
伸展し、埋込層（２）から隔離され、かつ、引き出し部
（９）に接合して形成される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、フォトダイオード
に関し、特に、量子効率の高いフォトダイオードに関す
る。
【０００２】
【従来の技術】光検出にはフォトダイオードが使用され
る。そのようなフォトダイオードが公開特許公報の特開
平７−１５０２８に知られている。公知のそのフォトダ
イオードは、図１３に示されているように、半導体基板
を備えている。半導体基板１０１はドーピング濃度が比
較的高いｐ型導電体である。半導体基板１０１は、フォ
トダイオードの電極として機能する。そのため、半導体
基板１０１のドーパントの濃度は高くなければならな
い。
【０００３】半導体基板１０１上に、第１の層１０２が
接合されている。第１の層１０２はｐ型導電性を有す
る。第１の層１０２のドーピング濃度は半導体基板より
も低い。第１の層１０２の上に、ｎ型導電性を有する第
２の層１０３が接合されている。第２の層１０３のドー
ピング濃度は、第１の層１０２と第２の層１０３との接
触面に向かって減少する。第２の層１０３の上に、酸化
物層１０４が接合されている。酸化物層１０４は、ｎ型
導電性を示すドーピング不純物を含有する。基板１０１
と、第２の層１０３には、それぞれコネクタ１０５、１
０６が接合され、外部に電気的に接続される。
【０００４】フォトダイオードは、主としてｐｎ接合の
接合面付近に存在する空乏層により光を検出する。公知
のフォトダイオードでは、第１の層１０２と第２の層１
０３とがｐｎ接合を構成する。フォトダイオードは、入
射された光によって空乏層に発生する電子・正孔対によ
る電流によって光を検出する。
【０００５】公知のフォトダイオードは、高い不純物濃
度（約１×１０１８ｃｍ−３）の基板を使用する。とこ
ろで、製造工程中のフォトダイオードの製造工程には高
温度の熱処理が含まれる。この高温度の熱処理により、
ドーピング濃度が高い半導体基板１０１から、ドーパン
トが、受光部となる第１の層１０２に拡散し、第１の層
１０２のドーピング濃度を増加させる。第１の層のドー
ピング濃度が高くなると、第１の層１０２と、第２の層
１０３の境界付近に形成される空乏層の幅が狭くなる。
光を検出する領域である空乏層の幅が狭くなるため、量
子効率が低下する。量子効率の高いフォトダイオードの
開発が望まれる。
【０００６】
【発明が解決しようとする課題】本発明の課題は、量子
効率の高いフォトダイオードを提供することにある。
【０００７】本発明の他の課題は、応答速度が速いフォ
トダイオードを提供することにある。
【０００８】本発明の更に他の課題は、量子効率が高
く、且つ、応答速度が速いフォトダイオードを提供する
ことにある。
【０００９】
【課題を解決するための手段】その課題を解決するため
の手段は、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の複数の実
施の形態のうちの、少なくとも１つの実施の形態を構成
する技術的事項、特に、その実施の形態に対応する図面
に表現されている技術的事項に付せられている参照番
号、参照記号等に一致している。このような参照番号、
参照記号は、請求項記載の技術的事項と実施の形態の技
術的事項との対応・橋渡しを明確にしている。このよう
な対応・橋渡しは、請求項記載の技術的事項が実施の形
態の技術的事項に限定されて解釈されることを意味しな
い。
【００１０】本発明によるフォトダイオードは、第１導
電型（ｐ型又はｎ型）を有する半導体領域（１、７、３
１、３３）と、半導体領域（１、７、３１、３３）の内
部に形成された、第１導電型（ｐ型又はｎ型）と異なる
第２導電型（ｎ型又はｐ型）を有する埋込層（２、３
２）と、第２導電型（ｎ型又はｐ型）を有する半導体に
より形成された引き出し部（９、３５）とを具備する。
埋込層（２、３２）は、半導体領域（１、７、３１、３
３）の表面（８、３４）に平行に伸展する。引き出し部
（９、３５）は、半導体領域（１、７、３１、３３）の
表面（８、３４）から半導体領域の深さ方向に伸展して
埋込層（２、３２）の一部に接合する。半導体領域
（１、７、３１、３３）の内部を空乏層とすることによ
り、高い量子効率を実現できる。
【００１１】また、当該フォトダイオードにおいて、第
２導電型（ｎ型又はｐ型）の半導体で形成されたベース
層（１１）を更に具備することがある。ベース層（１
１）は、半導体領域（１，７）の表面（１２）に接し、
半導体領域（１、７）の表面（８）と平行方向に伸展
し、埋込層（２）から隔離され、かつ、引き出し部
（９）に接合して形成される。ベース層（１１）が設け
られているために、バイアスの印加時に、半導体領域
（１、７）の表面から深さ方向に空乏層が伸びる。埋込
層（２）から伸びる空乏層と合わせて、半導体領域
（１、７）のうち、ベース層（１１）と埋込層（２）に
挟まれた領域を全て空乏層とすることができる。
【００１２】このとき、半導体領域（１，７）の表面
（８）と埋込層（２）との間の距離は、前記半導体領域
に入射される光の吸収係数に応じて決められることが望
ましい。光の吸収係数に応じて、半導体領域（１，７）
の表面（８）と埋込層（２）の間の距離を決めることに
より、量子効率を高くし、あるいは、半導体領域におい
て、光検出に寄与しない部分を小さくすることができ
る。半導体領域（１，７）の表面（８）と埋込層（２）
との間の距離は、前記吸収係数をαとしたとき、１／α
以上になるように選ばれることが望ましい。量子効率を
高くすることができる。
【００１３】また、当該フォトダイオードにおいて、半
導体領域（１，７）と、埋込層（２）と、ベース層（１
１）のそれぞれのドーパントの濃度は、埋込層（２）と
ベース層（１１）との間の空間が全て空乏層になるよう
に選ばれるのが望ましい。ドーパントの濃度は、ベース
層（１１）と埋込層（２）の間の距離に応じて決められ
る。埋込層（２）とベース層（１１）との間の空間を空
乏化して、高い量子効率を実現できる。
【００１４】また、当該フォトダイオードは、第２導電
型（ｎ型又はｐ型）を有する一以上の第２埋込層（１
３）を更に具備することもある。第２埋込層（１３）の
それぞれは、半導体領域（１，７）の内部に形成され、
半導体領域（１，７）の表面（８）に平行に伸展し、埋
込層（２）とベース層（１１）から隔離され、引き出し
部（９）に接合する。空乏層の体積を更に大きくし、高
い量子効率を実現できる。
【００１５】この場合、半導体領域（１，７）と、埋込
層（２）と、第２埋込層（１３）と、ベース層（１１）
とのそれぞれのドーパントの濃度は、埋込層（２）と第
２埋込層（１３）との間の空間と、第２埋込層（１３）
同士の間の空間と、第２埋込層（１３）とベース層（１
１）の間の空間とが、全て空乏層になるように選ばれ
る。埋込層（２）と第２埋込層（１３）との間の空間
と、第２埋込層（１３）同士の間の空間と、第２埋込層
（１３）とベース層（１１）の間の空間とを空乏化し、
高い量子効率を実現できる。
【００１６】また、当該フォトダイオードは、第１導電
型（ｐ型又はｎ型）の半導体で形成された他のベース層
（３６）を更に具備することもある。他のベース層（３
６）は、半導体領域（３１、３３）の表面（３４）に接
し、半導体領域（３１、３３）の表面（３４）と平行方
向に伸展し、且つ、埋込層（３２）から隔離されるよう
に形成されている。光（５０）が入射されたときに、埋
込層（３２）と他のベース層（３６）の間に形成された
空乏層で発生した正孔（５２）は、その空乏層に隣接し
又は近傍にある他のベース層（３６）に移動して光電流
となる。高い量子効率を有すると共に、高速動作に適し
た構造を有するフォトダイオードが形成される。
【００１７】この場合、半導体領域（３１、３７）と、
埋込層（３２）と、他のベース層（３６）とのそれぞれ
のドーパントの濃度は、埋込層（３２）と他のベース層
（３６）との間の空間が全て空乏層になるように選ばれ
ていることが望ましい。
【００１８】また、当該フォトダイオードは、第１導電
型（ｐ型又はｎ型）を有する半導体で形成されたガード
リング（１６、３８）を更に具備するのが望ましい。ガ
ードリング（１６、３８）は、半導体領域（１、７、３
１、３３）の表面に接して形成される。ガードリング
（１６、３８）は、ベース層（１１、３６）と引き出し
部（９、３５）から隔離され、ベース層（１１、３６）
と引き出し部（９、３５）とを包囲する。ガードリング
（１６、３８）の不純物濃度は、半導体領域（１、７、
３１、３３）の表面のうちガードリング（１６、３８）
の外部である部分と、ベース層（１１、３６）及び引き
出し部（９、３５）とを、実質的に電気的に分離するよ
うに選ばれる。このことにより当該フォトダイオードは
半導体基板（１）に設けられた他の素子（図示されな
い）から電気的に分離される。
【００１９】本発明によるフォトダイオードの製造方法
は、第１導電型（ｐ型又はｎ型）を有する半導体領域
（１、７、３１、３３）の内部に、第１導電型（ｐ型又
はｎ型）と異なる第２導電型（ｎ型又はｐ型）を有する
埋込層（２、３２）を形成することと、第２導電型（ｎ
型又はｐ型）を有する引き出し部（９、３５）を形成す
ることとを具備する。埋込層（２、３２）は、半導体領
域（１、７、３１、３３）の表面（８、３４）に平行し
て形成される。引き出し部（９、３５）は、半導体領域
（１、７、３１、３３）の表面（１０、３４）から、半
導体領域（１、７、３１、３３）の深さ方向に伸展し、
埋込層（２、３２）の一部に接合して形成される。半導
体領域（１、７、３１、３３）の内部が空乏化された、
量子効率の高いフォトダイオードを製造できる。
【００２０】更に、第１導電型（ｐ型又はｎ型）を有す
る半導体領域（１、７）の内部に、第１導電型（ｐ型又
はｎ型）と異なる第２導電型（ｎ型又はｐ型）を有する
埋込層（２）を形成することは、第１導電型（ｐ型又は
ｎ型）を有する第１半導体部分（１）の表面（３）の一
部に、埋込層（２）を形成することと、第１半導体部分
（１）と埋込層（２）とに接合して、第１導電型（ｐ型
又はｎ型）を有する第２半導体部分（７）を形成するこ
ととを含む。これにより、簡便な方法で埋込層（２）を
形成できる。
【００２１】また、半導体領域（１，７）の表面（１
２）に、第２導電型（ｎ型又はｐ型）を有する半導体で
あるベース層（１１）を形成することを更に具備するこ
とが望ましい。ベース層（１１）は、埋込層（２）から
隔離され、かつ、引き出し部（９）に接合して形成され
る。半導体領域（１、７）の表面からも深さ方向に空乏
層が伸びた、高い量子効率を有するフォトダイオードを
製造できる。
【００２２】また、第１導電型（ｐ型又はｎ型）を有す
る半導体領域（１，７）の内部に、第２導電型（ｎ型又
はｐ型）を有する一つ以上の第２埋込層（１３）を形成
することを更に具備することがある。第２埋込層（１
３）は、埋込層（２）から隔離して、半導体領域（１，
７）の表面（８）に平行に伸展する。引き出し部（９）
は、第２埋込層（１３）の一部に接合する。空乏層の体
積が更に大きく、量子効率が高いフォトダイオードを製
造できる。
【００２３】また、半導体領域（３１、３３）の表面
（３４）に、第１導電型（ｐ型又はｎ型）を有する半導
体である他のベース層（３６）を形成することを更に具
備することがある。このとき、他のベース層（３６）
は、埋込層（３２）から隔離されて形成される。
【００２４】光検出の際には、ガードリング（１６）は
ＧＮＤに接地され、引き出し部（９）には正の電圧が印
加される。電圧の大きさは、ベース層（１１）と埋込部
（２）の間の領域が全て空乏層となるように決められ
る。ベース層（１１）と埋込部（２）の間の領域を空乏
化して、高い量子効率を実現する。
【００２５】
【発明の実施の形態】図面に一致対応して、本発明によ
るフォトダイオードの実施の形態は、埋込層が基板とと
もに設けられている。その埋込層２は、図１に示されて
いるように、基板１に接合する。
【００２６】基板１は第１導電型を有する半導体であ
る。第１導電型は、ｐ型導電型である。基板１のドーパ
ント濃度は約１×１０１５ｃｍ−３である。基板１はそ
の表面に第１表面３を有する。第１表面３は、第１面４
と第２面５とを有する。第１面４は、フォトダイオード
が形成される領域を指定する。
【００２７】埋込層２は、第１面４を共有して基板１に
接合する。埋込層２は、第２導電型を有する半導体であ
る。第２導電型は、第１導電型とは異なる導電型であ
り、ｎ型導電型である。埋込層２のドーパント濃度は約
２×１０１８ｃｍ−３である。埋込層２は、第３面６を
有する。
【００２８】なお、第１導電型はｎ型導電型、第２導電
型はｐ型導電型であることも可能である。本実施の形態
では、第１導電型はｐ型導電型、第２導電型はｎ型導電
型であるとして説明される。
【００２９】エピタキシャル層７は、第２面５を共有し
て基板１に接合する。更に、エピタキシャル層７は、第
３面６を共有して埋込層２に接合する。エピタキシャル
層７は、その表面として第２表面８を有する。第２表面
８は、第２面５と平行な面である。第２表面８から埋込
層２までの距離は、検出する光の吸収係数に応じて決め
られる。エピタキシャル層７の検出する光に対する吸収
係数をαとしたとき、第２表面８から埋込層２までの距
離は、１／α以上とされる。エピタキシャル層７の厚さ
は、１０〜２０μｍの間で選ばれることになる。エピタ
キシャル層７は、ｐ型半導体で形成される。エピタキシ
ャル層７のドーパント濃度は埋込層のドーパント濃度よ
り低い。エピタキシャル層７のドーパント濃度は、基板
１のドーパント濃度と同じ約１×１０１５ｃｍ−３であ
る。
【００３０】引き出し部９がエピタキシャル層７の一部
に形成される。引き出し部９は、第４面１０を有する。
第４面１０は、エピタキシャル層７の有する第２表面８
の一部である。引き出し部９は、第６面１０から基板の
深さ方向に形成され、埋込層２の一部に接合する。引き
出し部９は、ｎ型半導体で形成される。引き出し部９の
ドーパント濃度は約２×１０１８ｃｍ−３である。
【００３１】更に、ベース層１１がエピタキシャル層７
の一部に形成される。ベース層１１は、第５面１２を有
する。第５面１２は、エピタキシャル層の有する第２表
面８の一部である。ベース層１１は、埋込層２から見て
鉛直方向上方に形成される。ベース層１１は、埋込層２
と実質的に平行に形成される。ベース層１１は、引き出
し部９と接合されている。ベース層１１と引き出し部９
とは電気的に接続される。ベース層１１は、ｎ型半導体
で形成される。ベース層１１のドーパント濃度は約２×
１０１８ｃｍ−３である。
【００３２】基板１と埋込層２、埋込層２とエピタキシ
ャル層７、引き出し部９とエピタキシャル層７、エピタ
キシャル層７とベース層１１とは、それぞれｐｎ接合を
形成する。接合面付近に空乏層が形成される。埋込層
２、エピタキシャル層７、及びベース層１１のドーパン
ト濃度は上述のものに限られない。それらのドーパント
濃度は、埋込層２とベース層１１に挟まれた空間がすべ
て空乏層になるように選ばれる。
【００３３】更に、第１ガードリング１４がエピタキシ
ャル層７の一部に形成される。第１ガードリング１４
は、ベース層１１と引き出し部９とを取り囲むようにリ
ング状に形成される。第１ガードリング１４は、ベース
層１１と引き出し部９とから隔離されている。第１ガー
ドリング１４は、第６面１５を有する。第６面１５は、
エピタキシャル層７の有する第２表面８の一部である。
第１ガードリング１４は、ｎ型半導体により形成され
る。第１ガードリング１４のドーパント濃度は、約２×
１０１８ｃｍ−３である。
【００３４】更に、第２ガードリング１６がエピタキシ
ャル層７の一部に形成される。第２ガードリング１６
は、第１ガードリングを取り囲むようにリング状に形成
される。第２ガードリング１６は、第１ガードリングか
ら隔離されている。第２ガードリング１６は、ｐ型半導
体により形成される。第２ガードリング１６は、フォト
ダイオードの接地端子となる。光検出時に発生する正孔
は、第２ガードリング１６から引き出される。加えて、
第２ガードリング１６はフォトダイオードを、半導体基
板上に設けられた他の素子（図示されない）から分離す
る。第２ガードリング１６のドーパント濃度は、素子分
離をするように選ばれる。具体的には、第２ガードリン
グ１６のドーパント濃度は、約２×１０１８ｃｍ−３で
ある。
【００３５】エピタキシャル層７の有する第２表面８の
上に、第１層間絶縁膜１８と、第１配線層１９と、第１
プラグ２０とが形成される。第１層間絶縁膜１８は、Ｓ
ｉＯ ２膜とＳｉＮ膜の積層膜である。第１層間絶縁膜１
８はＳｉＯ２膜の単層膜であることも可能である。引き
出し部９と、第１ガードリング１４と、第２ガードリン
グ１６とは、第１プラグ２０により第１配線層１９に接
続される。
【００３６】第１層間絶縁膜１８と第１配線層１９との
上に、第２層間絶縁膜２１と、第２配線層２２と、第２
プラグ２３とが形成されている。第２プラグ２３は、第
１配線層１９と、第２配線層２２とを接続する。更に、
第２層間絶縁膜２１と、第２配線層２２の上には、パッ
シベーション層２９が形成されている。
【００３７】第１の実施の形態のフォトダイオードは、
エピタキシャル層７をｐ型半導体とし、埋込層２、ベー
ス層１１及び引き出し部９をｎ型半導体としたｐｎ接合
により光を検出する。光検出の際には、第２ガードリン
グ１６は接地される。引き出し部９と、第１ガードリン
グ１４とに正の電圧が印加される。電圧の大きさは、ベ
ース層１１と埋込部２の間の領域が全て空乏層となるよ
うに決められる。ｐｎ接合に対しては、逆バイアスが印
加されることになる。バイアスを印加したときの光電流
により光を検出する。
【００３８】なお、第１の実施の形態において、第１ガ
ードリング１４がない構造も可能である。これにより、
工程が簡略化される。ベース層１１がない構造も可能で
ある。量子効率は低下するが、工程が簡略化される。
【００３９】更に、第１の実施の形態において、ｐ型半
導体の代わりにｎ型半導体、ｎ型半導体の代わりにｐ型
半導体を用いる構造も可能である。更に、第２層間絶縁
膜、第２配線層、第２プラグがない構造も可能である。
また、第２層間絶縁膜、第２配線層の上に、更に一以上
の層間絶縁膜及び配線層を有する構造も可能である。
【００４０】本発明による第１の実施の形態のフォトダ
イオードの製造方法の工程断面図が図２から図１１に示
されている。まず、図２に示されているように、ｐ型半
導体である基板１の一部にドーパントとしてヒ素が注入
され、埋込層２が形成される。埋込層２のドーパント濃
度は約２×１０１８ｃｍ−３である。続いて、図３に示
されているように、エピタキシャル層７が成長される。
エピタキシャル層７は、ｐ型半導体である。エピタキシ
ャル層７のドーパントの濃度は約１×１０１５ｃｍ−３
である。
【００４１】続いて、シリコン酸化膜２４が成長され
る。シリコン酸化膜２４の厚さは約３０００Åである。
その後、フォトレジストが塗布され、露光される。図４
に示されているように、引き出し部９と第１ガードリン
グ１４とが形成されない領域の直上に、フォトレジスト
層２５が形成される。
【００４２】その後、フォトレジスト層２５をマスクと
してシリコン酸化膜２４がエッチングされる。引き出し
部９と第１ガードリング１４とが形成される領域の直上
に開口部が設けられる。続いて、図５に示されているよ
うに、シリコン酸化膜２４とフォトレジスト層２５とを
マスクとして、引き出し部９と第１ガードリング１４と
なる領域に、ドーパントとしてリンが注入される。リン
の注入濃度は、引き出し部９と第１ガードリング１４の
リン濃度が、約２×１０１８ｃｍ−３となるように定め
られる。
【００４３】その後、フォトレジスト層２５と、シリコ
ン酸化膜２４が順次除去される。続いて、約３００Åの
シリコン酸化膜２６が形成される。シリコン酸化膜２６
は、不純物注入時のダメージを減少する。その後、高温
アニール処理がなされる。図６に示されているように、
引き出し部９と第１ガードリング１４とが形成される。
【００４４】続いて、フォトレジストが塗付され、露光
される。図７に示されているように、第２ガードリング
１６が形成される領域の直上以外の領域に、フォトレジ
スト層２７が形成される。その後、フォトレジスト層２
７をマスクとしてＢＦ２が注入される。図８に示されて
いるように、第２ガードリング１６が形成される。ＢＦ
２の注入濃度は、第２ガードリング１６のボロン濃度が
約２×１０１８ｃｍ− ３となるように定められる。
【００４５】続いて、フォトレジストが塗付され、露光
される。図９に示されているように、ベース層１１が形
成される領域の直上以外の領域に、フォトレジスト層２
８が形成される。その後、図１０に示されているよう
に、フォトレジスト層２８をマスクとしてリンが注入さ
れる。ベース層１１が形成される。リンの注入濃度は、
ベース層１１のリン濃度が約２×１０１８ｃｍ−３とな
るように定められる。続いて、フォトレジスト層２８、
シリコン酸化膜２６が順次除去される。
【００４６】その後、図１１に示されているように、配
線工程が行われる。その配線工程は、半導体装置の製造
方法として周知であるものと同様である。シリコン酸化
膜により第１層間絶縁膜１８が、タングステンにより第
１プラグ２０が、アルミニウムにより第１配線層１９が
順次形成される。同様に、第２層間絶縁膜２１と、第２
プラグ２３と、第２配線層２２とが順次形成される。そ
の後、パッシベーション層２９が形成され、図１に示さ
れている本実施の形態のフォトダイオードの製造が完了
する。
【００４７】本発明による第１の実施の形態のフォトダ
イオードは、従来のフォトダイオードと比べ、約２倍の
量子効率を実現できる。その理由は以下のとおりであ
る。フォトダイオードは、入射した光が空乏層領域に発
生する電子・正孔対を光電流として取り出して、光を検
知するデバイスである。本発明による第１の実施の形態
のフォトダイオードは、公知のフォトダイオードよりも
空乏層の体積を大きくすることができる。そのため、量
子効率を大きくすることができる。
【００４８】本発明による第１の実施の形態のフォトダ
イオードの空乏層の体積が大きくなる理由は以下のとお
りである。第１の理由は、埋込層２が設けられているこ
とである。そのため、エピタキシャル層７の内部及び基
板１を空乏層として活用できる。第２の理由は、基板１
の不純物濃度が低いためである。そのため、本発明のフ
ォトダイオードの製造工程中に含まれる高温度の処理工
程によっても基板１からエピタキシャル層７に不純物が
拡散することがない。そのため、エピタキシャル層７の
不純物濃度は、低い濃度を保つ。不純物濃度が低く保た
れることにより空乏層幅が大きくなる。
【００４９】以上述べられたように、本発明による第１
の実施の形態のフォトダイオードは、大きな量子効率を
実現することができる。また、本発明による第１の実施
の形態のフォトダイオードの製造方法により、量子効率
の高いフォトダイオードを製造することができる。
【００５０】続いて、本発明による第２の実施の形態が
述べられる。本発明による第２の実施の形態のフォトダ
イオードの構造は、第１の実施の形態のフォトダイオー
ドの構造と類似する。相違点は、図１２に示されている
ように、埋込層２とベース層１１との間に、更に第２埋
込層１３が設けられる点である。第２埋込層１３はエピ
タキシャル層７の表面に平行方向に伸展し、引き出し部
９に接合する。複数の第２埋込層１３が設けられること
も可能である。それぞれの第２埋込層１３は引き出し部
９に接合する。
【００５１】本発明による第２の実施の形態のフォトダ
イオードの製造工程が以下で説明される。まず、ｐ型半
導体である基板の一部にドーパントとしてヒ素が注入さ
れ、埋込層２が形成される。埋込層２が形成された後の
断面の構造は、図２に示されているものと同様である。
埋込層２のドーパント濃度は約２×１０１８ｃｍ−３で
ある。続いて、図１４に示されているように、第１エピ
タキシャル層７ａが成長される。エピタキシャル層７ａ
は、ｐ型半導体である。第１エピタキシャル層７ａのド
ーパントの濃度は約１×１０１５ｃｍ−３である。
【００５２】次に、第１エピタキシャル層７ａの一部に
ドーパントとしてヒ素が注入され、図１５に示されてい
るように第２埋込層１３が形成される。第２埋込層１３
のドーパント濃度は約２×１０１８ｃｍ−３である。そ
の後、図１６に示されているように、第２エピタキシャ
ル層７ｂが成長される。第１エピタキシャル層７ａと第
２エピタキシャル層７ｂとは、エピタキシャル層７を形
成する。
【００５３】以下の工程は、第１の実施の形態のフォト
ダイオードの製造方法と同様である。即ち、第１の実施
の形態のフォトダイオードの製造方法の、引き出し部９
と第１ガードリング１４の形成の工程から、パッシベー
ション層２９の形成の工程までと同様の工程が行われ
る。以上の工程により、第２の実施の形態のフォトダイ
オードが製造される。
【００５４】なお、第２の実施の形態において、第２埋
込層１３は複数形成され得る。このとき、第１エピタキ
シャル層７ａの形成の工程と、第２埋込層１３の形成の
工程は、所望の数だけ繰り返される。第２埋込層１３の
それぞれは、エピタキシャル層７の表面に平行に伸展す
る。第２埋込層１３のそれぞれは、埋込層２とベース層
１１から隔離されて形成される。第２埋込層１３のそれ
ぞれは、引き出し部９に接合する。
【００５５】第２の実施の形態のフォトダイオードは、
第２埋込層１３も、空乏層の体積の増加に寄与する。そ
のため、更に量子効率を向上することができる。また、
第２の実施の形態のフォトダイオードの製造方法によ
り、更に空乏層の体積が大きく、量子効率の高いフォト
ダイオードを製造することができる。
【００５６】続いて、本発明による第３の実施の形態が
述べられる。図１７は、本発明による第３の実施の形態
のフォトダイオードの構成を示す。
【００５７】本発明による第３の実施の形態のフォトダ
イオードの構造は、第１の実施の形態のフォトダイオー
ドの構造とほぼ同様である。しかし、第１の実施の形態
においては、ベース層１１がｎ型半導体で形成されてい
るが、第３の実施の形態のベース層３６はｐ型半導体で
形成されている点で、第３の実施の形態と第１の実施の
形態とは異なる。以下、第３の実施の形態について説明
する。
【００５８】第３の実施の形態のフォトダイオードは、
基板３１を備えている。基板３１はｐ型導電型を有する
半導体である。基板３１のドーパント濃度は約１×１０
１５ｃｍ−３である。基板３１のドーパント濃度は、第
１の実施の形態で説明されたのと同様の理由により、積
極的に低くされている。
【００５９】基板３１に接合して、埋込層３２が形成さ
れている。埋込層３２は、ｎ型導電型である。埋込層３
２のドーパント濃度は約２×１０１８ｃｍ−３である。
【００６０】基板３１と埋込層３２に接合して、エピタ
キシャル層３３が形成されている。エピタキシャル層３
３は、基板３１と埋込層３２に対向する表面３４を有す
る。表面３４から埋込層３２までの距離は、検出する光
の吸収係数に応じて決められている。エピタキシャル層
３３の検出する光に対する吸収係数をαとしたとき、表
面３４から埋込層３２までの距離は、１／α以上とされ
ている。この結果、エピタキシャル層３３の厚さは、１
０〜２０μｍの間で選ばれることになる。エピタキシャ
ル層３３は、ｐ型半導体で形成されている。エピタキシ
ャル層３３のドーパント濃度は埋込層３２のドーパント
濃度より低くされており、基板３１のドーパント濃度と
同じ約１×１０１５ｃｍ−３である。
【００６１】エピタキシャル層３３には、引き出し部３
５が形成されている。引き出し３５は、表面３４から基
板３１の深さ方向に形成され、埋込層３２の一部に接合
する。引き出し部３５は、ｎ型半導体で形成されてい
る。引き出し部３５のドーパント濃度は約２×１０１８
ｃｍ−３である。
【００６２】エピタキシャル層３３には、更に、ベース
層３６が形成されている。ベース層３６は、エピタキシ
ャル層３３の表面３４に接している。ベース層３６は、
ベース層３６は、埋込層３２から見て鉛直方向上方に形
成されている。ベース層３６は、埋込層３２と実質的に
平行に形成されている。
【００６３】ベース層３６は、第１の実施の形態のベー
ス層１１とは異なり、ｐ型半導体で形成されている。ベ
ース層３６のドーパント濃度は約２×１０１８ｃｍ−３
である。更に、ベース層３６は、引き出し部３５に接合
されていない。この点も、第１の実施の形態のベース層
１１と引き出し部９とが接合されているのと異なる。
【００６４】基板３１と埋込層３２、埋込層３２とエピ
タキシャル層３３、引き出し部３５とエピタキシャル層
３３とは、それぞれｐｎ接合を形成する。そのｐｎ接合
の接合面付近に空乏層が形成される。埋込層３２とベー
ス層３６に挟まれた空間は、実質的に、その全体が、空
乏層となっている。
【００６５】埋込層３２、エピタキシャル層３３のドー
パント濃度は、埋込層３２とベース層３６に挟まれた空
間の実質的に全体が、空乏層になるように選ばれてい
る。埋込層３２、エピタキシャル層３３のドーパント濃
度は、上述のものに限られないが、埋込層３２とベース
層３６に挟まれた空間の実質的に全体が空乏層になると
いう条件を満足することが望ましい。
【００６６】更に、エピタキシャル層３３には、第１ガ
ードリング３７が形成されている。第１ガードリング３
７は、エピタキシャル層３３の表面３４に接し、且つ、
引き出し部３５とベース層３６とを取り囲むようにリン
グ状に形成されている。第１ガードリング３７は、引き
出し部３５とベース層３６とから隔離されて形成されて
いる。第１ガードリング３７は、ｎ型半導体により形成
されている。第１ガードリング３７のドーパント濃度
は、約２×１０１８ｃｍ−３である。
【００６７】更に、エピタキシャル層３３には、第２ガ
ードリング３８が形成されている。第２ガードリング３
８は、第１ガードリング３７を取り囲むようにリング状
に形成されている。第２ガードリング３８は、第１ガー
ドリング３３から隔離されて形成されている。第２ガー
ドリング３８は、ｐ型半導体により形成されている。光
検出時に発生する正孔は、第２ガードリング３８から引
き出される。加えて、第２ガードリング３８はフォトダ
イオードを、半導体基板上に設けられた他の素子（図示
されない）から分離する。第２ガードリング３８のドー
パント濃度は、素子分離をするように選ばれる。具体的
には、第２ガードリング３８のドーパント濃度は、約２
×１０１８ｃｍ−３である。
【００６８】エピタキシャル層３３の上には、第１層間
絶縁膜３９と、第１配線層４０と、第１プラグ４１とが
形成されている。第１層間絶縁膜３９は、ＳｉＯ２膜と
ＳｉＮ膜の積層膜である。第１層間絶縁膜３９はＳｉＯ
２膜の単層膜であることも可能である。引き出し部３
５、ベース層３６、第１ガードリング３７、第２ガード
リング３８とは、第１プラグ４１により第１配線層４０
に接続されている。
【００６９】第１層間絶縁膜３９と第１配線層４０との
上には、第２層間絶縁膜４２と、第２配線層４３と、第
２プラグ４４とが形成されている。第２プラグ４４は、
第１配線層４０と第２配線層４３とを接続している。第
２層間絶縁膜４２と、第２配線層４の上には、パッシベ
ーション層４５が形成されている。
【００７０】第３の実施の形態のフォトダイオードは、
エピタキシャル層３３とベース層３６とをｐ型半導体と
し、埋込層３２、引き出し部３５をｎ型半導体としたｐ
ｎ接合により光を検出する。光検出の際には、ベース層
３６が接地される。更に、引き出し部３５に正の電圧が
印加される。電圧の大きさは、埋込部３２とベース層３
６の間の領域が全て空乏層となるように決められる。ｐ
ｎ接合に対しては、逆バイアスが印加されることにな
る。バイアスを印加したときの光電流により光が検出さ
れる。
【００７１】続いて、第３の実施の形態のフォトダイオ
ードの製造方法について説明する。第３の実施の形態の
フォトダイオードの製造方法は、第１の実施の形態のフ
ォトダイオードの製造方法とほぼ同様である。第３の実
施の形態のフォトダイオードの製造方法は、ベース層を
形成する工程が、第１の実施の形態と異なる。
【００７２】まず、第１の実施の形態と同様にして、図
１８に示されているように、基板３１の上に埋込層３
２、エピタキシャル層３３、引き出し部３５、第１ガー
ドリング３７、第２ガードリング３８及びシリコン酸化
膜４６が形成される。ここで、エピタキシャル層３３を
被覆するシリコン酸化膜４６は、不純物注入時のダメー
ジを減少するための保護膜である。埋込層３２、エピタ
キシャル層３３、引き出し部３５、第１ガードリング３
７、第２ガードリング３８及びシリコン酸化膜４６が形
成される過程は、第１の実施の形態と同様であるので説
明されない。
【００７３】続いて、フォトレジストが塗付され、露光
される。図１９に示されているように、ベース層３６が
形成される領域の直上以外の領域に、フォトレジスト層
４７が形成される。第１の実施の形態とは異なり、フォ
トレジスト層４７は引き出し層３５を被覆するように形
成される。その結果、ベース層３６は、引き出し層３５
から分離されて形成される。
【００７４】その後、図１０に示されているように、フ
ォトレジスト層４７をマスクとしてＢＦ２が注入され、
ベース層３６が形成される。ＢＦ２の注入濃度は、ベー
ス層３６のボロン濃度が約２×１０１８ｃｍ−３となる
ように定められる。続いて、フォトレジスト層４７、シ
リコン酸化膜４６が順次除去される。
【００７５】その後、第１の実施の形態と同様にして、
配線工程が行われ、図１７に示された構造を有する第３
の実施の形態のフォトダイオードの製造が完了する。
【００７６】第３の実施の形態のフォトダイオードは、
第１及び第２の実施の形態のフォトダイオードと同様
に、体積が大きい空乏層が形成されるため、量子効率が
高い。即ち、第３の実施の形態のフォトダイオードは、
第１の実施の形態のフォトダイオードと同様に、エピタ
キシャル層３３の内部及び基板３１を空乏層として活用
できる。更に、基板３１の不純物濃度を低くすることが
でき、そのため、製造工程中に含まれる高温度の処理工
程によっても基板３１からエピタキシャル層３３に不純
物が拡散することがない。そのため、エピタキシャル層
３３の不純物濃度は、低い濃度を保つ。不純物濃度が低
く保たれることにより空乏層幅が大きくなる。
【００７７】更に、第３の実施の形態のフォトダイオー
ドは、第１及び第２の実施の形態のフォトダイオードよ
りも、応答速度が速い。その理由を以下で説明する。
【００７８】第１及び第２の実施の形態のフォトダイオ
ードに光４８が入射されると、図２１に示されているよ
うに、埋込層２とベース層１１との間の空間に形成され
た空乏層に、電子４９と正孔５０とが発生する。電子４
９は、埋込層２に移動して光電流になる。一方、正孔５
０が光電流になるには、埋込層２とベース層１１との間
の空間から、第２ガードリング１６にまで移動されなく
てはならない。従って、正孔５０は、長い距離を移動す
ることを強いられる。
【００７９】一方、第３の実施の形態のフォトダイオー
ドに、光５０が入射されると、図２２に示されているよ
うに、埋込層３２とベース層３６との間の空間に形成さ
れた空乏層に、電子５１と正孔５２とが発生する。電子
は、第１及び第２の実施の形態と同様に、埋込層３２に
移動して光電流になる。しかし、正孔５２は、第１及び
第２の実施の形態とは異なり、その空乏層に隣接するベ
ース層３６に移動して光電流になる。従って、正孔５２
が移動する距離は短い。ゆえに、第３の実施の形態のフ
ォトダイオードは、第１及び第２の実施の形態のフォト
ダイオードよりも、応答速度を速くすることができる。
【００８０】このように、第３の実施の形態により、量
子効率が高く、且つ、応答速度が速いフォトダイオード
が実現される。
【００８１】
【発明の効果】本発明のフォトダイオードは、量子効率
を大きくすることができる。また、本発明のフォトダイ
オードの製造方法により、量子効率の大きいフォトダイ
オードを製造することができる。
【００８２】また、本発明のフォトダイオードは、応答
速度が速い。
【００８３】また、本発明のフォトダイオードは、量子
効率が高く、且つ、応答速度が速い。
【図面の簡単な説明】
【図１】本発明による第１の実施の形態のフォトダイオ
ードの構造を示す断面図である。
【図２】本発明による第１の実施の形態のフォトダイオ
ードの製造工程を示しており、埋込層２の形成後の断面
図である。
【図３】本発明による第１の実施の形態のフォトダイオ
ードの製造工程を示しており、エピタキシャル層７の形
成後の断面図である。
【図４】本発明による第１の実施の形態のフォトダイオ
ードの製造工程を示しており、引き出し部９と第１ガー
ドリング１４とが形成されない領域の直上に、フォトレ
ジスト層２５が形成された後の構造の断面図である。
【図５】本発明による第１の実施の形態のフォトダイオ
ードの製造工程を示しており、引き出し部９と第１ガー
ドリング１４となる領域にリンが注入された後の構造の
断面図である。
【図６】本発明による第１の実施の形態のフォトダイオ
ードの製造工程を示しており、リン注入後に高温アニー
ルした後の構造の断面図である。
【図７】本発明による第１の実施の形態のフォトダイオ
ードの製造工程を示しており、第２ガードリング１６が
形成される領域の直上以外の領域に、フォトレジスト層
２７が形成された後の構造の断面図である。
【図８】本発明による第１の実施の形態のフォトダイオ
ードの製造工程を示しており、第２ガードリング１６が
形成された後の構造の断面図である。
【図９】本発明による第１の実施の形態のフォトダイオ
ードの製造工程を示しており、ベース層１１が形成され
る領域の直上以外の領域に、フォトレジスト層２８が形
成された後の構造の断面図である。
【図１０】本発明による第１の実施の形態のフォトダイ
オードの製造工程を示しており、ベース層１１が形成さ
れた後の構造の断面図である。
【図１１】本発明による第１の実施の形態のフォトダイ
オードの製造工程を示しており、第１層間絶縁膜１８、
第１配線層１９、第１プラグ２０が形成された後の構造
の断面図である。
【図１２】本発明による第２の実施の形態のフォトダイ
オードの構造を示す図である。
【図１３】公知のフォトダイオードの構造を示す図であ
る。
【図１４】本発明による第２の実施の形態のフォトダイ
オードの製造工程を示しており、第１エピタキシャル層
７ａが形成された後の構造の断面図である。
【図１５】本発明による第２の実施の形態のフォトダイ
オードの製造工程を示しており、第２埋込層１３が形成
された後の構造の断面図である。
【図１６】本発明による第２の実施の形態のフォトダイ
オードの製造工程を示しており、第２エピタキシャル層
７ｂが形成された後の構造の断面図である。
【図１７】本発明による第３の実施の形態のフォトダイ
オードの構造を示す断面図である。
【図１８】本発明による第３の実施の形態のフォトダイ
オードの製造工程を示しており、第２ガードリング３８
が形成された後の構造の断面図である。
【図１９】本発明による第３の実施の形態のフォトダイ
オードの製造工程を示しており、ベース層３６が形成さ
れる領域の直上以外の領域に、フォトレジスト層４７が
形成された後の構造の断面図である。
【図２０】本発明による第１の実施の形態のフォトダイ
オードの製造工程を示しており、ベース層３６が形成さ
れた後の構造の断面図である。
【図２１】第１の実施の形態のフォトダイオードの動作
を説明するための図である。
【図２２】第３の実施の形態のフォトダイオードの動作
を説明するための図である。
【符号の説明】
１、３１：基板 ２、３２：埋込層 ７、３３：エピタキシャル層 ９、３５：引き出し部 １１、３６：ベース層 １３：第２埋込層 １６：第２ガードリング

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型を有する半導体領域と、 前記半導体領域の内部に形成された、前記第１導電型と
    異なる第２導電型を有する埋込層と、 前記第２導電型を有する半導体により形成された引き出
    し部とを具備し、 前記埋込層は、前記半導体領域の表面に平行に伸展し、 前記引き出し部は、前記半導体領域の表面から前記半導
    体領域の深さ方向に伸展して前記埋込層の一部に接合す
    るフォトダイオード。
  2. 【請求項２】 請求項１において、 前記第２導電型の半導体で形成されたベース層を更に具
    備し、 前記ベース層は、前記半導体領域の表面に接し、前記半
    導体領域の表面と平行方向に伸展し、且つ、前記埋込層
    から隔離されるように形成され、且つ、前記引き出し部
    に電気的に接続された、 フォトダイオード。
  3. 【請求項３】 請求項２において、 前記半導体領域と、前記埋込層と、前記ベース層とのそ
    れぞれのドーパントの濃度は、 前記埋込層と前記ベース層との間の空間が全て空乏層に
    なるように選ばれたフォトダイオード。
  4. 【請求項４】 請求項１又は請求項２において、 前記第２導電型を有する一以上の第２埋込層を更に具備
    し、 前記第２埋込層のそれぞれは、前記半導体領域の内部に
    形成され、前記半導体領域の表面に平行に伸展し、前記
    埋込層と前記ベース層から隔離され、かつ、前記引き出
    し部に接合するフォトダイオード。
  5. 【請求項５】 請求項４において、 前記半導体領域と、前記埋込層と、前記第２埋込層と、
    前記ベース層とのそれぞれのドーパントの濃度は、 前記埋込層と前記第２埋込層との間の空間と、前記第２
    埋込層同士の間の空間と、前記第２埋込層と前記ベース
    層の間の空間とが、全て空乏層になるように選ばれたフ
    ォトダイオード。
  6. 【請求項６】 請求項１において、 前記第１導電型の半導体で形成された他のベース層を更
    に具備し、 前記他のベース層は、前記半導体領域の表面に接し、前
    記半導体領域の表面と平行方向に伸展し、且つ、前記埋
    込層から隔離されるように形成された、 フォトダイオード。
  7. 【請求項７】 請求項６において、 前記半導体領域と、前記埋込層と、前記他のベース層と
    のそれぞれのドーパントの濃度は、 前記埋込層と前記他のベース層との間の空間が全て空乏
    層になるように選ばれたフォトダイオード。
  8. 【請求項８】 請求項１から請求項７までのいずれか一
    の請求項において、 前記第１導電型を有する半導体で形成されたガードリン
    グを更に具備し、 前記ガードリングは、前記半導体領域の表面に形成さ
    れ、前記ベース層と前記引き出し部から隔離され、か
    つ、前記ベース層と前記引き出し部とを包囲し、 前記ガードリングの不純物濃度は、前記半導体領域の表
    面のうち前記ガードリングの外部である部分と、前記ベ
    ース層及び前記引き出し部とを、実質的に電気的に分離
    するように選ばれたフォトダイオード。
  9. 【請求項９】 請求項１から請求項８までのいずれか一
    の請求項において、前記半導体領域の表面と前記埋込層
    との間の距離は、前記半導体領域に入射される光の吸収
    係数に応じて決められたフォトダイオード。
  10. 【請求項１０】 請求項９において、 前記距離は、前記吸収係数をαとしたとき、１／α以上
    であるフォトダイオード。
  11. 【請求項１１】 第１導電型を有する半導体領域の内部
    に、前記第１導電型と異なる第２導電型を有する埋込層
    を形成することと、 前記第２導電型を有する引き出し部を形成することとを
    具備し、 前記埋込層は、半導体領域の表面に平行して形成され、 前記引き出し部は、前記半導体領域の表面から、前記半
    導体領域の深さ方向に伸展し、前記埋込層の一部に接合
    して形成されるフォトダイオードの製造方法。
  12. 【請求項１２】 請求項１１において、 前記第１導電型を有する半導体領域の内部に、前記第１
    導電型と異なる第２導電型を有する埋込層を形成するこ
    とは、 前記第１導電型を有する第１半導体部分の表面の一部
    に、前記埋込層を形成することと、 前記第１半導体部分と前記埋込層とに接合して、前記第
    １導電型を有する第２半導体部分を形成することとを含
    むフォトダイオードの製造方法。
  13. 【請求項１３】 請求項１１又は請求項１２において、 前記半導体領域の表面に、前記第２導電型を有する半導
    体であるベース層を形成することを更に具備し、 前記ベース層は、前記埋込層から隔離され、かつ、前記
    引き出し部に接合して形成されるフォトダイオードの製
    造方法。
  14. 【請求項１４】 請求項１３において、 前記半導体領域と、前記埋込層と、前記ベース層とに含
    まれるドーパントの濃度は、 前記埋込層と前記ベース層の間の空間が全て空乏層にな
    るように選ばれたフォトダイオードの製造方法。
  15. 【請求項１５】 請求項１１から請求項１４までのいず
    れか一の請求項において、 第１導電型を有する半導体領域の内部に、前記第２導電
    型を有する一つ以上の第２埋込層を形成することを更に
    具備し、 前記第２埋込層は、前記埋込層から隔離して、前記半導
    体領域の表面に平行に伸展し、 前記引き出し部は、前記第２埋込層の一部に接合するフ
    ォトダイオードの製造方法。
  16. 【請求項１６】 請求項１５において、 前記半導体領域と、前記埋込層と、前記第２埋込層と、
    前記ベース層とのそれぞれのドーパントの濃度は、前記
    埋込層と前記第２埋込層との間の空間と、前記第２埋込
    層同士の間の空間と、前記第２埋込層と前記ベース層の
    間の空間とが、全て空乏層になるように選ばれたフォト
    ダイオードの製造方法。
  17. 【請求項１７】 請求項１１又は請求項１２において、 前記第１導電型を有する半導体である他のベース層を、
    前記半導体領域の表面に形成することを更に具備し、 前記他のベース層は、前記埋込層から隔離されて形成さ
    れるフォトダイオードの製造方法。
  18. 【請求項１８】 請求項１７において、 前記半導体領域と、前記埋込層と、前記他のベース層と
    に含まれるドーパントの濃度は、 前記埋込層と前記他のベース層の間の空間が全て空乏層
    になるように選ばれたフォトダイオードの製造方法。
  19. 【請求項１９】 請求項１１から請求項１８までのいず
    れか一の請求項において、 前記第１導電型を有する半導体で形成されたガードリン
    グを形成することを更に有し、 前記ガードリングの表面は、前記半導体領域の表面上に
    あり、前記ベース層と前記引き出し部から隔離され、か
    つ、前記ベース層と前記引き出し部とを包囲し、 前記ガードリングの不純物濃度は、前記半導体領域の表
    面のうち前記ガードリングの外部である部分と、前記ベ
    ース層と前記引き出し部とを、実質的に電気的に分離す
    るように選ばれたフォトダイオードの製造方法。
JP2000226684A 1999-12-15 2000-07-27 フォトダイオード及びフォトダイオードの製造方法 Pending JP2001237452A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000226684A JP2001237452A (ja) 1999-12-15 2000-07-27 フォトダイオード及びフォトダイオードの製造方法
US09/726,315 US20010004117A1 (en) 1999-12-15 2000-12-01 Photodiode and method of manufacturing same
DE10061570A DE10061570A1 (de) 1999-12-15 2000-12-11 Fotodiode und Verfahren zu deren Herstellung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP35573199 1999-12-15
JP11-355731 1999-12-15
JP2000226684A JP2001237452A (ja) 1999-12-15 2000-07-27 フォトダイオード及びフォトダイオードの製造方法

Publications (1)

Publication Number Publication Date
JP2001237452A true JP2001237452A (ja) 2001-08-31

Family

ID=26580320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000226684A Pending JP2001237452A (ja) 1999-12-15 2000-07-27 フォトダイオード及びフォトダイオードの製造方法

Country Status (3)

Country Link
US (1) US20010004117A1 (ja)
JP (1) JP2001237452A (ja)
DE (1) DE10061570A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141119A (ja) * 2019-02-27 2020-09-03 キヤノン株式会社 光電変換装置
CN111627944A (zh) * 2019-02-27 2020-09-04 佳能株式会社 光电转换设备、成像系统、放射线成像系统和可移动物体

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030149113A1 (en) * 2001-10-12 2003-08-07 Caplan Michael J. Conductance of improperly folded proteins through the secretory pathway and related methods for treating disease
US20030236300A1 (en) * 1999-10-27 2003-12-25 Yale University Conductance of improperly folded proteins through the secretory pathway and related methods for treating disease
US7170143B2 (en) 2003-10-20 2007-01-30 Hamamatsu Photonics K.K. Semiconductor photo-detection device and radiation apparatus
KR100651499B1 (ko) * 2004-12-08 2006-11-29 삼성전기주식회사 수광소자 및 그 제조방법
US7271025B2 (en) * 2005-07-12 2007-09-18 Micron Technology, Inc. Image sensor with SOI substrate
TWI427783B (zh) * 2011-10-28 2014-02-21 Ti Shiue Biotech Inc 應用於分子檢測與鑑別的多接面結構之光二極體及其製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020141119A (ja) * 2019-02-27 2020-09-03 キヤノン株式会社 光電変換装置
CN111627944A (zh) * 2019-02-27 2020-09-04 佳能株式会社 光电转换设备、成像系统、放射线成像系统和可移动物体
US11503234B2 (en) 2019-02-27 2022-11-15 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, radioactive ray imaging system, and movable object

Also Published As

Publication number Publication date
DE10061570A1 (de) 2001-07-26
US20010004117A1 (en) 2001-06-21

Similar Documents

Publication Publication Date Title
TWI299565B (en) An image sensing device and fabrication thereof
US4847210A (en) Integrated pin photo-detector method
US4926231A (en) Integrated pin photo-detector
JP4342142B2 (ja) 半導体受光素子
US20230178677A1 (en) Single-photon avalanche photodiode
JPH01205564A (ja) 光半導体装置およびその製造方法
CN111628034A (zh) 光电探测装置的制造方法
US8445983B2 (en) Semiconductor device for performing photoelectric conversion
JP2001237452A (ja) フォトダイオード及びフォトダイオードの製造方法
CA1182199A (en) Avalanche photodiode and method of making same
CN100449795C (zh) 光电二极管及其制造方法
US20070284624A1 (en) Optical semiconductor device with sensitivity improved
JP4083553B2 (ja) 光半導体装置
US9202829B2 (en) Light sensors with infrared photocurrent suppression
JPWO2002056381A1 (ja) 半導体装置及びその製造方法
JP3592115B2 (ja) 回路内蔵型受光素子
US20090127597A1 (en) Photodiode Structure
CN111628033A (zh) 光电探测装置的制造方法
KR20210137454A (ko) 눈사태형 광검출기(변형) 및 그 제조 방법(변형)
JP2700356B2 (ja) 受光素子
JPH10209411A (ja) 半導体装置とその製造方法
JP2940818B2 (ja) 光半導体装置とその製造方法
JP2620655B2 (ja) 光半導体装置
JP2657119B2 (ja) 光半導体装置
JP2002319698A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030910