KR20210137454A - 눈사태형 광검출기(변형) 및 그 제조 방법(변형) - Google Patents

눈사태형 광검출기(변형) 및 그 제조 방법(변형) Download PDF

Info

Publication number
KR20210137454A
KR20210137454A KR1020217028107A KR20217028107A KR20210137454A KR 20210137454 A KR20210137454 A KR 20210137454A KR 1020217028107 A KR1020217028107 A KR 1020217028107A KR 20217028107 A KR20217028107 A KR 20217028107A KR 20210137454 A KR20210137454 A KR 20210137454A
Authority
KR
South Korea
Prior art keywords
layer
multiplication
avalanche
multiplication layer
notch
Prior art date
Application number
KR1020217028107A
Other languages
English (en)
Inventor
니콜라이 아파나시예비치 콜로보프
콘스탄틴 유리예비치 시타르스키
비탈리 옘마누일로비치 슈빈
드미트리 알렉세예비치 슈샤코프
세르게이 비탈리예비치 보그다노프
Original Assignee
데판 리미티드 라이어빌러티 컴퍼니 (데판 엘엘씨)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 데판 리미티드 라이어빌러티 컴퍼니 (데판 엘엘씨) filed Critical 데판 리미티드 라이어빌러티 컴퍼니 (데판 엘엘씨)
Publication of KR20210137454A publication Critical patent/KR20210137454A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0224—Electrodes
    • H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

본 개시는, 광변환기, 및 광전류의 적어도 하나의 눈사태형 증폭기를 포함하는 APD를 설명하는데, 여기서, 증폭기는 두 개의 층, 즉, 접촉층 및 증배층을 갖고, 증배층은 전체 전도성 웨이퍼 상에 형성되며, 적어도 하나의 눈사태형 증폭기의 접촉층은 증배층의 일 영역 상에 형성된다. 한편, 접촉층 외부에서, 증배층은 광변환기로서 기능한다. 이러한 설계를 통해, 광캐리어가 효율적으로 그리고 방해받지 않은 채 눈사태형 증폭기 내로 들어가는 것이 가능하게 된다. 눈사태형 증폭기에 대한 기생 표면 근처 전하 캐리어(parasite near-surface charge carriers)의 영향을 완화하기 위해, 그것의 증배 영역은, 광변환기 영역의 상부 표면에 비해, 깊어진다(deepened). 기기의 주변 영역으로부터 새어 나오는 암전류가 적은 제안된 APD 구현예는, 그것을 경쟁 제품과 동등하게 만드는 것을 가능하게 하는 더 높은 문턱 감도를 제공한다.

Description

눈사태형 광검출기(변형) 및 그 제조 방법(변형)
청구된 발명은, LiDAR, 통신 시스템, 기계 시각(machine vision), 로봇 공학, 의학, 생물학, 환경 모니터링, 등에서 널리 사용되는 빠른 고감도 기기인 눈사태형 광검출기(avalanche photodetectors: APD)에 관한 것이다.
종래의 눈사태형 광검출기(APD)는 반도체 웨이퍼 상에 배치된 다수의 반도체 층들을 포함한다.
일 군의 반도체 층들은, 신호 광자가 흡수되어 자유 캐리어, 즉, 전자 및 전자 정공을 생성하는 광변환기를 형성한다. 그 다음, 빛에 의해 생성된 이러한 전하 캐리어는 또 다른 군의 반도체 층들, 즉, 눈사태형 증폭기 내로 들어가는데, 이때, 눈사태형 증폭기 내부에는, 전하 캐리어의 눈사태형 증배(avalanche multiplication)에 충분한 전기장 강도를 갖는 영역이 형성되어 있다.
눈사태형 증폭기의 암전류를 감소시켜서 APD의 문턱 감도를 증가시키기 위해, 눈사태형 증폭기가 차지하는 면적을, 광변환기가 차지하는 면적에 비해, 더 작게 만들 수 있다.
특허문헌 US 9,035,410 및 RU 2,641,620에 개시된 APD에서, 눈사태형 증폭기(이는 두 개의 층, 즉, 접촉층 및 증배층을 포함함) 및 광변환기 둘 다 동일한 웨이퍼 상에 위치되되, 광변환기의 면적이 증폭기의 면적보다 크다.
이러한 기기의 파라미터는 추가적으로 최적화될 수 있는데, 즉, 눈사태형 증폭기의 면적을 축소시킴으로써 문턱 감도가 향상될 수 있다. 특허문헌 RU 2,641,620에 따른 APD에서, 증배층은 신호 광변환기와 동일한 전도성 유형을 갖는 반도체 재료로 만들어지고, 웨이퍼를 향하고, 또한 자율 광변환기(autonomous photoconverter)에 인접하는데, 이는, 광변환기로부터 외부 전기 회로를 통해 눈사태형 증폭기로 전송되는 광캐리어에 의해 야기되는 과도한 다크 노이즈(dark noises)를 감소시키는 것을 가능하게 한다(US 9,035,410 참조).
선행 기술의 단점
특허문헌 RU 2,641,620에 따른 APD에서, 증배층은 광변환기와 독립적으로 만들어지는데, 이는 광변환기 층에서 생성된 광캐리어가 증배층에 도달하는 것을 방해하여, 증배된 광신호 손실을 유발한다.이는 APD의 기본 파라미터인 문턱 감도를 저하시키는 결과를 낳는다.
본 개시의 목적은, 광변환기로부터 눈사태형 증폭기로의 광캐리어(photocarriers)의 비효율적인 전송에 의해 제한받지 않는 높은 문턱 감도(threshold sensitivity)를 갖는 눈사태형 광검출기(APD)를 창출하는 것이다. 게다가, 청구된 APD의 제안된 구현예들은 그것의 암전류를 감소시키는 것을 가능하게 한다. .
이러한 문제를 해결함으로써, APD의 기본 파라미터인 문턱 감도를 향상시킬 수 있다.
본 청구된 발명은, 전도성 웨이퍼의 전체에 걸쳐 증배층을 배치함으로써, 광변환기로부터 눈사태형 증폭기로 광캐리어를 더욱 효율적으로 전송하는 것을 가능하게 하는 눈사태형 광검출기(APD) 및 그 제조 방법을 포함한다. 적어도 하나의 눈사태형 증폭기의 접촉층이 증배층의 일 영역(a certain area)에 형성된다. 따라서, 접촉층 외부의 증배층은 광변환기로서 기능한다. 결과적으로, 광변환기에서 시작된 광캐리어는, 방해받지 않은 채, 눈사태형 증폭기의 증배 영역으로 들어가게 된다. 눈사태형 광검출기의 제1 전극 및 제2 전극은, 각각, 접촉층 및 웨이퍼 상에 배치된다.
눈사태형 증폭기에 대한 기생 표면 근처 전하 캐리어(parasite near-surface charge carriers)의 영향을 완화하기 위해, 증배층에 노치를 식각하고 상기 노치의 바닥에 눈사태형 증폭기의 접촉층을 형성함으로써, 그것의 증배 영역은 광변환기 영역의 상부 표면에 비해 깊어진다(deepened).
인접한 웨이퍼 영역들로부터의 APD 암전류를 감소시키기 위해, 증배층 표면 상에 닫힌 홈이 식각되고, 닫힌 홈의 깊이는 증배층 두께와 같거나 크되 웨이퍼 및 증배층을 합한 총 두께보다는 작으며, 광검출기는 상기 홈에 의해 경계지어진 영역의 내부에 형성된다. 홈은, 증배층과 동일한 전도성 유형을 갖는 고도로 도핑된 다결정성 규소로 채워진다.
효율을 증가시키기 위해서는, 반도체 웨이퍼를 저저항 재료로 만들어야 한다.
웨이퍼 및 증배층 둘 다 동일한 반도체 재료로 만들어지는 것이 바람직하다.
웨이퍼 표면 상의 증배층은 에피택시 방법을 사용하여 만들어질 수 있고, 접촉층은, 반대 전도성을 갖는 층을 형성하는 도펀트를 증배층에 도핑함으로써, 만들어질 수 있다.
또한, 홈은 1.5 μm 내지 2.0 μm의 폭을 갖는 것이 바람직하다.
눈사태형 증폭기의 접촉층과 제1 전극 사이에 고저항층을 배치하는 것도 가능하다.
본 발명의 목적, 특징 및 이점은, 상세한 설명 뿐만아니라 첨부된 도면에서, 추가적으로 언급될 것이다.
도 1은 다음을 포함하는 제1 구현예에 따른 청구된 APD의 도식적인 횡단면도이다: 반도체 웨이퍼(101); 증배층(102)으로서, 증배층(102)과 동일한 전도성 유형을 갖는 반도체 웨이퍼의 전체 표면을 덮는 증배층(102); 접촉층(105)을 위한 0.5 ㎛ 내지 2.5 ㎛ 깊이의 노치(104)의 측벽들, 및 증배층(102) 표면을 덮는 유전층(103); 증배층(102)과 반대의 전도성을 갖는 고도로 도핑된 다결정성 규소로부터의 확산을 통해(이 과정에서, 적어도 하나의 눈사태형 증폭기(106), 및 눈사태형 증폭기 외부에 있는 광변환기(107)가 형성됨) 만들어진 접촉층(105); 노치(104)를 채우는 고도로 도핑된 다결정성 규소 상에 그리고 투명 유전층(103) 상에 위치된 제1 전극(108); 및 반도체 웨이퍼(101)의 하부 표면 상에 형성된 제2 전극(109).
도 1a는 증배층(102)을 규소 웨이퍼(101) 상에 배치하는 공정을 도시한다.
도 1b는 유전층(103)을 증배층(102) 상에 배치하는 공정을 도시한다.
도 1c는, 0.5 μm 내지 2.5 μm 깊이의 노치(104)를 채우는 고도로 도핑된 다결정성 규소(증배층(102)의 전도성과 반대의 전도성을 가짐)로부터의 확산을 통해 접촉층(105)을 형성함으로써(이 과정에서, 적어도 하나의 눈사태형 증폭기(106), 및 눈사태형 증폭기(106)의 외부에 있는 광변환기(107)가 형성됨), 눈사태형 증폭기(106) 영역들을 형성하는 공정을 도시한다.
도 1d는, 노치(104) 및 유전층(103)을 채우는 고도로 도핑된 다결정성 규소의 표면 상에, 투명한 전도성 재료로 만들어진 제1 전극(108)을 형성하는 공정을 도시한다.
도 1e는 반도체 웨이퍼(101) 상에 제2 전극(109)을 형성하는 공정을 도시한다.
도 2는 다음을 포함하는 제2 구현예에 따른 청구된 APD의 도식적인 횡단면도이다: 반도체 웨이퍼(201); 증배층(202)으로서, 증배층(202)과 동일한 전도성 유형을 갖는 반도체 웨이퍼의 전체 표면을 덮는 증배층(202); 접촉층(205)을 위한 노치(204)의 측벽들, 및 증배층(202) 표면을 덮는 유전층(203); 0.5 ㎛ 내지 2.5 ㎛ 깊이의 노치(204)를 채우는 고도로 도핑된 다결정성 규소(증배층(202)과 반대의 전도성을 가짐)로부터의 확산을 통해(이 과정에서, 적어도 하나의 눈사태형 증폭기(206) 및 광변환기(207)가 형성됨) 만들어진 접촉층(205); 닫힌 홈(210)으로서, 닫힌 홈(210)은 1.5 ㎛ 내지 2.0 ㎛의 폭, 및 증배층(202) 두께와 같거나 크되 반도체 웨이퍼(201) 및 증배층(202)을 합한 총 두께보다는 작은 깊이를 갖고, 닫힌 홈(210)은 증배층(202)과 동일한 전도성 유형을 갖는 고도로 도핑된 다결정성 규소로 채워지고, 또한 닫힌 홈(210)은 눈사태형 증폭기(206) 및 광변환기(207)를 둘러싸는, 닫힌 홈(210); 노치(204)를 채우는 고도로 도핑된 다결정성 규소 상에 형성된 고저항층(211), 고저항층(211) 및 유전층(203) 표면들 상에 형성된 투명전극(208); 및 반도체 웨이퍼(201) 상에 형성된 제2 전극(209).
도 2a는 규소 웨이퍼(201) 상에 증배층(202)을 배치하는 공정을 도시한다.
도 2b는, 증배층(202)과 동일한 전도성 유형을 갖는 고도로 도핑된 다결정성 규소로 채워진 닫힌 홈(210)을 형성하여, 닫힌 홈(210)에 의해 경계지어진 영역의 내부에 광검출기가 형성될 수 있도록 하는 공정을 도시한다.
도 2c는 유전층(203)을 증배층(202) 상에 배치하는 공정을 도시한다.
도 2d는, 0.5 μm 내지 2.5 μm 깊이의 노치(204)를 채우는 고도로 도핑된 다결정성 규소(증배층(202)과 반대의 전도성을 가짐)로부터의 확산을 통해 접촉층(205)을 형성함으로써, 눈사태형 증폭기(206) 영역들을 형성하는 공정을 도시한다(이 과정에서, 적어도 하나의 눈사태형 증폭기(206), 및 눈사태형 증폭기(206) 외부에 있는 광변환기(207)가 형성됨).
도 2e는 눈사태형 증폭기(206)의 접촉층(205) 상에 고저항층(211)을 형성하는 공정을 도시한다.
도 2f는, 노치(204) 및 유전층(203)을 채우는 고도로 도핑된 다결정성 규소의 표면 상에, 투명 전도성 재료로 만들어진 제1 전극(208)을 형성하는 공정을 도시한다.
도 2g는 반도체 웨이퍼(201) 상에 제2 전극(209)을 형성하는 공정을 도시한다.
도 3a는, 단일 눈사태형 증폭기(206) 및 홈(210)을 포함하는 제2 구현예에 따른 APD의 도식적인 평면도이다.
도 3b는, 3개의 눈사태형 증폭기들(206) 및 홈(210)을 포함하는 제2 구현예에 따른 APD의 도식적인 평면도이다.
번호 100(입사광)을 제외하고, 본 개시 및 첨부 도면에 걸쳐 사용된 지시번호는 세 자리 숫자로 구성되며, 여기서 첫번째 숫자는 도면 번호이고 마지막 두 숫자는 설계의 특정 요소를 표시한다.
예를 들어, 206이라는 표시는, 도 2의 요소 번호 06(아래 목록 참조)을 가리킨다.
다음 표시는 설계의 특정 요소를 가리키는 데 사용된다:
01 - 웨이퍼,
02 - 증배층,
03 - 유전층,
04 - 고도로 도핑된 다결정성 규소로 채워진 노치,
05 - 접촉층,
06 - 눈사태형 증폭기,
07 - 광변환기,
08 - 제1 투명 전극,
09 - 제2 전극,
10 - 닫힌 홈,
11 - 고저항 재료층.
도 1은 다음을 포함하는 제1 구현예에 따른 청구된 APD의 도식적인 횡단면도를 도시한다: 반도체 웨이퍼(101); 증배층(102)으로서, 증배층(102)과 동일한 전도성 유형을 갖는 반도체 웨이퍼(101)의 전체 표면을 덮는 증배층(102); 증배층(102) 표면을 덮는 유전층(103); 고도로 도핑된 다결정성 규소로 채워진 노치(104); 증배층(102)과 반대의 전도성을 갖는 고도로 도핑된 다결정성 규소로부터의 도펀트의 확산을 통해(이 과정에서, 적어도 하나의 눈사태형 증폭기(106), 및 눈사태형 증폭기(106) 외부에 있는 광변환기(107)가 형성됨) 만들어진 접촉층(105); 노치(104)를 채우는 고도로 도핑된 다결정성 규소 상에 그리고 유전층(103) 상에 위치된, 투명 재료로 만들어진 제1 전극(108); 및 반도체 웨이퍼(101)의 하부 표면 상에 형성된 제2 전극(109).
도 1에 도시된 APD를 제조하는 방법은 도 1a, 1b, 1c, 1d, 1e, 1f에 의해 추가적으로 예시되고, 다음 시퀀스의 단계들을 포함한다:
규소 웨이퍼(101) 상에, 규소 웨이퍼(101)와 동일한 전도성 유형을 갖는 증배층(102)을 배치하는 단계(도 1a 참조).
증배층(102) 상에 유전층(103)을 배치하는 단계(도 1b 참조).
유전층(103) 및 증배층(102) 둘 다에서 0.5 ㎛ 내지 2.5 ㎛ 깊이의 노치(104)를 식각하고, 노치(104) 측벽들을 유전층으로 덮고, 노치(104)를 고도로 도핑된 다결정성 규소로 채움으로써, 증배층(102)에서 하나 이상의 눈사태형 증폭기(106) 영역들을 형성하는 단계(도 1c 참조).
노치(104)를 채우는 고도로 도핑된 다결정성 규소(증배층과 반대의 전도성을 가짐)로부터의 도펀트의 확산을 통해 접촉층(105)을 형성하는 단계(이 과정에서, 적어도 하나의 눈사태형 증폭기(106), 및 눈사태형 증폭기(106) 외부에 있는 광변환기(107)가 형성됨)(도 1d 참조).
노치(104)를 채우는 고도로 도핑된 다결정성 규소의 표면 및 유전층(103)의 표면 상에 투명 전도성 재료로 이루어진 제1 전극(108)을 형성하는 단계(도 1e 참조).
반도체 웨이퍼(101)의 하부 표면 상에 제2 전극(109)을 형성하는 단계(도 1f 참조).
도 1에 따른 예시적인 APD는 다음 단계 포함하는 방법을 사용하여 제조될 수 있다: 에피택시에 의해, 증배층(102)(증배층(102)은 5 ㎛ 내지 7 ㎛의 폭을 가짐, 또한 증배층(102)은 1015 내지 1017 cm-3의 도펀트 농도를 갖는 p형 규소로 이루어짐)을, 1018 cm-3보다 높은 도펀트 농도를 갖는 p+ 유형의 규소 웨이퍼(101) 상에, 형성하는 단계. 유전층(103) 및 증배층(102) 둘 다에서 0.5 μm 내지 2.5 μm 깊이의 노치(104)를 식각하고, 노치(104)의 측벽들을 유전층으로 덮고, 1018 cm-3보다 높은 도펀트 농도 및 증배층(102)과 반대의 전도성을 갖는 고도로 도핑된 다결정성 규소로 노치(104)를 채우고, 그 다음, 접촉층(105)을 형성하기 위해 상기 도펀트를 증배층(102) 내로 확산시킴으로써(이 과정에서, 광변환기 층(107)이 눈사태형 증폭기(106)의 외부에 형성됨), 적어도 하나의 눈사태형 증폭기(106)가 증배층(102) 표면 상에 형성된다. ITO 또는 AZO 유형의 투명 재료로 이루어진 제1 전극(108)은, 노치(104)를 채우는 고도로 도핑된 다결정성 규소의 표면 및 유전층(104)의 표면 상에 형성되는 한편, 대략 0.5 ㎛ 내지 1.0 ㎛ 두께의 알루미늄 포일인 제2 전극(109)은 반도체 웨이퍼(101)의 하부 표면 상에 형성된다.
도 1에 도시된 APD는 다음과 같이 작동한다:
전극(108)에, 눈사태형 증폭기(106)의 증배층(102)에서 충격 이온화(impact ionization)를 유발하여 자유 전하 캐리어가 증배되도록 하기에 충분한, 전극(109) 대비 양의 전압이 인가된다.
광변환기(107) 표면에 떨어지는 입사광(100)은 흡수되어, 자유 전하 캐리어, 즉, 전자 및 전자 정공을 생성한다. 광변환기(107)에서 빛(광전자)에 의해 유도된 자유 전자는 전기장들(이 전기장들 중 하나는 눈사태형 증폭기(106)로부터 스며나오고, 다른 하나는 광변환기에서 제1 전극(108)에 의해 유도됨)의 중첩에 의해 구동되어 눈사태형 증배층(102)을 향해 드리프트(drift)하고, 거기에서 증배되어 APD의 출력 신호를 생성하는 반면, 정공은 웨이퍼(101) 내로 들어간다. 광변환기(107)의 비공핍 영역(non-depleted area)에서 빛에 의해 유도된 광전자는, 광변환기의 자유 전자 농도 구배에 의해 야기된 확산에 의해 광변환기의 공핍 영역(depletion area)에 모인다.
눈사태형 증폭기에 미치는 기생 표면 근처 전하 캐리어의 영향을 완화하기 위해, 그것의 증배 영역은 광변환기 영역의 상부 표면에 비해 깊어지는데, 이는, 증배층에서 노치(104)를 식각하고 상기 노치의 바닥에 눈사태형 증폭기(106)의 접촉 층(105)을 형성함으로써 달성된다. 동시에, 실제 장파 기록 신호(actual long-wave recorded signals)로부터의 광캐리어는 광변환기로부터 눈사태형 증폭기 영역 내로 효율적으로 이동할 수 있으며, 반면에, 유전체-광변환기 계면으로부터의 다크 캐리어(dark carriers)의 유입은 방해를 받는다.
도 2는 다음을 포함하는 제2 구현예에 따른 청구된 APD의 도식적인 횡단면도를 도시한다: 반도체 웨이퍼(201); 증배층(202)으로서, 증배층(202)과 동일한 전도성 유형을 갖는 반도체 웨이퍼의 전체 표면을 덮는 증배층(202); 증배층(202) 표면을 덮는 유전층(203); 고도로 도핑된 다결정성 규소로 채워진 노치(204); 0.5 ㎛ 내지 2.5 ㎛ 깊이의 노치(204)를 채우는 고도로 도핑된 다결정성 규소(증배층(202)과 반대의 전도성을 가짐)로부터의 도펀트의 확산에 의해, 적어도 하나의 눈사태형 증폭기(206), 및 눈사태형 증폭기(206)의 외부에 있는 광변환기(207)가 형성되는 과정을 통해 만들어진 접촉층(205); 닫힌 홈(210)으로서, 닫힌 홈(210)은 1.5 ㎛ 내지 2.0 ㎛의 폭, 및 증배층(202) 두께와 같거나 크되 반도체 웨이퍼(201) 및 증배층(202)을 합한 총 두께보다는 작은 깊이를 갖고, 닫힌 홈(210)은 증배층(202)과 동일한 전도성 유형을 갖는 고도로 도핑된 다결정성 규소로 채워지고, 또한 닫힌 홈(210)은 눈사태형 증폭기(206) 및 광변환기(207)를 둘러싸는, 닫힌 홈(210); 노치(204)를 채우는 고도로 도핑된 다결정성 규소 상에 형성된 고저항층(211); 고저항층(211) 표면 및 유전층(203) 표면 상에 형성된 투명전극(208); 및 반도체 웨이퍼(201) 상에 형성된 제2 전극(209).
도 2에 도시된 APD를 제조하는 방법은 도 2a, 2b, 2c, 2d, 2e, 2f, 2g, 2h에 의해 추가적으로 예시되고, 다음 시퀀스의 단계들을 포함한다:
규소 웨이퍼(201) 상에, 규소 웨이퍼(201)와 동일한 전도성 유형을 갖는 증배층(202)을 배치하는 단계(도 2a 참조).
증배층(202) 표면 상에, 증배층(202) 두께와 같거나 크되 규소 웨이퍼(201) 및 증배층(202)을 합한 총 두께보다는 작은 깊이를 갖는 닫힌 홈(210)을 식각하고, 닫힌 홈(210)을 증배층(202)과 동일한 전도성 유형의 고도로 도핑된 다결정성 규소로 채워서, 광검출기가 닫힌 홈(210)에 의해 경계지어진 영역의 내부에 형성될 수 있도록 하는 단계(도 2b 참조).
증배층(202) 및 노치(204) 상에 유전층(203)을 배치하는 단계(도 2c 참조).
유전층(203) 및 증배층(202) 둘 다에서 깊이가 0.5 μm 내지 2.5 μm인 노치(204)를 식각하고, 노치(204)의 측벽들을 유전층으로 덮고, 노치(204)를 고도로 도핑된 다결정성 규소로 채움으로써, 증배층(202)에서 하나 이상의 눈사태형 증폭기(206) 영역들을 형성하는 단계(도 2d 참조).
노치(204)를 채우는 고도로 도핑된 다결정성 규소(증배층(202)과 반대의 전도성을 가짐)로부터의 도펀트의 확산에 의해, 적어도 하나의 눈사태형 증폭기(206), 및 눈사태형 증폭기(206) 외부에 있는 광변환기(207)가 형성되는 과정을 통해, 접촉층(205)을 형성하는 단계(도 2e 참조).
노치(204)를 채우는 고도로 도핑된 다결정성 규소의 표면 상에 고저항층(211)을 형성하는 단계(도 2f 참조).
고저항층(211) 및 유전층(203) 상에 투명 전도성 재료로 이루어진 제1 전극(208)을 형성하는 단계(도 2 g 참조).
반도체 웨이퍼(201)의 하부 표면 상에 제2 전극(209)을 형성하는 단계(도 2h 참조).
도 2에 따른 예시적인 APD는 다음 단계를 포함하는 방법을 사용하여 제조될 수 있다: 에피택시에 의해, 증배층(202)(증배층(202)은 5 ㎛ 내지 7 ㎛의 폭을 갖고, 또한 증배층(202)은 도펀트 농도가 1015 내지 1017 cm-3인 p형 규소로 만들어짐)을, p+형 규소 웨이퍼(201)(규소 웨이퍼(201)는 1018 cm-3보다 높은 도펀트 농도를 가짐) 상에, 형성하는 단계. 그 다음, 1.5 ㎛ 내지 2.0 ㎛의 폭, 및 증배층(202) 두께와 같거나 크되 웨이퍼(201)와 증배층(202)을 합한 총 두께보다는 작은 깊이를 갖는 닫힌 홈(210)이 증배층(202) 표면 상에 식각되고, 증배층(202)과 동일한 전도성 유형의 고도로 도핑된 다결정성 규소로 채워져서, 광검출기가 닫힌 홈(210)에 의해 경계지어진 영역의 내부에 형성될 수 있도록 한다. 유전층 및 증배층 둘 다에서 0.5 μm 내지 2.5 μm 깊이의 노치를 식각하고, 노치의 측벽들을 유전층으로 덮고, 1018 cm-3보다 높은 도펀트 농도, 및 증배층(202)과 반대의 전도성을 갖는 고도로 도핑된 다결정성 규소로 노치를 채우고, 그 다음, 접촉층(205)을 형성하기 위해 상기 도펀트를 증배층(202) 내로 확산시키고, 이때, 광변환기 층(207)이 눈사태형 증폭기(206) 외부에 형성되는 과정을 통해, 적어도 하나의 눈사태형 증폭기(205)가 증배층(202) 표면 상에 형성된다. 노치(204)를 채우는 고도로 도핑된 다결정성 규소 상에, 고저항 다결정성 규소로 이루어진 고저항층(211)이 형성된다. 고저항층(211) 및 유전층(203) 상에, ITO 또는 AZO 형태의 투명한 재료로 이루어진 제1전극(207)을 형성하고, 반도체 웨이퍼(201)의 하부 표면 상에, 대략 0.5 ㎛ 내지 1.0 ㎛ 두께의 알루미늄 포일인 제2 전극(208)을 형성한다.
도 2에 도시된 구현예에 따른 APD(즉, 닫힌 홈(210)을 갖는 APD)는, 인접 영역들로부터 눈사태형 증폭기 내로 들어가는 기생 전하 캐리어의 유입을 억제하는 것을 가능하게 하는 것을 특징으로 한다. 이러한 기생 전류를 효과적으로 억제하기 위해, 증배층의 두께보다 큰 깊이를 갖는 홈은, 증배층과 동일한 전도성 유형을 갖는 고도로 도핑된 다결정성 규소로 채워져야 한다. APD의 암전류가 적어지면, 문턱 감도가 추가적으로 향상된다.
노치(104)를 채우는 고도로 도핑된 다결정성 규소 상에 배치된 고저항층(211)은, 눈사태 현상(avalanche)이 형성될 때, 네거티브 피드백을 제공하고, 그에 따라, 더 높은 증배 계수(multiplication coefficients)를 달성할 수 있으며, 특히 소위 "가이거(Geiger)" 모드에서 작동할 때 더욱 그러하다.

Claims (13)

  1. 눈사태형 광검출기(avalanche photodetector)의 제조 방법으로서, 다음 단계들을 포함하는 제조 방법:
    - 반도체 웨이퍼의 전체 표면 상에 증배층(multiplication layer)을 형성하는 단계,
    - 상기 증배층의 전체 표면을 유전층으로 덮는 단계,
    - 상기 유전층 및 상기 증배층 둘 다에서 노치(notch)를 식각하고, 상기 노치의 측벽들을 유전층으로 덮음으로써, 적어도 하나의 눈사태형 증폭기(avalanche amplifier)를, 상기 유전층 및 상기 증배층의 상부 표면의 일 영역 상에, 형성하는 단계,
    - 상기 증배층과 반대 전도성을 갖는 고도로 도핑된 다결정성 규소로 상기 노치를 채우고, 후속적으로 상기 다결정성 규소의 영역으로부터 상기 증배층 내로 도펀트가 확산되도록 함으로써, 상기 적어도 하나의 눈사태형 증폭기의 접촉층을 형성하고, 또한, 상기 노치의 외부에 광변환기를 형성하는 단계,
    - 상기 접촉층 및 상기 유전층 둘 다의 표면 상에, 투명 재료로 만들어진 제1 전극을 배치하는 단계, 및
    - 상기 반도체 웨이퍼의 하부 표면 상에 제2 전극을 형성하는 단계.
  2. 눈사태형 광검출기의 제조 방법으로서, 다음 단계들을 포함하는 제조 방법:
    - 반도체 웨이퍼의 전체 표면 상에 증배층을 형성하는 단계,
    - 상기 증배층의 표면에 닫힌 홈(closed groove)을 식각하되, 상기 닫힌 홈의 깊이가 상기 증배층 두께와 같거나 크지만 상기 웨이퍼 및 상기 증배층을 합한 총 두께보다는 작도록 식각하는 단계로서, 상기 닫힌 홈에 의해 경계지어진 영역의 내부에 광검출기가 형성되는, 단계,
    - 상기 증배층과 동일한 전도성 유형의 고도로 도핑된 다결정성 규소로 상기 홈을 채우는 단계,
    - 상기 증배층의 전체 표면을 유전층으로 덮는 단계,
    - 상기 유전층 및 상기 증배층 둘 다에서 노치를 식각하고, 상기 노치의 측벽들을 유전층으로 덮음으로써, 적어도 하나의 눈사태형 증폭기를, 상기 닫힌 홈에 의해 경계지어진 영역의 내부에, 형성하는 단계,
    - 상기 증배층과 반대 전도성을 갖는 고도로 도핑된 다결정성 규소로 상기 노치를 채우고, 후속적으로 상기 다결정성 규소의 영역으로부터 상기 증배층 내로 도펀트가 확산되도록 함으로써, 상기 적어도 하나의 눈사태형 증폭기의 접촉층을 형성하고, 또한, 광변환기를 상기 식각된 영역(etched-away area)의 외부에 형성하는 단계,
    - 상기 접촉층의 표면 상에 고저항층을 배치하는 단계,
    - 상기 고저항층 및 상기 유전층 둘 다의 표면 상에, 투명한 재료로 만들어진 제1 전극을 배치하는 단계, 및
    - 상기 반도체 웨이퍼의 하부 표면 상에 제2 전극을 형성하는 단계.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 반도체 웨이퍼는 저저항 재료로 만들어진, 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 반도체 웨이퍼 및 상기 증배층은 둘 다 동일한 반도체 재료로 만들어지는, 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 증배층은 에피택시 방법을 사용하여 상기 반도체 웨이퍼의 표면 상에 형성되는, 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 0.5 ㎛ 내지 2.5 ㎛의 깊이를 갖는 노치가 상기 유전층 및 상기 증배층에서 식각되는, 제조 방법.
  7. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 닫힌 홈은 1.5 ㎛ 내지 2.0 ㎛의 폭을 갖는, 제조 방법.
  8. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 고저항층은, 상기 제1 전극이 배치되기 전에, 상기 눈사태형 증폭기의 상기 접촉층 상에 배치되는, 제조 방법.
  9. 제 1 항의 제조 방법에 따라 제조된 눈사태형 광검출기로서, 다음을 포함하는 눈사태형 광검출기:
    - 반도체 웨이퍼,
    - 상기 반도체 웨이퍼의 전체 표면을 덮는 증배층,
    - 상기 증배층의 전체 표면을 덮는 유전층,
    - 상기 증배층의 상기 식각된 영역(etched-away area)의 측면 표면이 유전층으로 덮이고, 상기 증배층의 상기 식각된 영역이 상기 증배층과 반대의 전도성을 갖는 고도로 도핑된 다결정성 규소로 채워진 상태에서, 상기 증배층과 반대의 전도성을 갖는 고도로 도핑된 다결정성 규소를 확산시켜 접촉층을 형성하고, 이때, 적어도 하나의 눈사태형 증폭기, 및 상기 접촉층 외부에 있는 광변환기가 형성되는 과정을 통해 만들어진 접촉층,
    - 상기 접촉층 및 상기 유전층의 표면들 상에 배치된, 투명 재료로 만들어진 제1 전극, 및
    - 상기 반도체 웨이퍼의 하부 표면 상에 형성된 제2 전극.
  10. 제 9 항에 있어서, 상기 유전층 및 상기 증배층에 식각된 상기 노치는 0.5 ㎛ 내지 2.5 ㎛의 깊이를 갖는, 눈사태형 광검출기.
  11. 제 2 항의 제조 방법에 따라 제조된 눈사태형 광검출기로서, 다음을 포함하는 눈사태형 광검출기:
    - 반도체 웨이퍼,
    - 상기 반도체 웨이퍼의 전체 표면을 덮는 증배층,
    - 상기 증배층의 전체 표면을 덮는 유전층,
    - 상기 증배층의 상기 식각된 영역(etched-away area)의 측면 표면이 유전층으로 덮이고, 상기 증배층의 상기 식각된 영역이 상기 증배층과 반대의 전도성을 갖는 고도로 도핑된 다결정성 규소로 채워진 상태에서, 상기 증배층과 반대의 전도성을 갖는 고도로 도핑된 다결정성 규소를 확산시켜 접촉층을 형성하고, 이때, 적어도 하나의 눈사태형 증폭기, 및 상기 접촉층 외부에 있는 광변환기가 형성되는 과정을 통해 만들어진 접촉층,
    - 상기 접촉층 및 상기 유전층의 표면들 상에 배치된, 투명 재료로 만들어진 제1 전극,
    - 상기 반도체 웨이퍼의 하부 표면 상에 형성된 제2 전극, 및
    - 닫힌 홈으로서, 상기 닫힌 홈의 깊이는 상기 증배층의 두께와 같거나 크되 상기 웨이퍼 및 상기 증배층을 합한 총 두께보다는 작고, 상기 닫힌 홈은 상기 증배층과 동일한 전도성 유형을 갖는 고도로 도핑된 다결정성 규소로 채워지며, 적어도 하나의 눈사태형 증폭기 및 광변환기가 상기 닫힌 홈에 의해 경계지어진 영역의 내부에 위치되는, 닫힌 홈.
  12. 제 11 항에 있어서, 상기 유전층 및 상기 증배층에 식각된 상기 노치는 0.5 ㎛ 내지 2.5 ㎛의 깊이를 갖는, 눈사태형 광검출기.
  13. 제 12 항에 있어서, 상기 닫힌 홈은 1.5 ㎛ 내지 2.0 ㎛의 폭을 갖는, 눈사태형 광검출기.
KR1020217028107A 2019-03-12 2020-03-04 눈사태형 광검출기(변형) 및 그 제조 방법(변형) KR20210137454A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
RU2019106820A RU2731665C1 (ru) 2019-03-12 2019-03-12 Лавинный фотодетектор (варианты) и способ его изготовления (варианты)
RU2019106820 2019-03-12
PCT/RU2020/050037 WO2020185124A2 (en) 2019-03-12 2020-03-04 Avalanche photodetector (variants) and method for manufacturing the same (variants)

Publications (1)

Publication Number Publication Date
KR20210137454A true KR20210137454A (ko) 2021-11-17

Family

ID=72421868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217028107A KR20210137454A (ko) 2019-03-12 2020-03-04 눈사태형 광검출기(변형) 및 그 제조 방법(변형)

Country Status (8)

Country Link
US (1) US11749774B2 (ko)
EP (1) EP3939093A4 (ko)
JP (1) JP2022524557A (ko)
KR (1) KR20210137454A (ko)
CN (1) CN113574680B (ko)
IL (1) IL285677B2 (ko)
RU (1) RU2731665C1 (ko)
WO (1) WO2020185124A2 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2732694C1 (ru) * 2019-03-12 2020-09-21 Общество С Ограниченной Ответственностью "Детектор Фотонный Аналоговый" (Ооо "Дефан") Лавинный фотодетектор (варианты) и способ его изготовления (варианты)

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669876A (en) * 1979-11-12 1981-06-11 Mitsubishi Electric Corp Manufacture of silicon avalanche photo-diode
CA1228663A (en) * 1984-04-10 1987-10-27 Paul P. Webb Photodetector with isolated avalanche region
JPS6233482A (ja) * 1985-08-07 1987-02-13 Mitsubishi Electric Corp アバランシエホトダイオ−ド
SU1823725A1 (ru) * 1991-03-26 1997-02-27 Институт электроники АН БССР Лавинный фотодетектор
KR19980058393A (ko) * 1996-12-30 1998-10-07 김영환 애벌런치 포토 다이오드 및 그의 제조방법
US6555890B2 (en) * 2000-05-23 2003-04-29 Sensors Unlimited, Inc. Method for combined fabrication of indium gallium arsenide/indium phosphide avalanche photodiodes and p-i-n photodiodes
US6583482B2 (en) * 2000-12-06 2003-06-24 Alexandre Pauchard Hetero-interface avalance photodetector
RU2185689C2 (ru) * 2001-02-20 2002-07-20 Головин Виктор Михайлович Лавинный фотоприемник (варианты)
US6707075B1 (en) * 2002-12-10 2004-03-16 International Business Machines Corporation Method for fabricating avalanche trench photodetectors
US7341921B2 (en) * 2003-05-14 2008-03-11 University College Cork - National University Of Ireland, Cork Photodiode
CA2613195A1 (en) * 2005-06-10 2006-12-21 Amplification Technologies, Inc. High sensitivity, high resolution detector devices and arrays
RU2316848C1 (ru) * 2006-06-01 2008-02-10 Садыгов Зираддин Якуб-оглы Микроканальный лавинный фотодиод
US20080121866A1 (en) * 2006-11-27 2008-05-29 Ping Yuan Avalanche photodiode detector
US7652257B2 (en) * 2007-06-15 2010-01-26 General Electric Company Structure of a solid state photomultiplier
TW201001736A (en) * 2008-06-19 2010-01-01 Univ Nat Central A high-speed avalanche photodiode
JP5501814B2 (ja) * 2010-03-17 2014-05-28 ルネサスエレクトロニクス株式会社 アバランシェフォトダイオード
US9397243B2 (en) * 2013-07-23 2016-07-19 Sifotonics Technologies Co., Ltd. Ge—Si avalanche photodiode with silicon carrier-energy-relaxation layer and edge electric field buffer region
US9570438B1 (en) * 2015-08-04 2017-02-14 Infineon Technologies Austria Ag Avalanche-rugged quasi-vertical HEMT
FR3056019B1 (fr) * 2016-09-13 2018-10-12 Commissariat A L'energie Atomique Et Aux Energies Alternatives Photodiode de type spad
RU2641620C1 (ru) 2016-09-20 2018-01-18 Общество с ограниченной ответственностью "ДЕтектор Фотонный Аналоговый" Лавинный фотодетектор
EP3309846A1 (en) * 2016-10-14 2018-04-18 STMicroelectronics (Research & Development) Limited Avalanche diode and method for manufacturing the same
CN106784054A (zh) * 2017-03-06 2017-05-31 北京世纪金光半导体有限公司 一种紫外雪崩光电二极管探测器及其探测方法
WO2018189898A1 (ja) * 2017-04-14 2018-10-18 三菱電機株式会社 半導体受光素子

Also Published As

Publication number Publication date
CN113574680A (zh) 2021-10-29
US20220199847A1 (en) 2022-06-23
WO2020185124A3 (en) 2020-10-22
JP2022524557A (ja) 2022-05-06
WO2020185124A2 (en) 2020-09-17
RU2731665C1 (ru) 2020-09-07
CN113574680B (zh) 2024-01-12
US11749774B2 (en) 2023-09-05
IL285677B1 (en) 2023-11-01
IL285677A (en) 2021-10-31
EP3939093A2 (en) 2022-01-19
EP3939093A4 (en) 2022-12-14
IL285677B2 (en) 2024-03-01

Similar Documents

Publication Publication Date Title
JP6524353B2 (ja) アバランシェ光検出器
US11189741B2 (en) Photodiode device, photodiode detector and methods of fabricating the same
JP6476317B2 (ja) アバランシェフォトダイオード
US7888765B2 (en) Optical semiconductor device
US8445983B2 (en) Semiconductor device for performing photoelectric conversion
CN107195723B (zh) 一种雪崩光敏器件及其制备方法
KR20210137454A (ko) 눈사태형 광검출기(변형) 및 그 제조 방법(변형)
JP7455407B2 (ja) アバランシェ光検出器（変形形態）およびこれを製造するための方法（変形形態）
JP2001237452A (ja) フォトダイオード及びフォトダイオードの製造方法
JP7421233B2 (ja) アバランシェ光検出器（変形形態）およびこれを製造するための方法（変形形態）
JP2018142581A (ja) 半導体装置の製造方法、半導体装置
KR20230021300A (ko) 후면조사 이미지센서에서의 spad 픽셀 구조

Legal Events

Date Code Title Description
E902 Notification of reason for refusal