JP2001339094A - 光半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】 光半導体装置のダミーホトダイオードにおい
て、ホトダイオードから発生する空乏層外生成キャリア
の収集量を向上させ、隣接するホトダイオードにおける
回路の誤動作や性能劣化を抑制することを目的とする。 【解決手段】 この光半導体装置では、ダミーホトダイ
オード２２におけるＰ型の単結晶シリコン基板２４と第
１のエピタキシャル層２５との間にＮ⁺型埋め込み層３
４が形成される。そして、このダミーホトダイオード２
２をホトダイオード２１、２３の間に形成する。そのこ
とで、それぞれのホトダイオード２１、２３で発生する
空乏層外生成キャリアの収集量が向上し、お互いのホト
ダイオード２１、２３に影響を与えることを低減させる
こができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数のホトダイオ
ードを一体化した光半導体装置に関し、隣り合うホトダ
イオードの間にダミーホトダイオードの下にＮ⁺の埋め
込み層を形成することでクロストークを低減する光半導
体装置に関する。

【０００２】

【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリットＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。

【０００３】このような光半導体装置の従来の構造とし
て示す図１２は、その一例の光半導体装置の断面図であ
る。この光半導体装置は、ホトダイオード１、ダミーホ
トダイオード２、ホトダイオード３とを一体化してモノ
リシックに形成される。そして、光半導体装置はＰ型の
半導体基板４、Ｐ型のエピタキシャル層５、Ｎ型のエピ
タキシャル層６、Ｐ⁺型分離領域７、Ｎ⁺型分離領域８、
９、１０、等から成る。ここで、ホトダイオード１およ
び３はＰ型のエピタキシャル層５とＮ型のエピタキシャ
ル層６とのＰＮ接合で形成し、Ｎ⁺型分離領域８、１０
をカソード取出し、Ｐ⁺型分離領域７をアノード取出し
としたものである。そして、その電極に電圧をかけるこ
とで、ホトダイオード１および３に入射した光を媒体と
して発生した電子をＮ⁺型分離領域８および１０から取
り出すことで信号を正確に伝えることができる。ダミー
ホトダイオード２においては、構造は上記したホトダイ
オード１および３と同様であるが、このダミーホトダイ
オード２は電気接続されない。そして、ダミーホトダイ
オード２は、クロストーク削減の目的で形成されてい
る。また、ホトダイオード１とホトダイオード３の間に
ダミーホトダイオード２を形成することで、ホトダイオ
ード１および３の間隔を保つことができる。その結果、
ホトダイオード１に入射する光がホトダイオード３に入
射することが減少させることができる。

【０００４】

【発明が解決しようとする課題】従来のホトダイオード
１とホトダイオード３との間にダミーホトダイオード２
を形成する光半導体装置においては、表面から浅い所の
Ｐ型の半導体基板４でホトダイオード１および３同志が
繋がっている。そのため、ホトダイオード１で発生した
空乏層外生成キャリアが、ホトダイオード３のＮ⁺型分
離領域１０から取り出された。その結果、ホトダイオー
ド３を介してホトダイオード１の信号が流れてしまい回
路の誤動作や性能劣化が生じた。その回路の誤動作等を
招く空乏層外生成キャリアをＮ⁺型分離領域９で収集す
ることでクロストークを削減するためにダミーホトダイ
オード２は形成された。しかし、ダミーホトダイオード
２を形成することで多少の改善はみられたが、十分な効
果は得られなかった。

【０００５】

【課題を解決するための手段】本発明は、上記した従来
の問題に鑑みてなされたもので、本発明である光半導体
装置は、ダミーホトダイオードにおいて、Ｐ型の半導体
基板とその上に形成されるＮ^-型のエピタキシャル層と
の間にＮ⁺型埋め込み層を形成する。そして、隣接する
ホトダイオード間にこのダミーホトダイオードを形成す
る。

【０００６】このことにより、一方のホトダイオードで
発生した空乏層外生成キャリアが、そのホトダイオード
で収集されずに共通のＰ型の半導体基板を介してもう一
方のホトダイオードへと向かうとき、その空乏層外生成
キャリアがこの抵抗値の低いＮ⁺型埋め込み層へと吸収
される構造を有している。

【０００７】この結果、隣接するホトダイオードにおい
て、一方のホトダイオード内で発生した空乏層外生成キ
ャリアが、もう一方のホトダイオード内に取り込まれる
ことを減少させ、クロストークを低減する本発明の光半
導体装置が得られる。

【０００８】

【発明の実施の形態】以下に本発明の一実施例について
図面を参照しながら詳細に説明する。

【０００９】図１はホトダイオード２１とダミーホトダ
イオード２２、およびホトダイオード２３とを組み込ん
だＩＣの断面図である。同図において、Ｐ型の単結晶シ
リコン基板２４に気相成長法によりＮまたはＮ^-で積層
した厚さ１０〜２０（μｍ）の第１のエピタキシャル層
２５を形成し、第１のエピタキシャル層２５上に気相成
長法によりリン（Ｐ）ドープで積層した厚さ４〜７（μ
ｍ）の第２のエピタキシャル層２６を形成する。Ｐ型の
単結晶シリコン基板２４は一般的なバイポーラＩＣのも
のより不純濃度の低い４０〜６０（Ω・ｃｍ）の比抵抗
のものを用い、第１のエピタキシャル層２５はＮまたは
Ｎ^-で積層する。

【００１０】第１と第２のエピタキシャル層２５、２６
は、両者を完全に貫通するＰ⁺型分離領域２７によって
ホトダイオード２１を形成する第１の島領域２８と、ダ
ミーホトダイオード２２を形成する第２の島領域２９
と、ホトダイオード２３を形成する第３の島領域３０と
に電気的に分離される。この分離領域２７は、Ｐ型の単
結晶シリコン基板２４表面から上下方向に拡散した第１
の分離領域３１と、第１と第２のエピタキシャル層２
５、２６の境界から上下方向に拡散した第２の分離領域
３２と、第２のエピタキシャル層２６表面から形成した
第３の分離領域３３から成り、３者が連結することで第
１と第２のエピタキシャル層２５、２６を島状に分離す
る。

【００１１】ホトダイオード２１および２３部の第２の
エピタキシャル層２６表面には、ホトダイオード２１お
よび２３のカソード取り出しとなるＮ⁺型分離領域３５
および３７を形成する。Ｎ⁺型分離領域３５および３７
を第１の島領域２８および第３の島領域３０の略全面に
拡大すると、カソードの取り出し直列抵抗を低減でき
る。

【００１２】そして、Ｎ⁺型分離領域３５および３７上
のシリコン酸化膜３８は部分的に開放され、この開口部
を覆うようにしてシリコン表面に直に接触する表面保護
膜３９および４０を形成する。表面保護膜３９および４
０の膜厚は、９０（ｎｍ）±９（ｎｍ）の範囲内で管理
され、その材料はシリコン窒化膜から成る。

【００１３】尚、ホトダイオード２１および２３におい
ては、分離領域２７の表面にアノード電極（図示せず）
が配設され、Ｎ⁺型分離領域３５および３７の表面保護
膜３９および４０を一部除去した部分にはカソード（図
示せず）が配設される。

【００１４】ダミーホトダイオード２２を形成する第２
の島領域２９の表面には、入射光を取り込む必要がない
ためホトダイオード２１および２３とは異なり、シリコ
ン酸化膜３８が形成される。尚、Ｎ⁺型分離領域３６
は、ホトダイオード２１および２３と同様に同時に形成
される。そして、Ｐ型の単結晶シリコン基板２４と第１
のエピタキシャル層２５との間にＮ⁺型埋め込み層３４
が第２の島領域２９にいっぱいに形成される。

【００１５】ここで、図には示さなかったが、これらの
ホトダイオードを他の周辺回路とを一体化してモノリシ
ックに形成する場合は、シリコン酸化膜４１上にＡｌに
よる電極配線、ポリイミド系絶縁膜による層間絶縁膜、
ポリイミド系のジャケット・コート等が形成される。

【００１６】ホトダイオード２１および２３は、カソー
ド電極に＋５Ｖの如きＶ_CC電位を、アノード電極ＧＮＤ
電位を印加した逆バイアス状態で動作させる。このよう
な逆バイアス状態を与えると、ホトダイオード２１およ
び２３の第１と第２のエピタキシャル層２５、２６の境
界から空乏層が拡がり、第１のエピタキシャル層２５が
高比抵抗層であることから特に第１のエピタキシャル層
２５中に大きく拡がる。その空乏層はＰ型の単結晶シリ
コン基板２４に達するまで容易に拡がり、厚さ１０〜１
５（μｍ）の極めて厚い空乏層を得ることができる。そ
のため、ホトダイオード２１および２３の接合容量を低
減し、高速応答を可能にする。

【００１７】また、光入射によって発生したキャリア
は、アノード側では低抵抗の分離領域２７を介してアノ
ード電極に達するので、ホトダイオード２１および２３
の直列抵抗を小さくできる。カソード側は全面を覆うよ
うに形成したＮ⁺型拡散領域３５および３７で回収する
ので、直列抵抗を小さくできる。

【００１８】次に、本発明に関するダミーホトダイオー
ド２２について説明する。

【００１９】上記したように、ダミーホトダイオード２
２は、Ｐ型の単結晶シリコン基板２４と第１のエピタキ
シャル層２５との間にＮ⁺型埋め込み層３４が形成され
る。このことにより、ホトダイオード２１で発生した空
乏層外生成キャリアが、ホトダイオード２３に取り込ま
れることが減少した。

【００２０】そして、図９および図１０は、本発明であ
るダミーホトダイオードを用いた光半導体装置を説明す
る図である。また、図１１は、図１０に示した光半導体
装置でＮ⁺型埋め込み層４３が形成される本発明とＮ⁺型
埋め込み層４３が形成されない従来との光半導体装置に
おけるクロストークを比較した図である。

【００２１】図９に示したように、この光半導体装置は
６つのホトダイオードＡ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆから形成
される。中央の４分割に形成されたホトダイオードＡ、
Ｂ、Ｃ、Ｄ上を光スポットでスキャンし、ホトダイオー
ドＥ、Ｆの出力（Ｉ_F−Ｉ_E）（ｎＡ）をモニターする。
ここで、測定に用いる光スポットは、λ＝７８０（ｎ
ｍ）、Φ＝２．０（μｍ）の光である。そして、ホトダ
イオードＥ、Ｆは、ホトダイオードＡ、Ｄとホトダイオ
ードＢ、Ｃとの間の分離部分に対して線対称に形成され
ている。

【００２２】図１０は、図９に示した光半導体装置のＸ
−Ｘ線断面図である。上記したように、本発明である光
半導体装置では、ダミーホトダイオード４５にＮ⁺型埋
め込み層４２を形成する。しかし、従来の光半導体装置
では、Ｎ⁺型埋め込み層４２は形成されていなかった。

【００２３】図１１は、図９に示した光半導体装置にお
いて、ホトダイオードＡ、ＢとホトダイオードＣ、Ｄと
の間の分離部分（Ｘ−Ｘ線）に光を照射したときに、ホ
トダイオードＥ、Ｆに流れる電流の差（Ｉ_F−Ｉ_E）（ｎ
Ａ）を示した図である。図のＸ軸であるｓｐｏｔ位置
（μｍ）とは、Ｘ−Ｘ線上におけるホトダイオードＥ、
Ｆの中心と光スポットとの距離との差（Ｌ_F−Ｌ_E）（μ
ｍ）である。

【００２４】そして図１１に示すように、ダミーホトダ
イオードにおいて、Ｐ型の単結晶シリコン基板４３と第
１のエピタキシャル層４４との間にＮ⁺型埋め込み層４
２が形成されることで、ホトダイオードＥ、Ｆに流れる
電流の差（Ｉ_F−Ｉ_E）（ｎＡ）が減少することが明らか
になる。

【００２５】具体的には、中央の４分割に形成されたホ
トダイオードＡ、Ｂ、Ｃ、Ｄで発生した空乏層外生成キ
ャリアが、ダミーホトダイオード４５のＮ⁺型埋め込み
層４２に収集される。このとき、この光半導体装置に
は、逆バイアスがかかっているため、Ｎ⁺型埋め込み層
４２により収集される。そして、収集された空乏層外生
成キャリアは、このＮ⁺型埋め込み層４３で自然消滅す
る。

【００２６】つまり、ホトダイオードＥ、Ｆに流れる空
乏層外生成キャリアが減少したことによりクロストーク
が低減され、その結果、回路の誤動作や性能劣化を抑制
することができる。

【００２７】ここからは、図１に示した光半導体装置の
構造が以下の製造方法によって形成される工程について
説明する。

【００２８】先ず、図２に示すように、Ｐ型の単結晶シ
リコン基板２４の表面を熱酸化して酸化膜を形成し、酸
化膜をホトエッチングして選択マスクとする。そして、
Ｐ型の単結晶シリコン基板２４表面に分離領域２７の第
１の分離領域３１を形成するボロン（Ｂ）およびＮ⁺型
埋め込み層３４を形成するアンチモン（Ｓｂ）を拡散す
る。

【００２９】次に、図３に示すように、選択マスクとし
て用いた酸化膜を全て除去した後、Ｐ型の単結晶シリコ
ン基板２４をエピタキシャル成長装置のサセプタ上に配
置し、ランプ加熱によってＰ型の単結晶シリコン基板２
４に１１４０℃程度の高温を与えると共に反応管内にＳ
ｉＨ₂Ｃｌ₂ガスとＨ₂ガスを導入することにより、Ｎま
たはＮ^-の第１のエピタキシャル層２５を１０〜２０
（μｍ）成長させる。

【００３０】次に、図４、図５に示すように、第１のエ
ピタキシャル層２５表面を熱酸化して選択マスクを形成
する。この熱処理で第１の分離領域３１も少し拡散され
る。次いで選択マスクを変更し、分離領域２７の第２分
離領域３２を形成するボロン（Ｂ）を拡散する。そして
酸化膜付けを行いながらＰ型の単結晶シリコン基板２４
全体に熱処理を与え、第１と第２の分離領域３１、３２
を拡散することにより両者を連結する。

【００３１】次に、図６に示すように、本工程で第１の
分離領域３１は８〜１０（μｍ）、第２の分離領域３２
は６〜８（μｍ）拡散される。その後、酸化膜を除去し
て第１のエピタキシャル層２５の上に膜厚４〜７（μ
ｍ）のリンドープの第２のエピタキシャル層２６を形成
する。そして、第２のエピタキシャル層２６表面を熱酸
化して選択マスクを形成し、分離領域２７の第３分離領
域３３を形成するボロン（Ｂ）を拡散し、熱処理を加え
て第２と第３の分離領域３２、３３を連結する。この工
程で第２の分離領域３２は上方向へ４〜５（μｍ）、第
３の分離領域３３は２〜３（μｍ）．拡散される。

【００３２】次に、図７に示すように、第１の島領域２
８にホトダイオード２１のＮ⁺型拡散領域３６、第２の
島領域２９にダミーホトダイオード２２のＮ⁺型拡散領
域３７および第３の島領域３０にホトダイオード２３の
Ｎ⁺型拡散領域３８を同時に形成する。

【００３３】次に、図８に示すように、Ｎ⁺型拡散領域
３６および３８上のシリコン酸化膜３５を除去し、ＣＶ
Ｄ法によって上記膜厚のシリコン窒化膜を堆積し、ホト
エッチングすることでホトダイオード２１および２３の
表面保護膜３６を形成する。その後、図１に示すよう
に、シリコン酸化膜４１形成によって図１の光半導体装
置の構造となる。

【００３４】

【発明の効果】本発明によれば、光半導体装置におい
て、隣接するホトダイオードの間に形成されるダミーホ
トダイオードのＰ型の単結晶シリコン基板と第１のエピ
タキシャル層との間にＮ⁺型埋め込み層が形成される。
そして、一方のホトダイオードで発生した空乏層外生成
キャリアが、ダミーホトダイオードのＮ⁺型埋め込み層
４３に収集され、そこで自然消滅する。そのことによ
り、隣接するもう一方のホトダイオードは、その発生し
た空乏層外生成キャリアを収集する量を減少することが
できる。その結果、隣接するホトダイオードの間におけ
る回路の誤動作や性能劣化を抑制することができる。

【図面の簡単な説明】

【図１】本発明の光半導体装置を説明する断面図であ
る。

【図２】本発明の製造方法を説明する断図面である。

【図３】本発明の製造方法を説明する断図面である。

【図４】本発明の製造方法を説明する断図面である。

【図５】本発明の製造方法を説明する断図面である。

【図６】本発明の製造方法を説明する断図面である。

【図７】本発明の製造方法を説明する断図面である。

【図８】本発明の製造方法を説明する断図面である。

【図９】本発明のダミーホトダイオードを用いた光半導
体装置の平面図である。

【図１０】図９に示した光半導体装置のＸ−Ｘ線断面図
である。

【図１１】本発明と従来の光半導体装置のクロストーク
量の関係を示す図である。

【図１２】従来の光半導体装置を説明する断面図であ
る。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA05 AB01 BA06 CA03 CA04 CA32 5F049 MA02 MB02 NA04 NA17 NA20 RA02 RA03 RA10 SS03

Claims (2)

【特許請求の範囲】
1. 【請求項１】 一導電型の半導体基板と、 前記半導体基板の表面に形成したエピタキシャル層と、 前記エピタキシャル層を複数の島領域に形成する一導電
   型の分離領域と、 前記島領域の少なくとも１つに形成したホトダイオード
   と、 前記ホトダイオードを設けた前記島領域に隣接する島領
   域に設けたダミーホトダイオードとを備え、前記ダミー
   ホトダイオードを設けた島領域の前記エピタキシャル層
   に逆導電型の埋め込み層を形成し、空乏層外生成キャリ
   アを回収することを特徴とする光半導体装置。
2. 【請求項２】 前記ダミーホトダイオードは、隣り合う
   ホトダイオードを形成した島領域間の島領域に形成され
   ることを特徴とする請求項１に記載した光半導体装置。