KR0182270B1 - 광 반도체 장치 - Google Patents

광 반도체 장치 Download PDF

Info

Publication number
KR0182270B1
KR0182270B1 KR1019920002861A KR920002861A KR0182270B1 KR 0182270 B1 KR0182270 B1 KR 0182270B1 KR 1019920002861 A KR1019920002861 A KR 1019920002861A KR 920002861 A KR920002861 A KR 920002861A KR 0182270 B1 KR0182270 B1 KR 0182270B1
Authority
KR
South Korea
Prior art keywords
region
epitaxial layer
photodiode
substrate
type
Prior art date
Application number
KR1019920002861A
Other languages
English (en)
Other versions
KR920017263A (ko
Inventor
게이지 미따
Original Assignee
이우에 사또시
상요덴기 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이우에 사또시, 상요덴기 가부시기가이샤 filed Critical 이우에 사또시
Publication of KR920017263A publication Critical patent/KR920017263A/ko
Application granted granted Critical
Publication of KR0182270B1 publication Critical patent/KR0182270B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures

Abstract

본 발명은 상쇄 불순물(30)을 도프하여 도프되지 않은 제1에피택셜층(24)를 적층함으로써 고속 응답가능한 포토다이오드(21)을 내장한 IC를 형성하는 것을 목적으로 한다.
P형 기판(23) 표면에 상쇄 불순물(30)을 도프하여, 도프되지 않은 제1에피택셜층(24)와 N형 제2에피택셜층(25)를 적층한다. 양자를 완전히 관통하는 분리 영역(26)에 의해 섬 모양으로 분리한다. 제2에피택셜층(25) 표면에 N+형 확산 영역(31)을 형성하여 포토다이오드(21)을 형성하고 P형 베이스 영역(36)과 N+형 에미터 영역(37)을 형성해서 NPN 트랜지스터(22)로 구성한다.

Description

광 반도체 장치
제1도는 본 발명의 광 반도체 장치를 설명하기 위한 단면도.
제2도는 제1도의 제조 방법을 설명하는 제1도면.
제3도는 제1도의 제조 방법을 설명하는 제2도면.
제4도는 제1도의 제조 방법을 설명하는 제3도면.
제5도는 제1도의 제조 방법을 설명하는 제4도면.
제6도는 제1도의 제조 방법을 설명하는 제5도면.
제7도는 제1도의 제조 방법을 설명하는 제6도면.
제8도는 제1도의 제조 방법을 설명하는 제7도면.
제9도는 종래예를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1,23 : 기판 2,3,24,25 : 에피택셜층
4,26,27,28,29 : 분리 영역 5,31 : N+형 확산 영역
6,35 : N+형 매립층 7,36 : P형 베이스 영역
8 : N+형 에미터 영역 9,21 : 포토다이오드
10,22 : NPN 트랜지스터 11 : 오토 도프층
32,40 : 산화막 38 : N+형 콜렉터 접촉 영역
본 발명은 포토다이오드와 바이폴라 IC를 일체화한 광 반도체 장치에 관한 것이다.
수광 소자와 주변 회로를 일체화하여 모놀리식으로 형성한 광 반도체 장치는 수광 소자와 회로 소자를 별개로 만들어 하이브리드 IC화한 것과 다르며, 비용 절감이 기대되고 또, 외부 전자계에 의한 잡음에 대해 강하다는 장점을 갖는다.
이와 같은 광 반도체 장치의 종래의 구조로서는 예를 들면, 일본국 특허 공개 평제1-205,564호 공보에 기재된 것이 공지되어 있다. 이를 제9도에 도시한다. 제9도에 있어서, (1)은 P형의 반도체 기판, (2)는 P형의 에피택셜층, (3)은 N형의 에피택셜층, (4)는 P+형 분리 영역, (5)는 N+형 확산 영역, (6)은 N+형 매립층, (7)은 P형 베이스 영역이고, (8)은 N+형 에미터 영역이다. 포토다이오드(9)는 P형 에피택셜층(2)와 N형 에피택셜층(3)과의 PN 접합으로 형성되고, N+형 확산 영역(5)를 캐소드로 인출하고, 분리 영역(4)를 애노드로 인출한 것이다. NPN 트랜지스터(10)은 P형 에피택셜층(2)와 N형 에피택셜층(3)과의 경계에 매립층(6)을 설치하고, N형 에피택셜층(3)을 콜렉터로 한 것이며, 기판(1)에서의 오토 도프층(11)에 의해서 가속전계를 형성하고, 공핍층보다 심부(深部) 영역에서 발생한 캐리어의 이동을 용이하게 한 것이다.
그러나, 포토다이오드(9)의 고속 응답성이라는 점에서는 공핍층의 폭을 넓혀 공핍층 외부의 생성 캐리어를 억제하는 것이 바람직하다. 제9도의 구조에서는 P형 에피택셜층(2)에 오토도프층(11)이 중첩되므로, 불순물 농도가 증가하여 공핍층을 확장하기 어렵다는 결점이 있었다.
또, P형 에피택셜층(2)를 적층하면 장치가 억셉터 불순물로 오염되므로, N형 에피택셜층 성장용 장치와 분리해야 하며, 일반적인 다른 바이폴라 IC와의 라인 공용화가 곤란하다는 결점이 있었다.
본 발명은 상술한 결점을 해결하고자 하는 것으로, 기판(23) 상에 도프되지 않게 적층된 제1에피택셜층(24), 기판(23) 표면의 포토다이오드(21) 형성부에 도프된 상쇄 불순물(30), 제1에피택셜층(24) 상에 적층된 N형의 제2에피택셜층(25), 제1 및 제2에피택셜층(24,25)를 완전히 관통하는 분리 영역(26), 제2에피택셜층(25)의 표면에 형성된 포토다이오드(21)의 N+형 확산 영역(31), 제1 및 제2에피택셜층(24,25)의 경계에 형성된 N+형 매립층(35), 매립층(34) 상의 제2에피택셜층(25) 표면에 형성된 NPN 트랜지스터(22)를 포함함으로써, 고속 포토다이오드(21)과 NPN 트랜지스터(22)를 일체화한 광 반도체 장치를 제공하는 것이다.
본 발명에 따르면, 제1에피택셜층(24)와 제2에피택셜층(25)와의 접합에 의해서 포토다이오드(21)을 형성할 수 있다. 제1에피택셜층(24)를 도프되지 않게 적층하였으므로, 공핍층은 제1에피택셜층(24)의 막 두께분 만큼 두껍게 확장할 수 있다. 따라서 공핍층에서의 광 흡수율을 증가시키고, 공핍층 외부에서의 생성 캐리어의 발생을 억제할 수 있다.
또한, 기판(23) 표면에 상쇄 불순물(30)을 도입함으로써, 기판(23)의 불순물 농도를 저감할 수 있으므로, 기판(23)의 심부까지 공핍층을 확장할 수 있다.
다음으로, 본 발명의 한 실시예를 도면을 참조하면서 상세히 설명한다.
제1도는 포토다이오드(21)과 NPN 트랜지스터(22)를 내장한 IC의 단면도이다. 동일 도면에 있어서, (23)은 P형의 단결정 실리콘 반도체 기판이고, (24)는 기판(23) 상에 기상 성장법에 의해 도프되지 않게 적층된 두께 15-20㎛ 의 제1에피택셜층이며, (25)는 제1에피택셜층(24) 상에 기상 성장법에 의해 인(P) 도프로 적층된 두께 4-6㎛의 제2에피택셜층이다. 기판(23)은 일반적인 바이폴라 IC의 기판보다 불순물 농도가 낮은 40-60Ω·㎝ 비저항의 기판을 사용하고, 제1에피택셜층(24)는 도프되지 않게 적층하기 때문에, 적층시에는 1000-1500Ω·㎝, 확산 영역을 형성하기 위한 열 처리를 행한 후의 완성시에는 200-1500Ω·㎝의 비저항을 갖는다. 제2에피택셜층(25)는 인이 1×1015㎝-3정도로 도프됨으로써 100-200Ω·㎝의 비저항을 갖는다.
제1 및 제2에피택셜층(24,25)는 양자를 완전히 관통하는 P+형 분리영역(26)에 의해서 포토다이오드(21) 형성부분과 NPN 트랜지스터(22) 형성부분으로 전기적으로 분리된다. 이 분리 영역(26)은 기판(23) 표면에서 상하 방향으로 확산된 제1분리 영역(27)과, 제1 및 제2에피택셜층(24,25)의 경계에서 상하 방향으로 확산된 제2분리 영역(28) 및 제2에피택셜층(25) 표면에 형성된 제3분리 영역(29)로 이루어지며, 이들 3개의 영역을 연결하여 제1 및 제2에피택셜층(24,25)를 섬 상태의 영역으로 분리한다.
포토다이오드(21)을 형성하는 영역의 기판(23) 표면에는 1×1011내지 5×1011정도의 인이 이온 주입에 의해서 도프되어 있고, 이 불순물(30)이 기판(23)의 P형 불순물을 상쇄시킨다. 그 결과로 기판(23)의 비저항이 40-60Ω·㎝에서 200Ω·㎝ 이상으로 증가되고, 또한 상쇄 불순물(30)이 각종 열 처리에 의해서 확산됨으로써 상기 200Ω·㎝ 이상의 비저항을 갖는 영역이 2-10㎛ 증가한다.
포토다이오드(21)부의 제2에피택셜층(25) 표면에 포토다이오드(21)의 캐소드로 인출되는 N+형 확산 영역(31)을 대략 전체면에 형성한다. 제2에피택셜층(25)의 표면은 산화막(32)로 덮히고, 산화막(32)를 부분적으로 개공(開孔)한 접촉홀을 통하여 캐소드 전극(33)이 N+형 확산 영역(31)에 접촉한다. 또, 분리 영역(26)을 포토다이오드(21)의 애노드측 저저항 인출 영역으로 하여, 애노드 전극(34)가 분리 영역(26) 표면에 접촉한다.
NPN 트랜지스터(22)부의 제1 및 제2에피택셜층(24,25)의 경계부에는 N+형 매립층(35)가 매립되어 있다. 매립층(35) 상부의 제2에피택셜층(25) 표면에 NPN 트랜지스터(22)의 P형 베이스 영역(36), N+형 에미터 영역(37) 및 N+형 콜렉터 접촉 영역(38)을 형성한다.
각 확산 영역 상에는 A1 전극(39)가 접촉하고, 산화막(32) 상에서 연장되는 A1 배선이 각 소자를 연결함으로써, 포토다이오드(21)이 광신호 입력부를, NPN 트랜지스터(22)가 다른 소자와 함께 신호 처리 회로를 구성한다.
상술한 구조는 하기의 제조 방법에 의해 얻을 수 있다.
우선, P형 기판(23)의 전체 면에 상쇄 불순물(30)이 되는 인을 도즈량 1×1011내지 5×1011로 이온 주입한다(제2도). 또한, 포토다이오드(21)의 형성 예정 영역에만 선택적으로 도입해도 좋다.
다음으로, P형 기판(23) 표면을 열 산화하여 산화막(40)을 형성하고, 산화막(40)을 포토에칭하여 선택 마스크를 형성한다. 그리고 기판(23) 표면에 분리 영역(26)의 제1분리 영역(27)을 형성하는 붕소(B)를 확산한다(제3도).
다음으로, 선택 마스크로 사용한 산화막을 전부 제거한 다음, 기판(23)을 에피택셜 성장 장치의 서셉터 상에 배치하고, 램프 가열에 의해 기판(23)에 1140℃ 정도의 고온을 부여함과 동시에 반응관 내에 SiH2Cl2가스와 H2가스를도입함으로써, 도프되지 않은 제1에피택셜층(24)를 15-20㎛ 성장시킨다. 이와 같이 도프되지 않게 성장시키면, 전체 공정이 종료된 완성시에 200-1500Ω·㎝의 높은 비저항층이 형성될 수 있다(제4도).
다음으로, 제1에피택셜층(24) 표면을 열 처리화하여 선택 마스크를 형성하고, NPN 트랜지스터(22)의 N+형 매립층(34)를 형성하는 안티몬을 확산한다(제5도). 이 열 처리로 제1분리 영역(27)도 약간 확산된다.
다음으로, 선택 마스크를 바꾸고, 분리 영역(26)의 제2분리 영역(28)을 형성하는 붕소를 확산한다. 그리고 산화막을 형성하면서 기판(23) 전체에 열 처리를 가하여, 제1 및 제2분리 영역(27,28)을 확산함으로써 양자를 연결한다. 본 공정에서 제1분리 영역(27)은 8-10㎛, 제2분리 영역(28)은 6-8㎛ 확산된다. 그후, 산화막을 제거하여 제1에피택셜층(24) 상에 막 두께 4-6㎛의 인 도프의 제2에피택셜층(25)를 형성한다(제6도).
다음으로, 제2에피택셜층(25) 표면을 열 산화해서 선택 마스크를 형성하고, 분리 영역(26)의 제3분리 영역(29)를 형성하는 붕소를 확산하고, 열 처리를 가해서 제2 및 제3분리 영역(28,29)를 연결한다. 이 공정에서 제2분리 영역(28)은 상부 방향으로 4-5㎛, 제3분리 영역(29)는 1-3㎛ 확산 된다(제7도).
다음으로, 베이스 확산을 행하여 NPN 트랜지스터(22)의 베이스 영역(36)을 형성하고, 다시 에미터 확산을 행하여 NPN 트랜지스터(22)의 에미터 영역(37), 콜렉터 접촉 영역(38) 및 포토다이오드(21)의 N+형 확산 영역(31)을 형성한다(제8도). 또한, 제3분리 영역(29)가 상기 베이스 확산으로 형성되는 것도 가능하다.
그 후, A1의 퇴적 및 포토에칭에 의해 각종 전극 배선을 형성함으로써 제1도의 구조를 달성할 수 있다.
다음으로, 포토다이오드(21)의 작용을 설명한다.
포토다이오드(21)은 캐소드 전극(33)에 +5V와 같은 Vcc 전위를 인가하고, 애노드 전극(34)에 GND 전위를 인가한 역바이어스 상태에서 동작시킨다. 이와 같은 역바이어스를 부여하면, 포토다이오드(21)의 제1 및 제2에피택셜층(24,25)의 경계에서 공핍층이 확장되며 제1의 에피택셜층(24)가 높은 비저항층이라는 점에서 특히 제1에피택셜층(24)에서 크게 확장된다. 다시, 기판(23) 표면에 이온 주입된 상쇄 불순물(30)이 그 후에 열 처리로 확산됨으로써 기판(23) 표면에 비저항이 200Ω·㎝ 이상인 P형 영역이 2-10㎛ 깊이로 형성되므로, 공핍층은 기판(23) 심부의 상쇄 불순물(30)이 확산된 영역까지 용이하게 도달한다. 그 결과, 공핍층은 상기 경계에서 제2에피택셜층(25) 내로 확장되는 부분, 상기 경계에서 제1에피택셜층(24) 내로 확장되는 부분 및 기판(23) 심부에까지 확장되는 부분의 총합이 되어, 25-35㎛ 정도로 지극히 두껍게 확장될 수 있다. 따라서, 포토다이오드(21)의 접합 용량을 저감하여, 고속 응답을 가능하게 한다.
또한, 본 출원에 있어서도, 각 확산 영역의 열 처리에 의해서 기판(23) 내의 불순물(붕소)이 제1에피택셜층(24) 내로 확산되어 P형의 오토 도프층을 형성한다. 그러나, 도프되지 않은 층과 중첩하므로 불순물 농도는 그만큼 높아지지 않고 끝나며, 기판(23)으로서 40-60Ω·㎝의 비교적 낮은 불순물 농도의 기판을 사용하면 이 효과가 배가된다. 또한, 상쇄 불순물(30)은 기판(23) 측으로 확산되며 동시에 제1에피택셜층(24) 내로도 확산되므로, 오토 도프층을 형성하는 불순물도 상쇄한다. 따라서, 공핍층이 확장되는 것을 저지하는 높은 불순물 농도의 영역이 형성되지 않아, 이점에서도 두꺼운 공핍층이 얻어진다.
또한, 제1에피택셜층(24)를 도프되지 않게 적층하면, 에피택셜 성장 공정 중에, 에피택셜층은 기판(23)이나 제1분리 영역(27)에서 비산(飛散)한 붕소가 실리콘 원자와 재결합하여 퇴적하거나. 외계로부터의 예기하지 않은 불순물(주로 붕소)의 침입에 의해서 진성층에 지극히 가까운 P형층으로 될 수 있다. 그러나, N형으로 반전하는 일은 있을 수 없으므로, N형의 제2에피택셜층(25)를 형성함으로써 공핍층 형성에 적합한 PIN 접합 또는 PN 접합을 용이하게 형성할 수 있다.
또, 제1에피택셜층(24)의 두께 이상으로 두꺼운 공핍층이 얻어지므로, 공핍층에서의 입사광 흡수 효율이 높고, 그 몫만큼 포토다이오드(21)의 심부에서 발생하는 캐리어(공핍층외 생성 캐리어)의 비율도 감소하여, 포토다이오드(21)의 고속화가 도모된다.
또, 광 입사에 의해서 발생한 캐리어는, 애노드측에서는 저저항의 분리 영역(26)을 개재해서 애노드 전극(34)에 도달하므로, 포토다이오드(21)의 직렬 저항을 작게 할 수 있다. 캐소드측은 전체 면이 덮어지게 형성된 N+형 확산 영역(31)에서 회수되므로, 직렬 저항을 작게할 수 있다.
이상에서 설명했듯이, 본 발명에 의하면, 도프되지 않은 제1에피택셜층(24)를 적층하였으므로, 공핍층을 제1에피택셜층(24) 내로 두껍게 확장시킬 수 있다. 또, 상쇄 불순물(30)을 도프함으로써 기판(23) 심부에까지 공핍층을 확장할 수 있다. 그로 인해 접합 용량을 작게하고, 광 흡수율을 향상해서 공핍층의 생성 캐리어의 발생을 억제할 수 있으므로, 응답 속도가 지극히 빠른 포토다이오드(21)을 제공할 후 있는 이점을 갖는다.
또한, 고농도 저저항의 분리 영역(26)이 기판(23)에까지 도달하고 있으므로, 포토다이오드(21)의 직렬 저항을 현저히 저감할 수 있다는 점 이외에도 분리 영역(26)이 포토다이오드(21)과 NPN 트랜지스터(22)를 완전히 분리하고 있으므로, 기생효과 등을 방지할 수 있는 이점을 갖는다.
또한, 도프되지 않게 적층함으로써 불순물 농도의 제어가 불필요하므로, 높은 비저항층이 용이하게 얻어지는 이점을 갖는 이외에도 에피택셜 성장 장치가 다량의 붕소로 오염되지 않으므로 장치의 보수가 용이하고, 다른 기종과의 라인 공용화가 가능하다는 이점을 갖는다.
또한, 막 두께가 두꺼운 제1에피택셜층(24)를 제1 및 제2분리 영역(27,28)으로 분리하므로, 제2분리 영역(28)을 얕게 할 수 있고 그 몫만큼 옆방향으로의 확산도 적어진다. 그로 인해, 제2분리 영역(28)과 N+형 매립층(35)와의 내압이 커져서, NPN 트랜지스터(22)의 미세화에도 기여할 수 있는 이점을 갖는다.

Claims (6)

  1. 일 도전형의 반도체 기판, 상기 반도체 기판의 표면에 도프되지 않게 적층된 제1에피택셜층, 상기 반도체 기판의 최소한 포토다이오드를 형성하는 영역에 도프된 상기 반도체 기판의 불순물 농도를 상쇄하는 역 도전형의 불순물, 상기 제1에피택셜층 표면에 형성된 역 도전형의 제2에피택셜층, 상기 제1 및 제2에피택셜층을 관통해서 상기 제1 및 제2에피택셜층을 복수의 섬 영역으로 형성하는 일 도전형의 분리 영역, 상기 분리 영역의 일부를 형성하고, 상기 기판의 표면에서 상기 제1에피택셜층의 내부로 확산되는 제1분리 영역, 상기 분리 영역의 일부를 형성하고, 상기 제1에피택셜층 표면에서 상하 방향으로 확산되는 제2분리 영역, 상기 분리 영역의 일부를 형성하고, 상기 제2에피택셜층 내부로 확산되는 제3분리 영역, 제1섬 영역의 표면에 형성된 역 도전형의 확산 영역에 접촉하는 포토다이오드의 일측 전극, 상기 분리 영역의 표면에 접촉하는 포토다이오드의 다른 측 전극, 제2섬 영역의 상기 제1에피택셜층 표면에 형성되는 역 도전형의 매립층, 및 상기 제2섬 영역 표면에 형성되는 일 도전형 베이스 영역 및 역 도전형 에미터 영역을 포함하는 것을 특징으로 하는 광 반도체 장치.
  2. 제1항에 있어서, 상기 반도체 기판의 비저항이 40-60Ω·㎝인 것을 특징으로 하는 광 반도체 장치.
  3. 제1항에 있어서, 상기 에피택셜층의 비저항이 200-1500Ω·㎝인 것을 특징으로 하는 광 반도체 장치.
  4. 제1항에 있어서, 상기 포토다이오드의 역 도전형 확산 영역이 상기 에미터 영역의 형성과 동시에 이루어지는 것을 특징으로 하는 광 반도체 장치.
  5. 제1항에 있어서, 상기 상쇄하는 불순물을 상기 반도체 기판의 전체 면에 도입하는 것을 특징으로 하는 광 반도체 장치.
  6. 제1항에 있어서, 상기 상쇄하는 불순물을 상기 제1섬 영역의 기판 표면에 선택적으로 도입하는 것을 특징으로 하는 광 반도체 장치.
KR1019920002861A 1991-02-27 1992-02-25 광 반도체 장치 KR0182270B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP91-032929 1991-02-26
JP91-32929 1991-02-27
JP3032929A JP2557750B2 (ja) 1991-02-27 1991-02-27 光半導体装置

Publications (2)

Publication Number Publication Date
KR920017263A KR920017263A (ko) 1992-09-26
KR0182270B1 true KR0182270B1 (ko) 1999-03-20

Family

ID=12372610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920002861A KR0182270B1 (ko) 1991-02-27 1992-02-25 광 반도체 장치

Country Status (5)

Country Link
US (1) US5283460A (ko)
EP (1) EP0501316B1 (ko)
JP (1) JP2557750B2 (ko)
KR (1) KR0182270B1 (ko)
DE (1) DE69223664T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2793085B2 (ja) * 1992-06-25 1998-09-03 三洋電機株式会社 光半導体装置とその製造方法
DE59300087D1 (de) * 1992-07-16 1995-03-30 Landis & Gry Tech Innovat Ag Anordnung mit einer integrierten farbselektiven Photodiode und einem der Photodiode nachgeschalteten Verstärker.
JP2731115B2 (ja) * 1994-07-14 1998-03-25 シャープ株式会社 分割型受光素子
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
EP0778621B1 (en) * 1995-12-06 2008-08-13 Sony Corporation Semiconductor device comprising a photodiode and a bipolar element, and method of fabrication
TW423103B (en) * 1997-01-27 2001-02-21 Sharp Kk Divided photodiode
IT1290553B1 (it) * 1997-02-27 1998-12-10 Ist Nazionale Fisica Nucleare Rivelatore dell'energia e della posizione di incidenza di radiazioni elettromagnetiche o di particelle ionizzanti a deriva controllata
JPH10284753A (ja) * 1997-04-01 1998-10-23 Sony Corp 半導体装置及びその製造方法
US6080644A (en) * 1998-02-06 2000-06-27 Burr-Brown Corporation Complementary bipolar/CMOS epitaxial structure and process
DE19805786A1 (de) * 1998-02-12 1999-08-26 Siemens Ag Halbleiterbauelement mit Struktur zur Vermeidung von Querströmen
DE69906923T2 (de) * 1998-12-28 2004-02-26 Sharp K.K. Lichtempfänger mit integrierter Schaltung
US6590242B1 (en) * 1999-02-25 2003-07-08 Canon Kabushiki Kaisha Light-receiving element and photoelectric conversion device
DE19933162B4 (de) * 1999-07-20 2004-11-11 Institut für Mikroelektronik Stuttgart Stiftung des öffentlichen Rechts Bildzelle, Bildsensor und Herstellungsverfahren hierfür
JP4131059B2 (ja) * 1999-08-23 2008-08-13 ソニー株式会社 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法
JP3317942B2 (ja) * 1999-11-08 2002-08-26 シャープ株式会社 半導体装置およびその製造方法
JP2002203954A (ja) * 2000-10-31 2002-07-19 Sharp Corp 回路内蔵受光素子
US20030038336A1 (en) * 2001-08-22 2003-02-27 Mann Richard A. Semiconductor device for isolating a photodiode to reduce junction leakage and method of formation
JP4919370B2 (ja) 2005-03-31 2012-04-18 ルネサスエレクトロニクス株式会社 半導体受光装置及び半導体受光装置の製造方法
JP4718875B2 (ja) * 2005-03-31 2011-07-06 株式会社東芝 固体撮像素子
US7800146B2 (en) 2005-08-26 2010-09-21 Aptina Imaging Corporation Implanted isolation region for imager pixels
US7964928B2 (en) * 2005-11-22 2011-06-21 Stmicroelectronics S.A. Photodetector with an improved resolution
KR100788347B1 (ko) * 2005-12-28 2008-01-02 동부일렉트로닉스 주식회사 수직형 씨모스 이미지 센서, 이의 제조 방법 및 이의 게터링 방법
JP4709012B2 (ja) * 2006-01-05 2011-06-22 ルネサスエレクトロニクス株式会社 光半導体装置およびその製造方法
US20070241377A1 (en) * 2006-04-12 2007-10-18 Semicoa Back-illuminated photo-transistor arrays for computed tomography and other imaging applications
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP2009260160A (ja) * 2008-04-21 2009-11-05 Panasonic Corp 光半導体装置
US8674485B1 (en) 2010-12-08 2014-03-18 Amkor Technology, Inc. Semiconductor device including leadframe with downsets
WO2012169211A1 (ja) * 2011-06-09 2012-12-13 パナソニック株式会社 光学素子とその製造方法
US9466698B2 (en) * 2013-03-15 2016-10-11 Semiconductor Components Industries, Llc Electronic device including vertical conductive regions and a process of forming the same
CN104051416B (zh) * 2013-03-15 2018-04-13 半导体元件工业有限责任公司 包括垂直导电区域的电子设备及其形成工艺
JP2017045873A (ja) * 2015-08-27 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP2020009790A (ja) * 2016-11-09 2020-01-16 シャープ株式会社 アバランシェフォトダイオード

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61154063A (ja) * 1984-12-26 1986-07-12 Toshiba Corp 光半導体装置およびその製造方法
JPH0654957B2 (ja) * 1985-11-13 1994-07-20 キヤノン株式会社 光電変換装置
US4879470A (en) * 1987-01-16 1989-11-07 Canon Kabushiki Kaisha Photoelectric converting apparatus having carrier eliminating means
JP2800827B2 (ja) * 1988-02-12 1998-09-21 浜松ホトニクス株式会社 光半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP0501316A3 (en) 1994-11-09
KR920017263A (ko) 1992-09-26
DE69223664D1 (de) 1998-02-05
EP0501316A2 (en) 1992-09-02
JPH04271171A (ja) 1992-09-28
US5283460A (en) 1994-02-01
JP2557750B2 (ja) 1996-11-27
EP0501316B1 (en) 1997-12-29
DE69223664T2 (de) 1998-07-23

Similar Documents

Publication Publication Date Title
KR0182270B1 (ko) 광 반도체 장치
KR100208643B1 (ko) 광 반도체 장치 및 그 제조 방법
KR100208646B1 (ko) 광 반도체 장치
JP2800827B2 (ja) 光半導体装置およびその製造方法
KR100683099B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
KR19980032370A (ko) 상보형 쌍극성 트랜지스터 및 그 제조 방법
JP2003224253A (ja) 光半導体集積回路装置およびその製造方法
JPH04271172A (ja) 光半導体装置
KR100208645B1 (ko) 광 반도체 장치
KR100194991B1 (ko) 광 반도체 장치
JP2940818B2 (ja) 光半導体装置とその製造方法
KR920010434B1 (ko) 바이폴라 트랜지스터와 iil을 갖는 반도체 장치
JP4043246B2 (ja) 光半導体集積回路装置
KR930009029B1 (ko) 반도체 장치 및 그 제조방법
JP2003258219A (ja) 光半導体集積回路装置の製造方法
KR100208644B1 (ko) 광 반도체 장치
JP4162412B2 (ja) 光半導体集積回路装置
JP2557743B2 (ja) 光半導体装置の製造方法
JP2557744B2 (ja) 光半導体装置
JP3197592B2 (ja) 半導体装置の製造方法
JPH03145771A (ja) 半導体装置
JP2815201B2 (ja) Ｐｉｎホトダイオード
KR900008818B1 (ko) 쌍극성 집적회로소자 제조방법
JP2003258216A (ja) 光半導体集積回路装置の製造方法
JPS61207066A (ja) バイポ−ラトランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20071123

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee