JPH04271171A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPH04271171A JPH04271171A JP3032929A JP3292991A JPH04271171A JP H04271171 A JPH04271171 A JP H04271171A JP 3032929 A JP3032929 A JP 3032929A JP 3292991 A JP3292991 A JP 3292991A JP H04271171 A JPH04271171 A JP H04271171A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- region
- layer
- photodiode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 230000003287 optical effect Effects 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims description 33
- 238000009792 diffusion process Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 239000000969 carrier Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
Landscapes
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Bipolar Integrated Circuits (AREA)
- Element Separation (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はホトダイオードとバイポ
ーラＩＣとを一体化した光半導体装置に関する。
ーラＩＣとを一体化した光半導体装置に関する。
【０００２】
【従来の技術】受光素子と周辺回路とを一体化してモノ
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
リシックに形成した光半導体装置は、受光素子と回路素
子とを別個に作ってハイブリッドＩＣ化したものと異な
り、コストダウンが期待でき、また、外部電磁界による
雑音に対して強いというメリットを持つ。
【０００３】このような光半導体装置の従来の構造とし
て、例えば特開平１−２０５５６４号公報に記載された
ものが公知である。これを図９に示す。同図において、
（１）はＰ型の半導体基板、（２）はＰ型のエピタキシ
ャル層、（３）はＮ型のエピタキシャル層、（４）はＰ
＋型分離領域、（５）はＮ＋型拡散領域、（６）はＮ＋
型埋め込み層、（７）はＰ型ベース領域、（８）はＮ＋
型エミッタ領域である。ホトダイオード（９）はＰ型エ
ピタキシャル層（２）とＮ型エピタキシャル層（３）と
のＰＮ接合で形成し、Ｎ＋型拡散領域（５）をカソード
取出し、分離領域（４）をアノード取出しとしたもので
ある。ＮＰＮトランジスタ（１０）はＰ型エピタキシャ
ル層（２）とＮ型エピタキシャル層（３）との境界に埋
め込み層（６）を設け、Ｎ型エピタキシャル層（３）を
コレクタとしたものである。そして、基板（１）からの
オートドープ層（１１）によって加速電界を形成し、空
乏層より深部の領域で発生したキャリアの移動を容易に
したものである。
て、例えば特開平１−２０５５６４号公報に記載された
ものが公知である。これを図９に示す。同図において、
（１）はＰ型の半導体基板、（２）はＰ型のエピタキシ
ャル層、（３）はＮ型のエピタキシャル層、（４）はＰ
＋型分離領域、（５）はＮ＋型拡散領域、（６）はＮ＋
型埋め込み層、（７）はＰ型ベース領域、（８）はＮ＋
型エミッタ領域である。ホトダイオード（９）はＰ型エ
ピタキシャル層（２）とＮ型エピタキシャル層（３）と
のＰＮ接合で形成し、Ｎ＋型拡散領域（５）をカソード
取出し、分離領域（４）をアノード取出しとしたもので
ある。ＮＰＮトランジスタ（１０）はＰ型エピタキシャ
ル層（２）とＮ型エピタキシャル層（３）との境界に埋
め込み層（６）を設け、Ｎ型エピタキシャル層（３）を
コレクタとしたものである。そして、基板（１）からの
オートドープ層（１１）によって加速電界を形成し、空
乏層より深部の領域で発生したキャリアの移動を容易に
したものである。
【０００４】
【発明が解決しようとする課題】しかしながら、ホトダ
イオード（９）の高速応答性という点では空乏層の幅を
広げて空乏層外生成キャリアを抑制する方が望ましい。 図９の構造ではＰ型エピタキシャル層（２）にオートド
ープ層（１１）が重畳するので、不純物濃度が増大し、
空乏層を拡大することが困難である欠点があった。
イオード（９）の高速応答性という点では空乏層の幅を
広げて空乏層外生成キャリアを抑制する方が望ましい。 図９の構造ではＰ型エピタキシャル層（２）にオートド
ープ層（１１）が重畳するので、不純物濃度が増大し、
空乏層を拡大することが困難である欠点があった。
【０００５】また、Ｐ型エピタキシャル層（２）を積層
すると装置がアクセプタ不純物で汚染されるので、Ｎ型
エピタキシャル層成長用装置とは分離しなければならず
、一般的な他のバイポーラＩＣとのラインの共用化が困
難である欠点があった。
すると装置がアクセプタ不純物で汚染されるので、Ｎ型
エピタキシャル層成長用装置とは分離しなければならず
、一般的な他のバイポーラＩＣとのラインの共用化が困
難である欠点があった。
【０００６】
【課題を解決するための手段】本発明は上述した欠点に
鑑み成されたもので、基板（２３）上にノンドープで積
層した第１のエピタキシャル層（２４）と、基板（２３
）表面のホトダイオード（２１）形成部にドープされた
相殺不純物（３０）と、第１のエピタキシャル層（２４
）上に積層したＮ型の第２のエピタキシャル層（２５）
と、第１と第２のエピタキシャル層（２４）（２５）を
完全に貫通する分離領域（２６）と、第２のエピタキシ
ャル層（２５）の表面に形成したホトダイオード（２１
）のＮ＋型拡散領域（３１）と、第１と第２のエピタキ
シャル層（２４）（２５）の境界に形成したＮ＋型埋め
込み層（３５）と、埋め込み層（３４）上の第２のエピ
タキシャル層（２５）表面に形成したＮＰＮトランジス
タ（２２）とを具備することにより、高速ホトダイオー
ド（２１）とＮＰＮトランジスタ（２２）とを一体化し
た光半導体装置を提供するものである。
鑑み成されたもので、基板（２３）上にノンドープで積
層した第１のエピタキシャル層（２４）と、基板（２３
）表面のホトダイオード（２１）形成部にドープされた
相殺不純物（３０）と、第１のエピタキシャル層（２４
）上に積層したＮ型の第２のエピタキシャル層（２５）
と、第１と第２のエピタキシャル層（２４）（２５）を
完全に貫通する分離領域（２６）と、第２のエピタキシ
ャル層（２５）の表面に形成したホトダイオード（２１
）のＮ＋型拡散領域（３１）と、第１と第２のエピタキ
シャル層（２４）（２５）の境界に形成したＮ＋型埋め
込み層（３５）と、埋め込み層（３４）上の第２のエピ
タキシャル層（２５）表面に形成したＮＰＮトランジス
タ（２２）とを具備することにより、高速ホトダイオー
ド（２１）とＮＰＮトランジスタ（２２）とを一体化し
た光半導体装置を提供するものである。
【０００７】
【作用】本発明によれば、第１のエピタキシャル層（２
４）と第２のエピタキシャル層（２５）との接合によっ
てホトダイオード（２１）を形成できる。第１のエピタ
キシャル層（２４）をノンドープで積層したので、空乏
層は第１のエピタキシャル層（２４）の膜厚の分だけ極
めて厚く拡大できる。従って空乏層での光吸収率を増大
し、空乏層外生成キャリアの発生を抑制できる。
４）と第２のエピタキシャル層（２５）との接合によっ
てホトダイオード（２１）を形成できる。第１のエピタ
キシャル層（２４）をノンドープで積層したので、空乏
層は第１のエピタキシャル層（２４）の膜厚の分だけ極
めて厚く拡大できる。従って空乏層での光吸収率を増大
し、空乏層外生成キャリアの発生を抑制できる。
【０００８】さらに、基板（２３）表面に相殺不純物（
３０）を導入することによって、基板（２３）の不純物
濃度を低減できるので、基板（２３）の深部まで空乏層
を拡大できる。
３０）を導入することによって、基板（２３）の不純物
濃度を低減できるので、基板（２３）の深部まで空乏層
を拡大できる。
【０００９】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１はホトダイオード（２１）とＮ
ＰＮトランジスタ（２２）とを組み込んだＩＣの断面図
である。同図において、（２３）はＰ型の単結晶シリコ
ン半導体基板、（２４）は基板（２３）上に気相成長法
によりノンドープで積層した厚さ１５〜２０μの第１の
エピタキシャル層、（２５）は第１のエピタキシャル層
（２４）上に気相成長法によりリン（Ｐ）ドープで積層
した厚さ４〜６μの第２のエピタキシャル層である。基
板（２３）は一般的なバイポーラＩＣのものより不純物
濃度が低い４０〜６０Ω・ｃｍの比抵抗のものを用い、
第１のエピタキシャル層（２４）はノンドープで積層す
ることにより、積層時で１０００〜１５００Ω・ｃｍ、
拡散領域を形成するための熱処理を与えた後の完成時で
２００〜１５００Ω・ｃｍの比抵抗を有する。第２のエ
ピタキシャル層（２５）は、リン（Ｐ）を１×１０１５
ｃｍ−３程ドープすることにより１００〜２００Ω・ｃ
ｍの比抵抗を有する。
ら詳細に説明する。図１はホトダイオード（２１）とＮ
ＰＮトランジスタ（２２）とを組み込んだＩＣの断面図
である。同図において、（２３）はＰ型の単結晶シリコ
ン半導体基板、（２４）は基板（２３）上に気相成長法
によりノンドープで積層した厚さ１５〜２０μの第１の
エピタキシャル層、（２５）は第１のエピタキシャル層
（２４）上に気相成長法によりリン（Ｐ）ドープで積層
した厚さ４〜６μの第２のエピタキシャル層である。基
板（２３）は一般的なバイポーラＩＣのものより不純物
濃度が低い４０〜６０Ω・ｃｍの比抵抗のものを用い、
第１のエピタキシャル層（２４）はノンドープで積層す
ることにより、積層時で１０００〜１５００Ω・ｃｍ、
拡散領域を形成するための熱処理を与えた後の完成時で
２００〜１５００Ω・ｃｍの比抵抗を有する。第２のエ
ピタキシャル層（２５）は、リン（Ｐ）を１×１０１５
ｃｍ−３程ドープすることにより１００〜２００Ω・ｃ
ｍの比抵抗を有する。
【００１０】第１と第２のエピタキシャル層（２４）（
２５）は、両者を完全に貫通するＰ＋型分離領域（２６
）によってホトダイオード（２１）形成部分とＮＰＮト
ランジスタ（２２）形成部分とに電気的に分離される。 この分離領域（２６）は、基板（２３）表面から上下方
向に拡散した第１の分離領域（２７）と、第１と第２の
エピタキシャル層（２４）（２５）の境界から上下方向
に拡散した第２の分離領域（２８）と、第２のエピタキ
シャル層（２５）表面から形成した第３の分離領域（２
９）から成り、３者が連結することで第１と第２のエピ
タキシャル層（２４）（２５）を島状の領域に分離する
。
２５）は、両者を完全に貫通するＰ＋型分離領域（２６
）によってホトダイオード（２１）形成部分とＮＰＮト
ランジスタ（２２）形成部分とに電気的に分離される。 この分離領域（２６）は、基板（２３）表面から上下方
向に拡散した第１の分離領域（２７）と、第１と第２の
エピタキシャル層（２４）（２５）の境界から上下方向
に拡散した第２の分離領域（２８）と、第２のエピタキ
シャル層（２５）表面から形成した第３の分離領域（２
９）から成り、３者が連結することで第１と第２のエピ
タキシャル層（２４）（２５）を島状の領域に分離する
。
【００１１】ホトダイオード（２１）を形成する領域の
基板（２３）表面には、１×１０１１〜５×１０１１程
度のリン（Ｐ）がイオン注入によってドープされており
、この不純物（３０）が基板（２３）のＰ型不純物を相
殺させる。その効果は、基板（２３）の比抵抗を４０〜
６０Ω・ｃｍから２００Ω・ｃｍ以上に増大させ、且つ
相殺不純物（３０）が各種熱処理によって拡散されるこ
とによって、前記２００Ω・ｃｍ以上の比抵抗を有する
領域が２〜１０μ増大する。
基板（２３）表面には、１×１０１１〜５×１０１１程
度のリン（Ｐ）がイオン注入によってドープされており
、この不純物（３０）が基板（２３）のＰ型不純物を相
殺させる。その効果は、基板（２３）の比抵抗を４０〜
６０Ω・ｃｍから２００Ω・ｃｍ以上に増大させ、且つ
相殺不純物（３０）が各種熱処理によって拡散されるこ
とによって、前記２００Ω・ｃｍ以上の比抵抗を有する
領域が２〜１０μ増大する。
【００１２】ホトダイオード（２１）部の第２のエピタ
キシャル層（２５）表面には、ホトダイオード（２１）
のカソード取出しとなるＮ＋型拡散領域（３１）を略全
面に形成する。第２のエピタキシャル層（２５）の表面
は酸化膜（３２）で覆われ、酸化膜（３２）を部分的に
開孔したコンタクトホールを介してカソード電極（３３
）がＮ＋型拡散領域（３１）にコンタクトする。また、
分離領域（２６）をホトダイオード（２１）のアノード
側低抵抗取り出し領域として、アノード電極（３４）が
分離領域（２６）の表面にコンタクトする。
キシャル層（２５）表面には、ホトダイオード（２１）
のカソード取出しとなるＮ＋型拡散領域（３１）を略全
面に形成する。第２のエピタキシャル層（２５）の表面
は酸化膜（３２）で覆われ、酸化膜（３２）を部分的に
開孔したコンタクトホールを介してカソード電極（３３
）がＮ＋型拡散領域（３１）にコンタクトする。また、
分離領域（２６）をホトダイオード（２１）のアノード
側低抵抗取り出し領域として、アノード電極（３４）が
分離領域（２６）の表面にコンタクトする。
【００１３】ＮＰＮトランジスタ（２２）部の第１と第
２のエピタキシャル層（２４）（２５）の境界部には、
Ｎ＋型の埋め込み層（３５）が埋め込まれている。埋め
込み層（３５）上方の第２のエピタキシャル層（２５）
表面には、ＮＰＮトランジスタ（２２）のＰ型のベース
領域（３６）、Ｎ＋型のエミッタ領域（３７）、および
Ｎ＋型のコレクタコンタクト領域（３８）を形成する。
２のエピタキシャル層（２４）（２５）の境界部には、
Ｎ＋型の埋め込み層（３５）が埋め込まれている。埋め
込み層（３５）上方の第２のエピタキシャル層（２５）
表面には、ＮＰＮトランジスタ（２２）のＰ型のベース
領域（３６）、Ｎ＋型のエミッタ領域（３７）、および
Ｎ＋型のコレクタコンタクト領域（３８）を形成する。
【００１４】各拡散領域上にはＡｌ電極（３９）がコン
タクトし、酸化膜（３２）上を延在するＡｌ配線が各素
子を連結することにより、ホトダイオード（２１）が光
信号入力部を、ＮＰＮトランジスタ（２２）が他の素子
と共に信号処理回路を構成する。上述した構造は、以下
の製造方法により得ることができる。
タクトし、酸化膜（３２）上を延在するＡｌ配線が各素
子を連結することにより、ホトダイオード（２１）が光
信号入力部を、ＮＰＮトランジスタ（２２）が他の素子
と共に信号処理回路を構成する。上述した構造は、以下
の製造方法により得ることができる。
【００１５】先ずＰ型基板（２３）の全面に相殺不純物
（３０）となるリン（Ｐ）をドーズ量１×１０１１〜５
×１０１１でイオン注入する（図２）。尚、ホトダイオ
ード（２１）形成の予定領域にのみ選択的に導入しても
良い。次いでＰ型基板（２３）の表面を熱酸化して酸化
膜（４０）を形成し、酸化膜（４０）をホトエッチング
して選択マスクを形成する。そして基板（２３）表面に
分離領域（２６）の第１の分離領域（２７）を形成する
ボロン（Ｂ）を拡散する（図３）。
（３０）となるリン（Ｐ）をドーズ量１×１０１１〜５
×１０１１でイオン注入する（図２）。尚、ホトダイオ
ード（２１）形成の予定領域にのみ選択的に導入しても
良い。次いでＰ型基板（２３）の表面を熱酸化して酸化
膜（４０）を形成し、酸化膜（４０）をホトエッチング
して選択マスクを形成する。そして基板（２３）表面に
分離領域（２６）の第１の分離領域（２７）を形成する
ボロン（Ｂ）を拡散する（図３）。
【００１６】次いで選択マスクとして用いた酸化膜を全
て除去した後、基板（２３）をエピタキシャル成長装置
のサセプタ上に配置し、ランプ加熱によって基板（２３
）に１１４０℃程度の高温を与えると共に反応管内にＳ
ｉＨ２Ｃｌ２ガスとＨ２ガスを導入することにより、ノ
ンドープの第１のエピタキシャル層（２４）を１５〜２
０μ成長させる。この様にノンドープで成長させると、
全工程が終了した完成時で２００〜１５００Ω・ｃｍの
高比抵抗層に形成できる（図４）。
て除去した後、基板（２３）をエピタキシャル成長装置
のサセプタ上に配置し、ランプ加熱によって基板（２３
）に１１４０℃程度の高温を与えると共に反応管内にＳ
ｉＨ２Ｃｌ２ガスとＨ２ガスを導入することにより、ノ
ンドープの第１のエピタキシャル層（２４）を１５〜２
０μ成長させる。この様にノンドープで成長させると、
全工程が終了した完成時で２００〜１５００Ω・ｃｍの
高比抵抗層に形成できる（図４）。
【００１７】次いで第１のエピタキシャル層（２４）表
面を熱酸化して選択マスクを形成し、ＮＰＮトランジス
タ（２２）のＮ＋型埋め込み層（３４）を形成するアン
チモンを拡散する（図５）。この熱処理で第１の分離領
域（２７）も少し拡散される。次いで選択マスクを変更
し、分離領域（２６）の第２の分離領域（２８）を形成
するボロン（Ｂ）を拡散する。そして酸化膜付けを行い
ながら基板（２３）全体に熱処理を与え、第１と第２の
分離領域（２７）（２８）を拡散することにより両者を
連結する。本工程で第１の分離領域（２７）は８〜１０
μ、第２の分離領域（２８）は６〜８μ拡散される。そ
の後、酸化膜を除去して第１のエピタキシャル層（２４
）の上に膜厚４〜６μのリンドープの第２のエピタキシ
ャル層（２５）を形成する（図６）。
面を熱酸化して選択マスクを形成し、ＮＰＮトランジス
タ（２２）のＮ＋型埋め込み層（３４）を形成するアン
チモンを拡散する（図５）。この熱処理で第１の分離領
域（２７）も少し拡散される。次いで選択マスクを変更
し、分離領域（２６）の第２の分離領域（２８）を形成
するボロン（Ｂ）を拡散する。そして酸化膜付けを行い
ながら基板（２３）全体に熱処理を与え、第１と第２の
分離領域（２７）（２８）を拡散することにより両者を
連結する。本工程で第１の分離領域（２７）は８〜１０
μ、第２の分離領域（２８）は６〜８μ拡散される。そ
の後、酸化膜を除去して第１のエピタキシャル層（２４
）の上に膜厚４〜６μのリンドープの第２のエピタキシ
ャル層（２５）を形成する（図６）。
【００１８】次いで第２のエピタキシャル層（２５）表
面を熱酸化して選択マスクを形成し、分離領域（２６）
の第３の分離領域（２９）を形成するボロン（Ｂ）を拡
散し、熱処理を加えて第２と第３の分離領域（２８）（
２９）を連結する。この工程で第２の分離領域（２８）
は上方向へ４〜５μ、第３の分離領域（２９）は１〜３
μ拡散される（図７）。
面を熱酸化して選択マスクを形成し、分離領域（２６）
の第３の分離領域（２９）を形成するボロン（Ｂ）を拡
散し、熱処理を加えて第２と第３の分離領域（２８）（
２９）を連結する。この工程で第２の分離領域（２８）
は上方向へ４〜５μ、第３の分離領域（２９）は１〜３
μ拡散される（図７）。
【００１９】次いでベース拡散を行ってＮＰＮトランジ
スタ（２２）のベース領域（３６）を形成し、さらにエ
ミッタ拡散を行ってＮＰＮトランジスタ（２２）のエミ
ッタ領域（２７）とコレクタコンタクト領域（２７）、
およびホトダイオード（２１）のＮ＋型拡散領域（３１
）を形成する（図８）。尚、第３の分離領域（２９）は
上記ベース拡散で形成することも可能である。
スタ（２２）のベース領域（３６）を形成し、さらにエ
ミッタ拡散を行ってＮＰＮトランジスタ（２２）のエミ
ッタ領域（２７）とコレクタコンタクト領域（２７）、
およびホトダイオード（２１）のＮ＋型拡散領域（３１
）を形成する（図８）。尚、第３の分離領域（２９）は
上記ベース拡散で形成することも可能である。
【００２０】その後、Ａｌの堆積とホトエッチングによ
り各種電極配線を形成することによって、図１の構造を
達成できる。次にホトダイオード（２１）の作用を説明
する。ホトダイオード（２１）は、カソード電極（３３
）に＋５Ｖの如きＶｃｃ電位を、アノード電極（３４）
にＧＮＤ電位を印加した逆バイアス状態で動作させる。 このような逆バイアスを与えると、ホトダイオード（２
１）の第１と第２のエピタキシャル層（２４）（２５）
の境界から空乏層が拡がり、第１のエピタキシャル層（
２４）が高比抵抗層であることから特に第１のエピタキ
シャル層（２４）中に大きく拡がる。さらにまた、基板
（２３）表面にイオン注入した相殺不純物（３０）がそ
の後に熱処理で拡散されることにより基板（２３）表面
に比抵抗が２００Ω・ｃｍ以上のＰ型領域を深さ２〜１
０μ形成しているので、空乏層は基板（２３）深部の相
殺不純物（３０）が拡散された領域まで容易に達する。 その結果、空乏層は前記境界から第２のエピタキシャル
層（２５）中に拡がる分と、前記境界から第１のエピタ
キシャル層（２４）中に拡がる分、および基板（２３）
深部にまで拡がる分との総和となり、２５〜３５μもの
極めて厚い拡がりとすることができる。従って、ホトダ
イオード（２１）の接合容量を低減し、高速応答を可能
にする。
り各種電極配線を形成することによって、図１の構造を
達成できる。次にホトダイオード（２１）の作用を説明
する。ホトダイオード（２１）は、カソード電極（３３
）に＋５Ｖの如きＶｃｃ電位を、アノード電極（３４）
にＧＮＤ電位を印加した逆バイアス状態で動作させる。 このような逆バイアスを与えると、ホトダイオード（２
１）の第１と第２のエピタキシャル層（２４）（２５）
の境界から空乏層が拡がり、第１のエピタキシャル層（
２４）が高比抵抗層であることから特に第１のエピタキ
シャル層（２４）中に大きく拡がる。さらにまた、基板
（２３）表面にイオン注入した相殺不純物（３０）がそ
の後に熱処理で拡散されることにより基板（２３）表面
に比抵抗が２００Ω・ｃｍ以上のＰ型領域を深さ２〜１
０μ形成しているので、空乏層は基板（２３）深部の相
殺不純物（３０）が拡散された領域まで容易に達する。 その結果、空乏層は前記境界から第２のエピタキシャル
層（２５）中に拡がる分と、前記境界から第１のエピタ
キシャル層（２４）中に拡がる分、および基板（２３）
深部にまで拡がる分との総和となり、２５〜３５μもの
極めて厚い拡がりとすることができる。従って、ホトダ
イオード（２１）の接合容量を低減し、高速応答を可能
にする。
【００２１】尚、本願においても、各拡散領域の熱処理
によって基板（２３）中の不純物（ボロン）が第１のエ
ピタキシャル（２４）中に拡散されてＰ型のオートドー
プ層を形成する。しかしながら、ノンドープ層に重畳す
るので不純物濃度はそれ程高くならずに済み、基板（２
３）として４０〜６０Ω・ｃｍの比較的低不純物濃度の
ものを用いるとこの効果が倍増される。さらに、相殺不
純物（３０）は基板（２３）側に拡散されると同時に第
１のエピタキシャル層（２４）中へも拡散されるので、
オートドープ層を形成する不純物をも相殺する。従って
、空乏層が拡がることを阻止するような高不純物濃度の
領域が形成されるはずもなく、この点でも厚い空乏層が
得られる。
によって基板（２３）中の不純物（ボロン）が第１のエ
ピタキシャル（２４）中に拡散されてＰ型のオートドー
プ層を形成する。しかしながら、ノンドープ層に重畳す
るので不純物濃度はそれ程高くならずに済み、基板（２
３）として４０〜６０Ω・ｃｍの比較的低不純物濃度の
ものを用いるとこの効果が倍増される。さらに、相殺不
純物（３０）は基板（２３）側に拡散されると同時に第
１のエピタキシャル層（２４）中へも拡散されるので、
オートドープ層を形成する不純物をも相殺する。従って
、空乏層が拡がることを阻止するような高不純物濃度の
領域が形成されるはずもなく、この点でも厚い空乏層が
得られる。
【００２２】さらに、第１のエピタキシャル層（２４）
をノンドープで積層すると、エピタキシャル成長工程中
、エピタキシャル層は基板（２３）や第１の分離領域（
２７）から飛散したボロン（Ｂ）がシリコン原子と再結
合して堆積したり、外界からの予期せぬ不純物（主とし
てボロン）の侵入によって、イントリシック層に極めて
近いＰ型層となり得る。しかしながら、Ｎ型反転するこ
とはまずあり得ないので、Ｎ型の第２のエピタキシャル
層（２５）を形成することにより空乏層形成に適したＰ
ＩＮ接合又はＰＮ接合を容易に形成できる。
をノンドープで積層すると、エピタキシャル成長工程中
、エピタキシャル層は基板（２３）や第１の分離領域（
２７）から飛散したボロン（Ｂ）がシリコン原子と再結
合して堆積したり、外界からの予期せぬ不純物（主とし
てボロン）の侵入によって、イントリシック層に極めて
近いＰ型層となり得る。しかしながら、Ｎ型反転するこ
とはまずあり得ないので、Ｎ型の第２のエピタキシャル
層（２５）を形成することにより空乏層形成に適したＰ
ＩＮ接合又はＰＮ接合を容易に形成できる。
【００２３】また、第１のエピタキシャル層（２４）の
厚み以上の厚い空乏層が得られるので、空乏層での入射
光の吸収効率が高く、その分だけホトダイオード（２１
）の深部で発生するキャリア（空乏層外生成キャリア）
の割合も減少し、ホトダイオード（２１）の高速化が図
れる。また、光入射によって発生したキャリアは、アノ
ード側では低抵抗の分離領域（２６）を介してアノード
電極（３４）に達するので、ホトダイオード（２１）の
直列抵抗を小さくできる。カソード側は全面を覆うよう
に形成したＮ＋型拡散領域（３１）で回収するので、直
列抵抗を小さくできる。
厚み以上の厚い空乏層が得られるので、空乏層での入射
光の吸収効率が高く、その分だけホトダイオード（２１
）の深部で発生するキャリア（空乏層外生成キャリア）
の割合も減少し、ホトダイオード（２１）の高速化が図
れる。また、光入射によって発生したキャリアは、アノ
ード側では低抵抗の分離領域（２６）を介してアノード
電極（３４）に達するので、ホトダイオード（２１）の
直列抵抗を小さくできる。カソード側は全面を覆うよう
に形成したＮ＋型拡散領域（３１）で回収するので、直
列抵抗を小さくできる。
【００２４】
【発明の効果】以上に説明した通り、本発明によれば、
ノンドープの第１のエピタキシャル層（２４）を積層し
たので、空乏層を第１のエピタキシャル層（２４）中に
厚く拡げることができる。また、相殺不純物（３０）を
ドープすることにより基板（２３）深部にまで空乏層を
拡大できる。そのため接合容量を小さく、光吸収率を向
上して空乏層外生成キャリアの発生を抑えることができ
るので、応答速度が極めて速いホトダイオード（２１）
を提供できる利点を有する。
ノンドープの第１のエピタキシャル層（２４）を積層し
たので、空乏層を第１のエピタキシャル層（２４）中に
厚く拡げることができる。また、相殺不純物（３０）を
ドープすることにより基板（２３）深部にまで空乏層を
拡大できる。そのため接合容量を小さく、光吸収率を向
上して空乏層外生成キャリアの発生を抑えることができ
るので、応答速度が極めて速いホトダイオード（２１）
を提供できる利点を有する。
【００２５】さらに、高濃度低抵抗の分離領域（２６）
が基板（２３）にまで到達しているので、ホトダイオー
ド（２１）の直列抵抗を著しく低減できる他、分離領域
（２６）がホトダイオード（２１）とＮＰＮトランジス
タ（２２）とを完全に分離しているので、寄生効果等を
防止できる利点を有する。さらに、ノンドープで積層す
ることにより、不純物濃度の制御が不要であるので、高
比抵抗層が容易に得られる利点を有する他、エピタキシ
ャル成長装置を多量のボロン（Ｂ）で汚染しないので、
装置の保守が容易である、他機種とのラインの共用化が
できるという利点を有する。
が基板（２３）にまで到達しているので、ホトダイオー
ド（２１）の直列抵抗を著しく低減できる他、分離領域
（２６）がホトダイオード（２１）とＮＰＮトランジス
タ（２２）とを完全に分離しているので、寄生効果等を
防止できる利点を有する。さらに、ノンドープで積層す
ることにより、不純物濃度の制御が不要であるので、高
比抵抗層が容易に得られる利点を有する他、エピタキシ
ャル成長装置を多量のボロン（Ｂ）で汚染しないので、
装置の保守が容易である、他機種とのラインの共用化が
できるという利点を有する。
【００２６】さらに、膜厚の厚い第１のエピタキシャル
層（２４）を第１と第２の分離領域（２７）（２８）で
分離するので、第２の分離領域（２８）を浅くできその
分だけ横方向拡散も少なくて済む。そのため、第２の分
離領域（２８）とＮ＋埋め込み層（３５）との耐圧が大
きくとれ、ＮＰＮトランジスタ（２２）の微細化にも寄
与できる利点を有する。
層（２４）を第１と第２の分離領域（２７）（２８）で
分離するので、第２の分離領域（２８）を浅くできその
分だけ横方向拡散も少なくて済む。そのため、第２の分
離領域（２８）とＮ＋埋め込み層（３５）との耐圧が大
きくとれ、ＮＰＮトランジスタ（２２）の微細化にも寄
与できる利点を有する。
【図１】本発明の光半導体装置を説明するための断面図
である。
である。
【図２】図１の製造方法を説明する第１の図面である。
【図３】図１の製造方法を説明する第２の図面である。
【図４】図１の製造方法を説明する第３の図面である。
【図５】図１の製造方法を説明する第４の図面である。
【図６】図１の製造方法を説明する第５の図面である。
【図７】図１の製造方法を説明する第６の図面である。
【図８】図１の製造方法を説明する第７の図面である。
【図９】従来例を示す断面図である。
Claims (6)
- 【請求項１】 一導電型の半導体基板と、前記半導体
基板の表面にノンドープで積層した第１のエピタキシャ
ル層と、前記半導体基板の少なくともホトダイオードを
形成する領域にドープした前記半導体基板の不純物濃度
を相殺する逆導電型の不純物と、前記第１のエピタキシ
ャル層の表面に形成した逆導電型の第２のエピタキシャ
ル層と、前記第１と第２のエピタキシャル層を貫通して
前記第１と第２のエピタキシャル層を複数の島領域に形
成する一導電型の分離領域と、前記分離領域の一部を形
成し、前記基板の表面から前記第１のエピタキシャル層
の途中まで拡散した第１の分離領域と、前記分離領域の
一部を形成し、前記第１のエピタキシャル層の表面から
上下方向に拡散した第２の分離領域と、前記分離領域の
一部を形成し、前記第２のエピタキシャル層の表面から
前記第２のエピタキシャル層の途中まで拡散した第３の
分離領域と、第１の島領域の表面に形成した逆導電型の
拡散領域にコンタクトするホトダイオードの一方の電極
と、前記分離領域の表面にコンタクトするホトダイオー
ドの他方の電極と、第２の島領域の前記第１のエピタキ
シャル層の表面に形成した逆導電型の埋め込み層と、前
記第２の島領域の表面に形成した一導電型のベース領域
、および逆導電型のエミッタ領域とを具備することを特
徴とする光半導体装置。 - 【請求項２】 前記半導体基板は比抵抗が４０〜６０
Ω・ｃｍであることを特徴とする請求項第１項記載の光
半導体装置。 - 【請求項３】 前記エピタキシャル層は比抵抗が２０
０〜１５００Ω・ｃｍであることを特徴とする請求項第
１項記載の光半導体装置。 - 【請求項４】 前記ホトダイオードの逆導電型拡散領
域は前記エミッタ領域形成と同時的に行うことを特徴と
する請求項１項記載の光半導体装置。 - 【請求項５】 前記相殺する不純物を前記半導体基板
の全面に導入したことを特徴とする請求項第１項記載の
光半導体装置。 - 【請求項６】 前記相殺する不純物を前記第１の島領
域の基板表面に選択的に導入したことを特徴とする請求
項第１項記載の光半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032929A JP2557750B2 (ja) | 1991-02-27 | 1991-02-27 | 光半導体装置 |
| US07/834,611 US5283460A (en) | 1991-02-27 | 1992-02-12 | Optical semiconductor device |
| DE69223664T DE69223664T2 (de) | 1991-02-27 | 1992-02-20 | Optische Halbleitervorrichtung |
| EP92102886A EP0501316B1 (en) | 1991-02-27 | 1992-02-20 | Optical semiconductor device |
| KR1019920002861A KR0182270B1 (ko) | 1991-02-27 | 1992-02-25 | 광 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3032929A JP2557750B2 (ja) | 1991-02-27 | 1991-02-27 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04271171A true JPH04271171A (ja) | 1992-09-28 |
| JP2557750B2 JP2557750B2 (ja) | 1996-11-27 |
Family
ID=12372610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3032929A Expired - Lifetime JP2557750B2 (ja) | 1991-02-27 | 1991-02-27 | 光半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5283460A (ja) |
| EP (1) | EP0501316B1 (ja) |
| JP (1) | JP2557750B2 (ja) |
| KR (1) | KR0182270B1 (ja) |
| DE (1) | DE69223664T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286933A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | 固体撮像素子 |
| JP2007184370A (ja) * | 2006-01-05 | 2007-07-19 | Nec Electronics Corp | 光半導体装置およびその製造方法 |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2793085B2 (ja) * | 1992-06-25 | 1998-09-03 | 三洋電機株式会社 | 光半導体装置とその製造方法 |
| DE59300087D1 (de) * | 1992-07-16 | 1995-03-30 | Landis & Gry Tech Innovat Ag | Anordnung mit einer integrierten farbselektiven Photodiode und einem der Photodiode nachgeschalteten Verstärker. |
| JP2731115B2 (ja) * | 1994-07-14 | 1998-03-25 | シャープ株式会社 | 分割型受光素子 |
| US5889315A (en) * | 1994-08-18 | 1999-03-30 | National Semiconductor Corporation | Semiconductor structure having two levels of buried regions |
| US5770872A (en) * | 1995-12-06 | 1998-06-23 | Arai; Chihiro | Photoelectric converter apparatus |
| TW423103B (en) * | 1997-01-27 | 2001-02-21 | Sharp Kk | Divided photodiode |
| IT1290553B1 (it) * | 1997-02-27 | 1998-12-10 | Ist Nazionale Fisica Nucleare | Rivelatore dell'energia e della posizione di incidenza di radiazioni elettromagnetiche o di particelle ionizzanti a deriva controllata |
| JPH10284753A (ja) * | 1997-04-01 | 1998-10-23 | Sony Corp | 半導体装置及びその製造方法 |
| US6080644A (en) * | 1998-02-06 | 2000-06-27 | Burr-Brown Corporation | Complementary bipolar/CMOS epitaxial structure and process |
| DE19805786A1 (de) * | 1998-02-12 | 1999-08-26 | Siemens Ag | Halbleiterbauelement mit Struktur zur Vermeidung von Querströmen |
| EP1017105B1 (en) * | 1998-12-28 | 2003-04-16 | Sharp Kabushiki Kaisha | Circuit-integrated light-receiving device |
| EP1032049B1 (en) * | 1999-02-25 | 2011-07-13 | Canon Kabushiki Kaisha | Photoelectric converting element |
| DE19933162B4 (de) * | 1999-07-20 | 2004-11-11 | Institut für Mikroelektronik Stuttgart Stiftung des öffentlichen Rechts | Bildzelle, Bildsensor und Herstellungsverfahren hierfür |
| JP4131059B2 (ja) * | 1999-08-23 | 2008-08-13 | ソニー株式会社 | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 |
| JP3317942B2 (ja) * | 1999-11-08 | 2002-08-26 | シャープ株式会社 | 半導体装置およびその製造方法 |
| JP2002203954A (ja) * | 2000-10-31 | 2002-07-19 | Sharp Corp | 回路内蔵受光素子 |
| US20030038336A1 (en) * | 2001-08-22 | 2003-02-27 | Mann Richard A. | Semiconductor device for isolating a photodiode to reduce junction leakage and method of formation |
| JP4919370B2 (ja) * | 2005-03-31 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体受光装置及び半導体受光装置の製造方法 |
| US7800146B2 (en) | 2005-08-26 | 2010-09-21 | Aptina Imaging Corporation | Implanted isolation region for imager pixels |
| US7964928B2 (en) * | 2005-11-22 | 2011-06-21 | Stmicroelectronics S.A. | Photodetector with an improved resolution |
| KR100788347B1 (ko) * | 2005-12-28 | 2008-01-02 | 동부일렉트로닉스 주식회사 | 수직형 씨모스 이미지 센서, 이의 제조 방법 및 이의 게터링 방법 |
| US20070241377A1 (en) * | 2006-04-12 | 2007-10-18 | Semicoa | Back-illuminated photo-transistor arrays for computed tomography and other imaging applications |
| JP2008021875A (ja) * | 2006-07-13 | 2008-01-31 | Toshiba Corp | 固体撮像装置 |
| US7687899B1 (en) | 2007-08-07 | 2010-03-30 | Amkor Technology, Inc. | Dual laminate package structure with embedded elements |
| JP2009260160A (ja) * | 2008-04-21 | 2009-11-05 | Panasonic Corp | 光半導体装置 |
| US8674485B1 (en) | 2010-12-08 | 2014-03-18 | Amkor Technology, Inc. | Semiconductor device including leadframe with downsets |
| WO2012169211A1 (ja) * | 2011-06-09 | 2012-12-13 | パナソニック株式会社 | 光学素子とその製造方法 |
| US9466698B2 (en) * | 2013-03-15 | 2016-10-11 | Semiconductor Components Industries, Llc | Electronic device including vertical conductive regions and a process of forming the same |
| CN104051416B (zh) * | 2013-03-15 | 2018-04-13 | 半导体元件工业有限责任公司 | 包括垂直导电区域的电子设备及其形成工艺 |
| JP2017045873A (ja) * | 2015-08-27 | 2017-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| JP2020009790A (ja) * | 2016-11-09 | 2020-01-16 | シャープ株式会社 | アバランシェフォトダイオード |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61154063A (ja) * | 1984-12-26 | 1986-07-12 | Toshiba Corp | 光半導体装置およびその製造方法 |
| JPH0654957B2 (ja) * | 1985-11-13 | 1994-07-20 | キヤノン株式会社 | 光電変換装置 |
| US4879470A (en) * | 1987-01-16 | 1989-11-07 | Canon Kabushiki Kaisha | Photoelectric converting apparatus having carrier eliminating means |
| JP2800827B2 (ja) * | 1988-02-12 | 1998-09-21 | 浜松ホトニクス株式会社 | 光半導体装置およびその製造方法 |
-
1991
- 1991-02-27 JP JP3032929A patent/JP2557750B2/ja not_active Expired - Lifetime
-
1992
- 1992-02-12 US US07/834,611 patent/US5283460A/en not_active Expired - Lifetime
- 1992-02-20 DE DE69223664T patent/DE69223664T2/de not_active Expired - Fee Related
- 1992-02-20 EP EP92102886A patent/EP0501316B1/en not_active Expired - Lifetime
- 1992-02-25 KR KR1019920002861A patent/KR0182270B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006286933A (ja) * | 2005-03-31 | 2006-10-19 | Toshiba Corp | 固体撮像素子 |
| JP2007184370A (ja) * | 2006-01-05 | 2007-07-19 | Nec Electronics Corp | 光半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69223664D1 (de) | 1998-02-05 |
| KR0182270B1 (ko) | 1999-03-20 |
| DE69223664T2 (de) | 1998-07-23 |
| KR920017263A (ko) | 1992-09-26 |
| JP2557750B2 (ja) | 1996-11-27 |
| US5283460A (en) | 1994-02-01 |
| EP0501316A2 (en) | 1992-09-02 |
| EP0501316B1 (en) | 1997-12-29 |
| EP0501316A3 (en) | 1994-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2557750B2 (ja) | 光半導体装置 | |
| JP2793085B2 (ja) | 光半導体装置とその製造方法 | |
| JP2557745B2 (ja) | 光半導体装置 | |
| US5677209A (en) | Method for fabricating a vertical bipolar transistor | |
| JPH01205564A (ja) | 光半導体装置およびその製造方法 | |
| JP2003224253A (ja) | 光半導体集積回路装置およびその製造方法 | |
| JP2859760B2 (ja) | ラテラルトランジスタおよびその製法 | |
| JPH04271172A (ja) | 光半導体装置 | |
| JP2620655B2 (ja) | 光半導体装置 | |
| JP2940818B2 (ja) | 光半導体装置とその製造方法 | |
| JP3208307B2 (ja) | 光半導体装置 | |
| JP3244425B2 (ja) | 光半導体集積回路 | |
| JP2657120B2 (ja) | 光半導体装置 | |
| JPH04299860A (ja) | 光半導体装置 | |
| JPH10233525A (ja) | アバランシェフォトダイオード | |
| JP3252898B2 (ja) | 半導体装置の製造方法 | |
| JP2557744B2 (ja) | 光半導体装置 | |
| JP2653019B2 (ja) | バイポ−ラトランジスタ及びその製造方法 | |
| JPH04151874A (ja) | 半導体装置 | |
| JPS62216356A (ja) | 半導体集積回路の製造方法 | |
| JPH04271173A (ja) | 光半導体装置 | |
| JPH04245475A (ja) | 光半導体装置の製造方法 | |
| JP3197592B2 (ja) | 半導体装置の製造方法 | |
| JPH0389562A (ja) | 半導体装置 | |
| JPH02276271A (ja) | バイポーラ・ｃｍｏｓ半導体装置及びその製造方法 |