JP4709012B2 - 光半導体装置およびその製造方法 - Google Patents

光半導体装置およびその製造方法 Download PDF

Info

Publication number
JP4709012B2
JP4709012B2 JP2006000803A JP2006000803A JP4709012B2 JP 4709012 B2 JP4709012 B2 JP 4709012B2 JP 2006000803 A JP2006000803 A JP 2006000803A JP 2006000803 A JP2006000803 A JP 2006000803A JP 4709012 B2 JP4709012 B2 JP 4709012B2
Authority
JP
Japan
Prior art keywords
type
layer
conductivity
semiconductor substrate
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006000803A
Other languages
English (en)
Other versions
JP2007184370A (ja
Inventor
友彦 松前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006000803A priority Critical patent/JP4709012B2/ja
Publication of JP2007184370A publication Critical patent/JP2007184370A/ja
Application granted granted Critical
Publication of JP4709012B2 publication Critical patent/JP4709012B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光半導体装置およびその製造方法に関し、特に、半導体基板上の所定領域に設けた埋め込み層上に形成された受光部と、その近傍に形成された回路素子とを備えた光半導体装置およびその製造方法に関する。
従来より、フォトダイオードのような受光素子とバイポーラトランジスタ（または、ＣＭＯＳ）などのような回路素子とが、1つの半導体基板上に形成された光半導体装置が知られている。
このような従来の光半導体装置の一例を断面図として示す図２を用いて説明する。
図４において、１０は従来の光半導体装置、１１は低濃度のｐ-型半導体基板、１２は高濃度（不純物Ａｓ）のｎ+型埋め込み層、１３は低濃度のｐ-型エピタキシャル層、１４は高濃度のｐ+型拡散層、１５は高濃度のｎ+型拡散層、１６は受光素子部、１７は高濃度のｐ+型エミッタ層、１８は高濃度のｎ+型ベース層、１９は高濃度のｐ+型コレクタ層、２０はｐｎｐ型バイポーラトランジスタ、２１は界面層としてのｎ-型半導体層、２２は寄生トランジスタである。
従来の光半導体装置１０は、受光素子部１６（図中の左部分）とバイポーラトランジスタ部２０（図中の右部分）とを備えている。尚、ここでは回路素子としてバイポーラトランジスタの例で説明するが、特に限定するものではなくＣＭＯＳなど他の回路素子であってもよい。
受光素子部１６は、ｐ-型半導体基板１１の上に設けられたｎ+型埋め込み層１２と、その上に形成されたｐ-型エピタキシャル層１３と、そのｐ-型エピタキシャル層１３の表層部の所定領域に形成されたｐ+型拡散層１４とで構成されている。
また、ｐ+型拡散層１４の表面には一方の電極（図示せず）が設けられている。
また、ｐ-型半導体基板１１には、ｎ+型埋め込み層１２に達するｎ+型拡散層１５が、受光素子部１６領域を取り囲むように設けられている。
ここで、ｎ+型拡散層１５は、その表面に他方の電極（図示せず）が設けられており、表面側への電極の取り出しの役目をするとともに受光素子部１６領域とそれ以外の領域とを素子分離する役目をしている。
また、回路素子としてのｐｎｐ型バイポーラトランジスタ２０は、ｐ-型半導体基板１１の上に形成されたｐ-型エピタキシャル層１３の所定領域にそれぞれ設けられたｎ+型ベース層１８とｐ+型コレクタ層１９と、ｎ+型ベース層１８の表層部の一部領域に設けられたｐ+型エミッタ層１７とで構成されている。
また、ｐ-型半導体基板１１とｐ-型エピタキシャル層１３との境界には界面層としてｎ-型半導体層２１が形成されている。
このｎ-型半導体層２１は、図４中の拡大図部分に模式的に示すように、ｎ+型埋め込み層１２中の不純物（Ａｓ）がプロセス処理の熱でｐ-型半導体基板１１表面に沿って平面方向に拡散して行き、ｐ-型半導体基板１１とｐ-型エピタキシャル層１３との境界に界面層として形成される。
そして、その結果、ｐ-型半導体基板１１とｎ-型半導体層２１とｐ-型エピタキシャル層１３とで構成される不所望なｐｎｐ型の寄生トランジスタ２２が回路素子形成部に形成される格好となる。
次に、上記のような光半導体装置１０の製造方法を図５，図６を用いて説明する。図５，６は製造フローを模式的に示す断面図である。
先ず、図５（ａ）に示すように、ｐ-型半導体基板１１の上の受光素子形成部の所定領域にｎ+型埋め込み層１２を、フォトリソグラフィ法とエッチング処理を施してマスクを形成した後、イオン注入法で形成する。
次に、図５（ｂ）に示すように、そのｎ+型埋め込み層１２を含むｐ-型半導体基板１１全面にｐ-型エピタキシャル層１３をＣＶＤ法で形成する。
尚、このとき、プロセス処理の熱によって、ｎ+型埋め込み層１２中の不純物（Ａｓ）が周囲に拡散して、ｎ+型埋め込み層１２が増大することは周知であるが、さらに、ｎ+型埋め込み層１２中の不純物（Ａｓ）は、ｐ-型半導体基板１１表面に沿って平面方向に拡散していく。
このため、ｐ-型半導体基板１１とｐ-型エピタキシャル層１３との境界に界面層としてのｎ-型半導体層２１が形成される。
この界面層は、ｎ+型埋め込み層１２のｎ型不純物濃度（Ａｓ）が、ｐ-型半導体基板１１やｐ-型エピタキシャル層１３のｐ型不純物濃度に比較して高いために互いに相殺された結果、ｎ-型半導体層２１となる。
次に、図５（ｃ）に示すように、受光素子形成部の境界に素子分離用および電極接続用のｎ+型拡散層１５を形成する。
次に、図６（ｄ）に示すように、回路素子形成部の所定領域にｎ+型ベース層１８を形成する。
次に、図６（ｅ）に示すように、受光素子形成部の所定領域にｐ+型拡散層１４、回路素子形成部の所定領域にそれぞれｐ+型エミッタ層１７およびｐ+型コレクタ層１９を形成して光半導体装置１０が製造される。
尚、上記では、受光素子部１６の構成として、ｐ-型半導体基板１１、ｎ+型埋め込み層１２、ｐ-型エピタキシャル層１３、ｐ+型拡散層１４とで説明したが、受光素子部１６に関して言えば、すべてについて反対導電型にするならばそれでもよい。即ち、ｎ-型半導体基板、ｐ+型埋め込み層、ｎ-型エピタキシャル層、ｎ-型拡散層で構成してもよい。
但し、その場合は、ｎ-型半導体基板とｐ-型の半導体層（界面層）とｎ-型エピタキシャル層とでなる不所望なｎｐｎ型の寄生トランジスタが形成される格好になる。
しかしながら、上述したように、従来の光半導体装置およびその製造方法においては、プロセス処理の熱（例えば、800℃以上）によって、ｎ+型埋め込み層１２中の不純物（Ａｓ）がｐ-型半導体基板１１の表面上に沿って平面方向に拡散していき、ｐ-型半導体基板１１とｐ-型エピタキシャル層１３との境界に界面層としてｎ-型半導体層２１が形成される。そして、その結果、ｐ-型半導体基板１１と、ｎ-型半導体層２１と、ｐ-型エピタキシャル層１３とで、不所望な寄生ｐｎｐ型の寄生トランジスタ２２が回路素子形成部に形成される格好となる。
本発明の主な課題は、プロセス処理の熱によって、受光素子部の高濃度埋め込み層から不純物が半導体基板表面に沿って平面方向に拡散していき、回路素子形成部に不所望な寄生トランジスタが形成され、それによる寄生容量の発生などにより周辺の回路動作が不具合を発生させることである。
本発明の光半導体装置は、
一導電型の半導体基板と、
半導体基板上の所定領域に形成した、一導電型と反対導電型の二導電型の埋め込み層と、
埋め込み層上に形成した一導電型の半導体層と、
一導電型の半導体層の表層部に設けた一導電型の半導体層より高濃度の一導電型の半導体領域とでなる受光部と、
受光部の近傍の、半導体基板上に形成された一導電型の半導体層の表層部に形成された回路素子と、
を備えた光半導体装置において、
埋め込み層の部分を除く、半導体基板と一導電型の半導体層との境界の界面層は、一導電型の半導体層であることを特徴とする光半導体装置である。
本発明の光半導体装置の製造方法は、
一導電型の半導体基板と、
半導体基板上の所定領域に形成した、一導電型と反対導電型の二導電型の埋め込み層と、
埋め込み層上に形成した一導電型の半導体層と、
一導電型の半導体層の表層部に設けた一導電型の半導体層より高濃度の一導電型の半導体領域とでなる受光部と、
受光部の部分を除く、半導体基板上に形成された一導電型の半導体層の表層部に形成された回路素子と、
を備えた光半導体装置の製造方法であって、
少なくとも、
一導電型の半導体基板上の所定領域に二導電型の埋め込み層を形成する工程と、
次に、埋め込み層を含む半導体基板上に、一導電型の反転防止層を形成する工程と、
次に、一導電型の反転防止層の上に、一導電型の半導体層を形成する工程とを含むことを特徴とする光半導体装置の製造方法である。
本発明の光半導体装置およびその製造方法によれば、プロセス処理の熱によって、受光素子部の高濃度の埋め込み層から不純物が半導体基板の表面に沿って平面方向に拡散していっても、予め、反対導電型の半導体層を形成しておくことで相殺させ、不所望な寄生トランジスタが形成されることを防止でき、回路動作の不具合を発生させるおそれがない光半導体装置を提供できる。
本発明は、プロセス処理の熱によって、受光素子部の高濃度の埋め込み層から不純物が半導体基板の表面に沿って平面方向に拡散していっても、回路素子形成部に不所望な寄生トランジスタが形成されることを防止するという目的を、予め反対導電型の半導体層を形成しておくことで実現した。
本発明の光半導体装置の一例を断面図として示す図１を用いて説明する。尚、図４と同一部分には同一符号を用いる。
図４において、１０１は本発明の光半導体装置、１１は低濃度の一導電型としてのｐ-型の半導体基板（以降、単に、ｐ-型半導体基板と呼ぶ。）、１２は高濃度（不純物Ａｓ）の一導電型の反対導電型としての二導電型のｎ+型の埋め込み層（以降、単に、ｎ+型埋め込み層と呼ぶ。）、１３は低濃度の一導電型としてのｐ-型のエピタキシャル層（以降、単に、ｐ-型エピタキシャル層と呼ぶ。）、１４は高濃度の一導電型としてのｐ+型の拡散層（以降、単に、ｐ+型拡散層と呼ぶ。）、１５は高濃度の一導電型の反対導電型としての二導電型のｎ+型の拡散層（以降、単に、ｎ+型拡散層と呼ぶ。）、１６は受光素子部、１７は高濃度のｐ+型エミッタ層、１８は高濃度のｎ+型ベース層、１９は高濃度のｐ+型コレクタ層、２０はバイポーラトランジスタ部、１０２ａは界面層としてのｐ-型半導体層、１０２はｐ型の反転防止層である。
本発明の光半導体装置１０１は、受光素子部１６（図中の左部分）とバイポーラトランジスタ部２０（図中の右部分）とを備えている。尚、ここでは回路素子としてバイポーラトランジスタの例で説明するが、特に限定するものではなくＣＭＯＳなど他の回路素子であってもよい。
受光素子部１６は、ｐ-型半導体基板１１の上に設けられたｎ+型埋め込み層１２と、その上に形成されたｐ-型エピタキシャル層１３と、そのｐ-型エピタキシャル層１３の表層部の所定領域に形成されたｐ+型拡散層１４とで構成されている。
また、ｐ+型拡散層１４の表面には一方の電極（図示せず）が設けられている。
また、ｐ-型半導体基板１１には、ｎ+型埋め込み層１２に達するｎ+型拡散層１５が、受光素子部１６領域を取り囲むように設けられている。
ここで、ｎ+型拡散層１５は、その表面に他方の電極（図示せず）が設けられており、表面側への電極の取り出しの役目をするとともに受光素子部１６領域とそれ以外の領域とを素子分離する役目をしている。
また、回路素子としてのバイポーラトランジスタ部２０は、ｐ-型半導体基板１１の上に形成されたｐ-型エピタキシャル層１３の所定領域にそれぞれ設けられたｎ+型ベース層１８とｐ+型コレクタ層１９と、ｎ+型ベース層１８の表層部の一部領域に設けられたｐ+型エミッタ層１７とで構成されている。
また、ｐ-型半導体基板１１とｐ-型エピタキシャル層１３との境界には界面層としてのｐ-型半導体層１０２ａが形成されている。
このｐ-型半導体層１０２ａは、図１中の拡大図部分に模式的に示すように、ｎ+型埋め込み層１２中の不純物（Ａｓ）がプロセス処理の熱でｐ-型半導体基板１１表面に沿って平面方向に拡散して行き、予め、ｐ-型半導体基板１１表面に形成してあったｐ型の反転防止層（図示せず）によって相殺され、トータルとしてｐ型となった半導体層である。
そして、その結果、従来技術で説明したような不所望な寄生トランジスタが回路素子形成部に形成されることはない。
次に、上記のような光半導体装置１０１の製造方法を図２，図３を用いて説明する。図２，３は製造フローを模式的に示す断面図である。
先ず、図２（ａ）に示すように、ｐ-型半導体基板１１の上の受光素子形成部の所定領域にｎ+型埋め込み層１２を、フォトリソグラフィ法とエッチング処理を施してマスクを形成した後、イオン注入法で形成する。
次に、図２（ｂ）に示すように、そのｎ+型埋め込み層１２を含むｐ-型半導体基板１１全面にｐ型の反転防止層１０２を形成する。形成方法はＣＶＤ法（不純物はＢ（ボロン））で形成する。そして、その不純物濃度は少なくとも、ｐ-型半導体基板および、この後形成予定のｐ-型エピタキシャル層の不純物濃度より高濃度とする。
このとき、厳密には、ｎ+型埋め込み層１２の表面にもｐ型の反転防止層が形成されるがｎ+型埋め込み層１２と相殺され無視できるレベルである。
尚、ここでは、ｐ-型半導体基板１１全面に形成することで説明したが、少なくとも回路素子形成部の領域に形成できればよい。
次に、図２（ｃ）に示すように、そのｎ+型埋め込み層１２を含むｐ-型半導体基板１１全面にｐ-型エピタキシャル層１３をＣＶＤ法で形成する。
尚、これ以降のプロセス処理の熱によって、ｎ+型埋め込み層１２の不純物（Ａｓ）が周囲に拡散して、ｎ+型埋め込み層１２が増大することは周知であるが、さらに、ｎ+型埋め込み層１２の不純物（Ａｓ）は、ｐ-型半導体基板１１表面に沿って平面方向に拡散していく。
このため、ｐ-型半導体基板１１とｐ-型エピタキシャル層１３との境界に界面層としてのｎ型の半導体層が形成されようとするが、予め、ｐ型の反転防止層１０２が形成されているため相殺される。
そして、ｐ型の反転防止層１０２の不純物濃度は、少なくとも、ｐ-型半導体基板およびｐ-型エピタキシャル層の不純物濃度より高濃度であり、互いに相殺された結果、トータルとしてｐ型の半導体層となる。
次に、図３（ｄ）に示すように、受光素子形成部の境界に素子分離用および電極と接続用のｎ+型拡散層１５を形成する。
次に、図３（ｅ）に示すように、回路素子形成部の所定領域にｎ+型ベース層１８を形成する。
次に、図３（ｆ）に示すように、受光素子形成部の所定領域にｐ+型拡散層１４、回路素子形成部の所定領域にそれぞれｐ+型エミッタ層１７およびｐ+型コレクタ層１９を形成して光半導体装置１０１が製造される。
尚、上記では、受光素子部１６の構成として、ｐ-型半導体基板１１、ｎ+型埋め込み層１２、ｐ-型エピタキシャル層１３、ｐ+型拡散層１４とで説明したが、受光素子部１６に関して言えば、すべてについて反対導電型にするならば、それでもよい。即ち、ｎ-型半導体基板、ｐ+型埋め込み層、ｎ-型エピタキシャル層、ｎ+型拡散層で構成されてもよい。
但し、その場合は、ｎ-型半導体基板とｐ-型半導体層とｎ-型エピタキシャル層とでなる不所望なｎｐｎ型の寄生トランジスタが形成されることになるので、予め、ｎ-型半導体基板の表面にｎ型の反転防止層（図示せず）を形成しておく必要がある。
本発明は、受光素子部の近傍に形成される回路素子部に不所望な寄生トランジスタの発生を防止できる光半導体装置に適用できる。
本発明の光半導体装置の一例の断面図 本発明の光半導体装置の製造フローの断面図 本発明の光半導体装置の製造フローの断面図 従来の光半導体装置の一例の断面図 従来の光半導体装置の製造フローの断面図 従来の光半導体装置の製造フローの断面図
符号の説明
１０ 従来の光半導体装置
１１ ｐ-型半導体基板
１２ ｎ+型埋め込み層
１３ ｐ-型エピタキシャル層
１４ ｐ+型拡散層
１５ ｎ+型拡散層
１６ 受光素子部
１７ ｐ+型エミッタ層
１８ ｎ+型ベース層
１９ ｐ+型コレクタ層
２０ ｐｎｐ型バイポーラトランジスタ
２１ 界面層としてのｎ-型半導体層
２２ 寄生トランジスタ
１０１ 本発明の光半導体装置
１０２ａ 界面層としてのｐ-型半導体層
１０２ 反転防止層

Claims (4)

  1. 一導電型の半導体基板と、
    前記半導体基板上の所定領域に形成した、一導電型と反対導電型の二導電型の埋め込み層と、
    前記埋め込み層上に形成した一導電型の半導体層と、
    前記一導電型の半導体層の表層部に設けた前記一導電型の半導体層より高濃度の一導電型の半導体領域とでなる受光部と、
    前記受光部の近傍の、前記半導体基板上に形成された前記一導電型の半導体層の表層部に形成された回路素子と、
    を備えた光半導体装置において、
    前記埋め込み層の部分を除く、前記半導体基板と前記一導電型の半導体層との境界の界面層は、一導電型の半導体層であることを特徴とする光半導体装置。
  2. 一導電型の半導体基板と、
    前記半導体基板上の所定領域に形成した、一導電型と反対導電型の二導電型の埋め込み層と、
    前記埋め込み層上に形成した一導電型の半導体層と、
    前記一導電型の半導体層の表層部に設けた前記一導電型の半導体層より高濃度の一導電型の半導体領域とでなる受光部と、
    前記受光部の部分を除く、前記半導体基板上に形成された前記一導電型の半導体層の表層部に形成された回路素子と、
    を備えた光半導体装置の製造方法であって、
    少なくとも、
    前記一導電型の半導体基板上の所定領域に前記二導電型の埋め込み層を形成する工程と、
    次に、前記埋め込み層を含む半導体基板上に、一導電型の反転防止層を形成する工程と、
    次に、前記一導電型の反転防止層の上に、前記一導電型の半導体層を形成する工程とを含むことを特徴とする光半導体装置の製造方法。
  3. 前記一導電型の反転防止層の不純物濃度は、少なくとも、前記一導電型の半導体基板および前記一導電型の半導体層の不純物濃度より高濃度であることを特徴とする請求項２に記載の光半導体装置の製造方法。
  4. 前記一導電型の反転防止層の不純物はボロン（Ｂ）であることを特徴とする請求項２または３に記載の光半導体装置の製造方法。
JP2006000803A 2006-01-05 2006-01-05 光半導体装置およびその製造方法 Expired - Fee Related JP4709012B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006000803A JP4709012B2 (ja) 2006-01-05 2006-01-05 光半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006000803A JP4709012B2 (ja) 2006-01-05 2006-01-05 光半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2007184370A JP2007184370A (ja) 2007-07-19
JP4709012B2 true JP4709012B2 (ja) 2011-06-22

Family

ID=38340206

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006000803A Expired - Fee Related JP4709012B2 (ja) 2006-01-05 2006-01-05 光半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP4709012B2 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2557750B2 (ja) * 1991-02-27 1996-11-27 三洋電機株式会社 光半導体装置
JP3197592B2 (ja) * 1991-12-26 2001-08-13 三洋電機株式会社 半導体装置の製造方法
JP4077063B2 (ja) * 1997-05-27 2008-04-16 浜松ホトニクス株式会社 ＢｉＣＭＯＳ内蔵受光半導体装置
JP3687777B2 (ja) * 1999-12-21 2005-08-24 シャープ株式会社 半導体装置およびその検査方法
JP4269033B2 (ja) * 2002-03-05 2009-05-27 シャープ株式会社 受光素子及びその製造方法、並びに、回路内蔵型受光素子及びその製造方法
JP2005236167A (ja) * 2004-02-23 2005-09-02 Mitsumi Electric Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2007184370A (ja) 2007-07-19

Similar Documents

Publication Publication Date Title
JP2007158188A (ja) 半導体装置及びその製造方法
JP2006278932A (ja) 半導体装置の製造方法
KR100832716B1 (ko) 바이폴라 트랜지스터 및 그 제조방법
US20070254398A1 (en) Method of manufacturing semiconductor device
US7838378B2 (en) Semiconductor device and manufacturing method thereof
JP4709012B2 (ja) 光半導体装置およびその製造方法
JP2001135719A (ja) 半導体装置の素子分離構造
JP2007180243A (ja) 半導体装置及びその製造方法
KR100818892B1 (ko) 바이폴라 트랜지스터 및 그 제조 방법
JP3761162B2 (ja) バイポーラトランジスタ及びこれを用いた半導体装置
JP2006100578A (ja) 半導体装置の製造方法
JP3919751B2 (ja) Ｃｍｏｓデバイスの製造方法及びマスクデータ生成方法
JP2008021746A (ja) 半導体装置の製造方法
JP2008016494A (ja) 半導体装置の製造方法
JP2008251760A (ja) 半導体装置の製造方法
JPH02170571A (ja) 半導体装置とその製造方法
JP2009182166A (ja) 半導体装置の製造方法
JP2009246117A (ja) 半導体装置の製造方法
KR100571423B1 (ko) 바이씨모스 소자의 바이폴라 트랜지스터 및 그 제조 방법
JP2009059913A (ja) 半導体装置の製造方法
WO2011007699A1 (ja) 半導体装置の製造方法及び半導体集積回路装置
JP2002076013A (ja) 半導体装置及びその製造方法
JP2006173258A (ja) 半導体装置の製造方法
JP2010153634A (ja) 半導体装置及びその製造方法
JPS63136660A (ja) 半導体装置とその製造法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100309

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110317

LAPS Cancellation because of no payment of annual fees