JP3687777B2 - 半導体装置およびその検査方法 - Google Patents
半導体装置およびその検査方法 Download PDFInfo
- Publication number
- JP3687777B2 JP3687777B2 JP36352499A JP36352499A JP3687777B2 JP 3687777 B2 JP3687777 B2 JP 3687777B2 JP 36352499 A JP36352499 A JP 36352499A JP 36352499 A JP36352499 A JP 36352499A JP 3687777 B2 JP3687777 B2 JP 3687777B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- conductivity type
- layer
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、光電変換信号を発生するフォトダイオードと光電変換信号を処理する回路を内蔵した半導体装置およびその検査方法に関する。
【０００２】
【従来の技術】
光ディスク装置は、近年動画などの多量のデータを高速で処理するようになってきている。例えば、ＤＶＤ−ＲＯＭ装置では、データの読み出し速度の高速化(等速から４倍速へ)が急速に進められており、今後は１２倍速、更にはそれ以上の高速化が要求されている。ＤＶＤ−ＲＯＭ装置には、信号の読み出しのための受光素子(フォトダイオード)と、その受光素子(フォトダイオード)によって発生した光電変換信号の処理のための信号処理回路素子(ＮＰＮトランジスタ)とを同一チップ上に集積した光ピックアップチップが一般に使用されている。したがって、ＤＶＤ−ＲＯＭ装置の高速動作を実現するには、光ピックアップチップに内蔵される受光素子(フォトダイオード)の高速化が要求されている。
【０００３】
従来より、光ピックアップチップに内蔵される受光素子(フォトダイオード)は、Ｎ型エピタキシャル層とＰ型基板との間のＰＮ接合領域、あるいはＮ型エピタキシャル層とＰ型拡散層との間のＰＮ接合領域を有している。前者のＮ型エピタキシャル層とＰ型基板との間のＰＮ接合領域を有するフォトダイオードでは、基板内で発生した光キャリアが拡散によって移動するので応答速度が遅くなる。一方、後者のＮ型エピタキシャル層とＰ型拡散層との間のＰＮ接合領域で形成されたフォトダイオードでは、Ｎ型エピタキシャル層における不純物濃度に応じて接合容量が大きくなり応答速度が遅くなるという問題点が存在する。更に、後者のＮ型エピタキシャル層とＰ型拡散層との間にＰＮ接合領域を有するフォトダイオードをＤＶＤ−ＲＯＭ装置に使用すると、ＤＶＤ−ＲＯＭ装置で再生光として使用される波長６５０ｎｍのレーザ光の大部分が基板内に到達するために動作感度の低下が生じるおそれがある。
【０００４】
このように、従来の光ピックアップでは、回路を内蔵していない単体のＰＩＮ型フォトダイオードに比較して高速動作特性が劣る傾向にある。
【０００５】
以上の問題点を解決するために、いくつかの提案がされている。図７は、特開平４−２７１１７２号公報に開示されている受光素子(フォトダイオード)の構成を示している。
【０００６】
この構成では、Ｐ型基板２２３の上にノンドープのＰ型第１エピタキシャル層２２４が形成されており、更に、信号処理回路素子(ＮＰＮトランジスタ)２９０の形成箇所には、Ｐ型ウェル領域２２６が形成されている。Ｐ型第１エピタキシャル層２２４の上には、Ｎ型第２エピタキシャル層２２５が形成されている。フォトダイオード２８０におけるＮ型第２エピタキシャル層２２５の表面近傍には、Ｎ+拡散領域２３０が形成されている。一方、信号処理回路素子２９０におけるＮ型第２エピタキシャル層２２５には、その表面近傍にＮＰＮトランジスタを構成するＰ型領域(ベース)２３５、Ｎ+拡散領域(エミッタ)２３６、Ｎ+拡散領域(コレクタ)２３７がそれぞれ形成され、その下方にはＮ+拡散領域２３４が形成されている。信号処理回路素子(ＮＰＮトランジスタ)２９０とフォトダイオード２８０とは、Ｐ型第１分離拡散領域２２８およびＰ型第２分離拡散領域２２９からなる表面からのＰ型分離拡散領域２２７により、電気的に分離されている。
【０００７】
これらの構成の上面には、酸化物層２３１が形成されている。そして、フォトダイオード２８０には、酸化物層２３１に設けられたコンタクトホールを介して電極配線層(カソード)２３２および電極配線層(アノード)２３３が接続されており、一方、信号処理回路素子(ＮＰＮトランジスタ)２９０には、同様にコンタクトホールを介して電極配線層(Ａｌ電極)２３８が接続されている。
【０００８】
この構成では、比抵抗が約４０Ωｃｍ〜約６０ΩｃｍであるＰ型基板２２３を使用して、Ｐ型基板２２３からその上のＰ型第１エピタキシャル層２２４へのオートドーピングを抑制している。また、Ｐ型第１エピタキシャル層２２４としてノンドープの半導体結晶層を使用することで、フォトダイオード２８０に形成される空乏層を、基板側に大きく広げることが可能になっている。更に、信号処理回路素子(ＮＰＮトランジスタ)２９０は、Ｐ型ウェル領域２２６と表面からの分離拡散領域２２７(２２８および２２９を含む)とのＰ型領域によって取り囲まれた構造をしているため、寄生素子からの影響が低減されている。
【０００９】
このように、フォトダイオード２８０を高速動作させるには、Ｐ型基板２２３内で発生した光キャリアが拡散によって移動するのを防止するために空乏層を大きく広げる必要があり、必然的に不純物濃度が低い高比抵抗層をフォトダイオード２８０に使用しなければならない。
【００１０】
【発明が解決しようとする課題】
フォトダイオードの応答速度は、ＰＮ接合領域に形成される接合容量、およびフォトダイオードを構成する各部分の抵抗成分によって決定される直列抵抗に依存する。接合容量は、基板の不純物濃度が低い高比抵抗基板や高比抵抗エピタキシャル層を使用する事により、空乏層を大きくでき接合容量を小さくすることができる。前述した図７に示す従来の構造では、Ｐ型基板２２３の上に形成されるＰ型第１エピタキシャル層２２４の不純物濃度を低く抑える、或いはノンドープにしてその領域の抵抗を高くする事により、空乏層を大きくして接合容量が小さくされている。
【００１１】
しかし、図７の構造を得るには製造工程上に問題がある。その問題とは、Ｐ型第１エピタキシャル層２２４上にＮ型第２エピタキシャル層２２５を成長させる際にＰ型ウェル領域２２６およびＰ型第１分離拡散領域２２８の表面からの不純物の外方拡散(アウトディフュージョン)が起ることである。外方拡散(アウトディフュージョン)が起ると、フォトダイオード２８０のＰＮ接合領域であるＰ型第１エピタキシャル層２２４とＮ型第２エピタキシャル層２２５との界面に外方拡散(アウトディフュージョン)した不純物が再付着し、Ｐ型の異常拡散層が発生する。この時、Ｐ型第１エピタキシャル層２２４は、フォトダイオード２８０を高速動作させるように不純物濃度を低くしているために、構造敏感の状態であり外方拡散がわずかに起っても、フォトダイオード２８０のＰＮ接合領域の空乏層の幅が狭くなり接合容量が増大する。
【００１２】
すなわち、フォトダイオード２８０のＰＮ接合領域であるＰ型第１エピタキシャル層２２４とＮ型第２エピタキシャル層２２５との界面に不純物が再付着しＰ型の異常拡散層が発生すると、ＰＮ接合領域の空乏層の幅が狭くなり接合容量が大きくなることで、フォトダイオード２８０の応答速度低下がおこる。
【００１３】
本発明は、このような課題を解決するものであり、その目的は、Ｐ型第１エピタキシャル層とＮ型第２エピタキシャル層との界面に発生するＰ型の異常拡散層を検出し、Ｐ型の異常拡散層が生じている光ピックアップチップを除去した、高速動作のフォトダイオードを内蔵した半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明の半導体装置は、高比抵抗の第１導電型半導体層と、該第１導電型半導体層上に積層されたエピタキシャル層である第２導電型半導体層と、該第２導電型半導体層を、受光素子部とされる第１領域と、該第１領域に隣接し前記受光素子部の信号を処理するための信号処理回路素子部とされる第２領域とに相互に分割するとともに、該第１領域および該第２領域を他の領域から分割するために、それぞれが、前記第２導電型半導体層の表面から前記第１導電型半導体層に達するように、該第２導電型半導体層に設けられた複数の第１導電型分離拡散層と、前記第２導電型半導体層の前記第２領域に隣接する第３領域に、相互に適当な間隔をあけて配置されて、それぞれが該第２導電型半導体層の表面から前記第１導電型半導体層に達するように設けられた一対の検査用第１導電型分離拡散層と、前記各検査用第１導電型分離拡散層の表面にそれぞれ設けられた一対の第１および第２電極と、前記第２導電型半導体層の前記第３領域に定電圧を印加するために、該第３領域の表面に設けられた一対の第３および第４電極と、を備えていることを特徴とする。
【００１５】
前記第１導電型半導体層における前記第２領域の下方に、前記第３領域の前記検査用第１導電型分離拡散層の一方と、前記第１および第２領域を規定する前記第１導電型分離拡散層とが接するように、第１導電型埋め込み分離拡散層が設けられていてもよい。
【００１６】
前記第１導電型半導体層は、該第１導電型半導体層よりも比抵抗が低い第１導電型半導体基板上に積層されたエピタキシャル層であってもよい。
【００１７】
前記第１導電型半導体層と前記第１導電型半導体基板との間に、前記第１導電型半導体基板よりも比抵抗が低い第１導電型埋め込み拡散層が設けられていてもよい。
【００１８】
前記第１導電型半導体層は、第１導電型高比抵抗半導体基板である。
【００１９】
本発明の半導体装置の検査方法は、請求項１に記載の半導体装置において、前記第３電極および第４電極に定電圧を印加するとともに、前記第１電極および第２電極のそれぞれに電位差をつけて電圧を印加して、前記一対の検査用第１導電型分離拡散層間の抵抗値を測定することによって前記第１導電型半導体層と前記第２導電型半導体層との界面での不純物濃度を確認することを特徴とする。
【００２０】
前記前記第３電極および第４電極に印加される電圧の値が異なっていてもよい。
【００２１】
前記一対の検査用第１導電型分離拡散層の一方と前記第２導電型半導体層との電圧差が、前記第２導電型半導体層とその検査用第１導電型分離拡散層とで形成される順方向のＰＮ接合間に流れる電流値と、前記一対の検査用第１導電型分離拡散層間を流れる電流値との比が１／１０以下になるように前記第１〜第４の電極に印加される電圧が設定されていてもよい。
【００２２】
前記一対の検査用第１導電型分離拡散層間の抵抗値が、前記不純物濃度が正常である場合における前記抵抗値のバラツキの下限値よりも低い場合に前記不純物濃度を異常と判定する。
【００２３】
前記第３および第４電極に０Ｖ、前記第１電極および第２電極のいずれか一方に０Ｖ、他方に３Ｖの電圧が印加されてもよい。
【００２４】
前記第１および第２電極の一方と前記第３および第４電極とが、回路部で使用する端子にそれぞれ接続されていてもよい。
【００２５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
図６ａは、Ｐ型異常拡散層の検出原理を説明するための半導体装置の断面図である。この構成では、Ｐ型半導体基板１の上にＰ型高比抵抗エピタキシャル層３０が形成されている。Ｐ型高比抵抗エピタキシャル層３０は、Ｐ型半導体基板１からの不純物のオートドーピングによりＰ型半導体基板１との界面から遠ざかるほど、厚さ方向に不純物濃度が減少するオートドープ層２と、オートドープ層２の上方にあり厚さ方向に均一な不純物濃度分布である均一濃度層３とを有している。さらに、Ｐ型高比抵抗エピタキシャル層３０の上には、Ｎ型エピタキシャル層８が形成されている。Ｎ型エピタキシャル層８内には、Ｎ型エピタキシャル層８の表面から所定の深さの一対の検査用Ｐ型分離拡散領域７０が、それぞれＰ型第１分離拡散領域７とＰ型第２分離拡散領域９とによって形成されており、この表面からの一対の検査用Ｐ型分離拡散領域７０によりＮ型エピタキシャル層８が複数の領域に分離されている。また、Ｐ型第１分離拡散領域７の下部には、Ｐ型埋め込み分離拡散層４が形成されている。
【００２６】
図６ａに示す半導体装置では、Ｐ型高比抵抗エピタキシャル層３０とＮ型エピタキシャル層８との界面にＰ型異常拡散層１０３が発生していない場合を示しているが、Ｐ型高比抵抗エピタキシャル層３０とＮ型エピタキシャル層８との界面にＰ型異常拡散層１０３が発生している場合の空乏層５の広がり方を図６ｂに示す。図６ｂに示すように、Ｐ型高比抵抗エピタキシャル層３０とＮ型エピタキシャル層８との界面にＰ型異常拡散層１０３が発生すると、Ｐ型高比抵抗エピタキシャル層３０の上層部分(均一濃度層３)の比抵抗が低くなり、Ｎ型エピタキシャル層８と均一濃度層３との界面で形成されるＰＮ接合領域において、Ｐ型異常拡散層１０３が発生していない場合と比較して空乏層５の幅が狭くなり接合容量が大きくなる。
【００２７】
空乏層５の広がり方は、Ｐ型異常拡散層１０３の不純物濃度に依存する。すなわちＰ型異常拡散層１０３の不純物濃度が増加すると、空乏層５の幅は狭くなって接合容量が大きくなり、反対にＰ型異常拡散層１０３の不純物濃度が低下すると、空乏層５の幅は広くなって接合容量が小さくなる。前述したように、Ｐ型異常拡散層１０３が発生して空乏層５の幅が狭くなると、Ｐ型第１分離拡散領域７下部の厚み方向への空乏層５の広がりが減少するため、Ｐ型第１分離拡散領域７下部の厚み方向のＰ型半導体層における電流パスが広くなり、均一濃度層３の抵抗Ｒ１が小さくなる。抵抗Ｒ２はオートドープ層２の抵抗成分で、抵抗Ｒ３はＰ型半導体基板１の抵抗成分で、抵抗Ｒ４はＰ型埋め込み分離拡散層４の抵抗成分とオートドープ層２がＰ型埋め込み分離拡散層４に接触する領域の抵抗成分との合成抵抗あり、Ｐ型異常拡散層１０３の発生の有無に関らずそれぞれの抵抗値は一定である。これより、表面からの一対の検査用Ｐ型分離拡散領域７０の間(電極１００と電極１０２との間)の抵抗をＲｄとすると、抵抗Ｒｄは抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４の合成抵抗で表わされる。すなわち、抵抗Ｒｄは、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４が常に一定であることから、Ｐ型異常拡散層１０３の発生の有無により抵抗値が変化する抵抗Ｒ１に比例し、抵抗Ｒｄを測定することによってＰ型異常拡散層１０３の発生の有無が確認できる。
【００２８】
したがって、Ｐ型異常拡散層１０３の不純物濃度変化により、表面からの一対の検査用Ｐ型分離拡散領域７０の間(電極１００と電極１０２との間)の抵抗Ｒｄが変化するため、この抵抗Ｒｄを測定することによってＰ型異常拡散層１０３が発生したチップを検出でき、その異常チップを除去することができる。
【００２９】
図１は、本発明の実施形態である半導体装置の構成を示す断面図である。図１に示す半導体装置は、フォトダイオード８０と、信号処理回路素子(ＮＰＮトランジスタ)９０と、Ｐ型異常拡散層検出部１１０とを有している。この半導体装置は、Ｐ型半導体基板１の表面にＰ型高比抵抗エピタキシャル層３０が形成されている。Ｐ型高比抵抗エピタキシャル層３０は、Ｐ型半導体基板１からの不純物のオートドーピングによりＰ型半導体基板１との界面から遠ざかるほど、厚さ方向に不純物濃度が減少するオートドープ層２と、オートドープ層２の上方にあり厚さ方向に均一な不純物濃度分布である均一濃度層３とを有している。さらに、Ｐ型高比抵抗エピタキシャル層３０の上には、Ｎ型エピタキシャル層８が形成されている。Ｎ型エピタキシャル層８内には、Ｎ型エピタキシャル層８の表面から所定の深さのＰ型分離拡散領域７０がＰ型第１分離拡散領域７とＰ型第２分離拡散領域９とで形成されており、この表面からのＰ型分離拡散領域７０によりＮ型エピタキシャル層８が複数の領域に分離されている。
【００３０】
表面からのＰ型分離拡散領域７０により複数の領域に分離されているＮ型エピタキシャル層８の任意の領域には、Ｎ型エピタキシャル層８とその下のＰ型高比抵抗エピタキシャル層３０とで形成されるＰＮ接合領域が、フォトダイオード８０の電荷発生領域になっている。フォトダイオード８０を構成しているＮ型エピタキシャル層８の表面近傍には、カソード抵抗を下げるためのＮ+型拡散層２２が形成されている。一方、フォトダイオード８０に隣接する領域には、信号処理回路素子(ＮＰＮトランジスタ)９０が設けられている。信号処理回路素子(ＮＰＮトランジスタ)９０は、コレクタ抵抗を下げるＮ型埋め込み領域６と、Ｎ型補償拡散層１０と、ベース拡散領域１１と、およびエミッタ拡散領域１２とを有している。
【００３１】
さらに、信号処理回路素子(ＮＰＮトランジスタ)９０に隣接し、フォトダイオード８０の反対側の領域には、Ｐ型異常拡散層検出部１１０が設けられている。
【００３２】
Ｐ型異常拡散層検出部１１０は、信号処理回路素子(ＮＰＮトランジスタ)９０に設けられた表面からのＰ型分離拡散領域７０に、隣接して設けられた表面からの検査用Ｐ型分離拡散領域７０と、この表面からの検査用Ｐ型分離拡散領域７０から適当な間隔をあけて、表面部分に設けられた表面からの検査用Ｐ型分離拡散領域７０とを有している。信号処理回路素子(ＮＰＮトランジスタ)９０に隣接して設けられた表面からの検査用Ｐ型分離拡散領域７０におけるＰ型第１分離拡散領域７の下部は、信号処理回路素子(ＮＰＮトランジスタ)９０を構成しているＰ型埋め込み分離拡散層４内に位置している。
【００３３】
フォトダイオード８０、信号処理回路素子９０、およびＰ型異常拡散層検出部１１０は、前述のＰ型第１分離拡散領域７およびＰ型第２分離拡散領域９で形成される表面からのＰ型分離拡散領域７０により電気的に分離されている。
【００３４】
フォトダイオード８０、信号処理回路素子９０、およびＰ型異常拡散層検出部１１０の上面には、酸化シリコン膜などからなる絶縁膜層１４が形成されている。
【００３５】
フォトダイオード８０のＮ型拡散層２２の上側には、コンタクトホールを介してカソード電極１５が形成されている。アノード電極１６はＰ型第１分離拡散領域７およびＰ型第２分離拡散領域９で形成される表面からのＰ型分離拡散領域７０の上部に接続されている。信号処理回路素子(ＮＰＮトランジスタ)９０には、前述と同様にコンタクトホールを介してエミッタ拡散領域１２の上部にエミッタ電極１７ａ、ベース拡散領域１１の上部にベース電極１７ｂ、Ｎ型補償拡散層１０の上部にコレクタ電極１７ｃが電気的に接続されている。さらに、Ｐ型異常拡散層検出部１１０は、表面からの一対の検査用Ｐ型分離拡散領域７０の上部にそれぞれ電極１００および電極１０２と、電極１０２の左右にそれぞれ設けられた電極１０１ａおよび電極１０１ｂとを有している。そして、電極１００、電極１０１ａ、電極１０１ｂに印加電圧０(Ｖ)、電極１０２には印加電圧０．３(Ｖ)とし、電極１００と電極１０２との間の抵抗値Ｒｄを測定することで、抵抗値Ｒｄの大小により抵抗値Ｒｄに対応する不純物濃度が判り、Ｐ型異常拡散層１０３の有無が確認できる。
【００３６】
図２は、Ｐ型異常拡散層検出部１１０において電極１００と電極１０２との間の抵抗Ｒｄを測定して、Ｎ型エピタキシャル層８とその下のＰ型高比抵抗エピタキシャル層３０との界面に発生するＰ型異常拡散層１０３の不純物濃度変化を調べた結果を示すグラフである。このグラフは、横軸にＰ型異常拡散層１０３のピーク不純物濃度、縦軸にＰ型異常拡散層検出部１１０にて測定する表面からの一対の検査用Ｐ型分離拡散領域７０間(電極１００と電極１０２との間)の抵抗値Ｒｄを取り、ピーク不純物濃度に対する抵抗値の関係をプロットしたものである。抵抗値Ｒｄの測定条件は、Ｎ型エピタキシャル層８上部の電極１０１ａ、電極１０１ｂ、および表面からの検査用Ｐ型分離拡散層７０上部の電極１００には印加電圧を０(Ｖ)とし、表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２は印加電圧を０．３(Ｖ)とした。このグラフより、Ｐ型異常拡散層１０３のピーク不純物濃度が増加するとともに、表面からの一対の検査用Ｐ型分離拡散領域７０間(電極１００と電極１０２との間)の抵抗値Ｒｄは低下していくことが判る。この理由は、図６ｂに示すようにＰ型異常拡散層１０３により空乏層５の幅が狭くなり、Ｐ型第１分離拡散領域７の下部への空乏層５の広がりが減少するため、Ｐ型第１分離拡散領域７下部の厚み方向のＰ型半導体層における電流パスが広くなり、均一濃度層３の抵抗Ｒ１が減少しこれにともない電極１００と電極１０２との間の抵抗Ｒｄも減少するためである。
【００３７】
図２のグラフは、さらにＰ型高比抵抗エピタキシャル層３０の厚みが薄くなる場合にも、表面からの一対の検査用Ｐ型分離拡散領域７０間、すなわち電極１００と電極１０２との間の抵抗値Ｒｄが低下していくことを示している。この理由は、Ｐ型高比抵抗エピタキシャル層３０の厚みが薄くなると、Ｐ型第１分離拡散領域７下部の近傍までＰ型半導体基板１からの不純物拡散領域が接近または接触するため、Ｐ型第１分離拡散領域７下部の空乏層５の幅が狭くなることで、電流パスが広がり均一濃度層３の抵抗Ｒ１が減少し、これにともない抵抗Ｒｄも減少するためである。Ｐ型高比抵抗エピタキシャル層３０の厚みをパラメータＴｅｐｉとし、Ｐ型高比抵抗エピタキシャル層３０の厚みバラツキ範囲が２０±２μｍとすると、図２に示すように、Ｔｅｐｉ＝１８μｍとＴｅｐｉ＝２２μｍとで挟まれた範囲で、表面からの一対の検査用Ｐ型分離拡散領域７０間(電極１００と電極１０２との間)の抵抗値Ｒｄは、Ｐ型異常拡散層１０３のピーク不純物濃度に対して依存していることが明らかである。
【００３８】
図２の左側には、Ｐ型異常拡散層１０３がない場合の表面からの一対の検査用Ｐ型分離拡散領域７０間(電極１００と電極１０２との間)の抵抗値(Ｒｄ)をＰ型高比抵抗エピタキシャル層３０の厚みをパラメータＴｅｐｉとしてプロットしている。
【００３９】
Ｐ型異常拡散層１０３がない場合の正常な状態における抵抗値Ｒｄのバラツキの下限は、Ｔｅｐｉ＝１８μｍのときで、その抵抗値Ｒｄは４６ＫΩである。したがって、管理基準をＴｅｐｉ＝１８μｍの時Ｒｄ＝４６ＫΩ以上とすると、Ｐ型異常拡散層１０３の不純物濃度が４×１０13atom／cm3以上発生した異常チップは、すべて検出され除去することができる。
【００４０】
前述のように、管理基準は、Ｐ型異常拡散層１０３が無い正常チップの抵抗値Ｒｄ＝４６ＫΩ以上としたが、フォトダイオードの動作に影響がなければＰ型異常拡散層１０３の不純物濃度が１×１０14atom／cm3で抵抗値Ｒｄの管理基準を２５ＫΩ以上としてもよい。
【００４１】
図２における抵抗値Ｒｄの測定条件は、前述したようにＮ型エピタキシャル層８上部の電極１０１ａ、電極１０１ｂ、および表面からの検査用Ｐ型分離拡散層７０上部の電極１００には印加電圧を０(Ｖ)とし、表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２は印加電圧を０．３(Ｖ)とした。構造的にＮ型エピタキシャル層８上部の電極１０１ａ、電極１０１ｂに対し表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２の電位を高くすると、表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間に流れる電流に加えて、Ｎ型エピタキシャル層８と表面からの検査用Ｐ型分離拡散層７０の一方とで形成されるＰＮ接合の順方向電流が加わって流れるため、Ｐ型異常拡散層１０３の検出が難しくなる。このことより、表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２の電位は、表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間に流れる電流に対して、Ｎ型エピタキシャル層８と表面からの検査用Ｐ型分離拡散層７０の一方とで形成されるＰＮ接合の順方向電流が１／１０以下となるように設定しなければならない。
【００４２】
Ｎ型エピタキシャル層８上部の電極１０１ａ、電極１０１ｂ、および電極１００に対する印加電圧を０(Ｖ)とし、表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２の印加電圧を０．３(Ｖ)とした場合に、表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間に流れる電流値は約６．５μＡであり、Ｎ型エピタキシャル層８と表面からの検査用Ｐ型分離拡散層７０の一方とで形成されるＰＮ接合の順方向電流は数ｎＡであるため、電流比は１／１００(１．０％)以下となり測定結果に与える影響はほとんど無いと考えられる。
【００４３】
本実施の形態では、Ｐ型異常拡散層１０３を検出する方法として、Ｎ型エピタキシャル層８を定電位とし、表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間の抵抗値Ｒｄを測定する方法を示したが、さらにＮ型エピタキシャル層８の印加電圧を２水準以上の条件で表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間の抵抗値Ｒｄを測定し、その抵抗値の比をとることでＰ型異常拡散層１０３の有無を識別することも可能である。
【００４４】
図３は、本発明の実施形態である半導体装置の断面図を示す。図３に示す半導体装置は、Ｐ型半導体基板１とＰ型高比抵抗エピタキシャル層３０の間にＰ型埋め込み拡散層１０４を形成している。その他の構成は、図１に示す半導体装置と同様である。Ｐ型埋め込み拡散層１０４を形成することは、フォトダイオード８０の厚み方向の深い部分であるＰ型半導体基板１中で発生した光キャリアが、Ｐ型埋め込み拡散層１０４の不純物プロファイルによるポテンシャルバリア効果によって光電流に寄与しなくなるため、フォトダイオード８０の更なる高速化が可能となる。
【００４５】
図３に示すように高速フォトダイオード８０を内蔵した構造でも、図２に示したＰ型高比抵抗エピタキシャル層３０とＮ型エピタキシャル層８との界面に発生するＰ型異常拡散層１０３の検出は、同様に行うことが可能である。
【００４６】
図４は、本発明のさらに他の実施形態である半導体装置の断面図を示す。図４の半導体装置は、図１に示しているＰ型半導体基板１とＰ型高比抵抗エピタキシャル層３０との２層を、Ｐ型高比抵抗基板１０５に置き換えた構成である。その他の構成は、図１に示す半導体装置と同様である。この半導体装置は、Ｐ型高比抵抗基板１０５を使用しておりフォトダイオード８０の接合容量を低減できるとともに、図１に示すＰ型半導体基板１とＰ型高比抵抗エピタキシャル層３０との２層構造を１層にできるためウエハコストも低減できるメリットを有する。
図４に示す半導体装置は、Ｐ型高比抵抗基板１０５とＮ型エピタキシャル層８との界面に発生するＰ型異常拡散層１０３の検出についても、図１の半導体装置と同等に行うことができる。
【００４７】
さらに、図５に示す本発明の実施形態は、図３に示す半導体装置において、Ｐ型異常拡散層検出部１１０の表面からの検査用Ｐ型分離拡散領域７０の上部に形成された電極１００とＮ型エピタキシャル層８の上部形成された電極１０１ａおよび電極１０１ｂとが、回路で使用している端子と共通配線されており、具体的には、電極１００が回路のアース(ＧＮＤ)端子と、電極１０１ａおよび電極１０１ｂが回路の電源(Ｖｃｃ)端子と共通配線になっている。ただし、その共通配線が回路動作に支障がなければ前述の端子以外と接続してもよい。その他の構成は、図１に示す半導体装置と同様である。この実施形態は、Ｐ型異常拡散層検出部１１０の３つの電極を、回路で使用している端子と共通配線しているためチップ面積を小さくすることが可能となる。
【００４８】
【発明の効果】
以上より、本発明の半導体装置は、Ｐ型高比抵抗エピタキシャル層を介して電気的に接続している表面からの一対の検査用Ｐ型分離拡散領域を形成して、表面からの一対の検査用Ｐ型分離拡散領域の間の抵抗値を測定することにより、Ｎ型エピタキシャル層とＰ型高比抵抗エピタキシャル層との界面に発生するＰ型異常拡散層の有無を検出できる。この結果、Ｐ型異常拡散層が生じている半導体装置を除去でき、半導体装置の歩留りが著しく向上する。
【図面の簡単な説明】
【図１】本発明の実施形態１の半導体装置の構成を示す断面図である。
【図２】図１に示す半導体装置のＮ型エピタキシャル層とＰ型高比抵抗エピタキシャル層との界面に発生するＰ型異常拡散層の不純物濃度変化を調べたグラフである。
【図３】本発明の実施形態２の半導体装置の構成を示す断面図である。
【図４】本発明の実施形態３の半導体装置の構成を示す断面図である。
【図５】本発明の実施形態４の半導体装置の構成を示す断面図である。
【図６】 (ａ)は、本発明のＰ型異常拡散層の検出原理を説明するための半導体装置の断面図、(ｂ)は、その動作説明のための断面図である。
【図７】従来の半導体装置の構成を示す断面図です。
【符号の説明】
１ Ｐ型半導体基板
２ オートドープ層
３ 均一濃度層
４ Ｐ型埋め込み分離拡散層
５ 空乏層
６ Ｎ型埋め込み領域
７ Ｐ型第１分離拡散領域
８ Ｎ型エピタキシャル層
９ Ｐ型第２分離拡散領域
１０ Ｎ型補償拡散層
１１ ベース拡散領域
１２ エミッタ拡散
１４ 絶縁膜層
１５ カソード電極
１６ アノード電極
１７ａ エミッタ電極
１７ｂ ベース電極
１７ｃ コレクタ電極
２２ Ｎ型拡散層
３０ Ｐ型高比抵抗エピタキシャル層
７０ 表面からのＰ型分離拡散領域
８０ フォトダイオード
９０ 信号処理回路素子(ＮＰＮトランジスタ)
１００ 電極
１０１ａ 電極
１０１ｂ 電極
１０２ 電極
１０３ Ｐ型異常拡散層
１０４ Ｐ型埋め込み拡散層
１０５ Ｐ型高比抵抗基板
１１０ Ｐ型異常拡散層検出部
２２３ Ｐ型基板
２２４ Ｐ型第１エピタキシャル層
２２５ Ｎ型第２エピタキシャル層
２２７ 表面からのＰ型分離拡散領域
２２８ Ｐ型第１分離拡散領域
２２９ Ｐ型第２分離拡散領域
２３０ Ｎ+拡散領域
２３１ 酸化物層
２３２ 電極配線層(カソード)
２３３ 電極配線層(アノード)
２３４ Ｎ+拡散領域
２３５ Ｐ型領域(ベース)
２３６ Ｎ+拡散領域(エミッタ)
２３７ Ｎ+拡散領域(コレクタ)
２３８ 電極配線層(Ａｌ電極)
２８０ フォトダイオード
２９０ 信号処理回路素子(ＮＰＮトランジスタ)
【発明の属する技術分野】
本発明は、光電変換信号を発生するフォトダイオードと光電変換信号を処理する回路を内蔵した半導体装置およびその検査方法に関する。
【０００２】
【従来の技術】
光ディスク装置は、近年動画などの多量のデータを高速で処理するようになってきている。例えば、ＤＶＤ−ＲＯＭ装置では、データの読み出し速度の高速化(等速から４倍速へ)が急速に進められており、今後は１２倍速、更にはそれ以上の高速化が要求されている。ＤＶＤ−ＲＯＭ装置には、信号の読み出しのための受光素子(フォトダイオード)と、その受光素子(フォトダイオード)によって発生した光電変換信号の処理のための信号処理回路素子(ＮＰＮトランジスタ)とを同一チップ上に集積した光ピックアップチップが一般に使用されている。したがって、ＤＶＤ−ＲＯＭ装置の高速動作を実現するには、光ピックアップチップに内蔵される受光素子(フォトダイオード)の高速化が要求されている。
【０００３】
従来より、光ピックアップチップに内蔵される受光素子(フォトダイオード)は、Ｎ型エピタキシャル層とＰ型基板との間のＰＮ接合領域、あるいはＮ型エピタキシャル層とＰ型拡散層との間のＰＮ接合領域を有している。前者のＮ型エピタキシャル層とＰ型基板との間のＰＮ接合領域を有するフォトダイオードでは、基板内で発生した光キャリアが拡散によって移動するので応答速度が遅くなる。一方、後者のＮ型エピタキシャル層とＰ型拡散層との間のＰＮ接合領域で形成されたフォトダイオードでは、Ｎ型エピタキシャル層における不純物濃度に応じて接合容量が大きくなり応答速度が遅くなるという問題点が存在する。更に、後者のＮ型エピタキシャル層とＰ型拡散層との間にＰＮ接合領域を有するフォトダイオードをＤＶＤ−ＲＯＭ装置に使用すると、ＤＶＤ−ＲＯＭ装置で再生光として使用される波長６５０ｎｍのレーザ光の大部分が基板内に到達するために動作感度の低下が生じるおそれがある。
【０００４】
このように、従来の光ピックアップでは、回路を内蔵していない単体のＰＩＮ型フォトダイオードに比較して高速動作特性が劣る傾向にある。
【０００５】
以上の問題点を解決するために、いくつかの提案がされている。図７は、特開平４−２７１１７２号公報に開示されている受光素子(フォトダイオード)の構成を示している。
【０００６】
この構成では、Ｐ型基板２２３の上にノンドープのＰ型第１エピタキシャル層２２４が形成されており、更に、信号処理回路素子(ＮＰＮトランジスタ)２９０の形成箇所には、Ｐ型ウェル領域２２６が形成されている。Ｐ型第１エピタキシャル層２２４の上には、Ｎ型第２エピタキシャル層２２５が形成されている。フォトダイオード２８０におけるＮ型第２エピタキシャル層２２５の表面近傍には、Ｎ+拡散領域２３０が形成されている。一方、信号処理回路素子２９０におけるＮ型第２エピタキシャル層２２５には、その表面近傍にＮＰＮトランジスタを構成するＰ型領域(ベース)２３５、Ｎ+拡散領域(エミッタ)２３６、Ｎ+拡散領域(コレクタ)２３７がそれぞれ形成され、その下方にはＮ+拡散領域２３４が形成されている。信号処理回路素子(ＮＰＮトランジスタ)２９０とフォトダイオード２８０とは、Ｐ型第１分離拡散領域２２８およびＰ型第２分離拡散領域２２９からなる表面からのＰ型分離拡散領域２２７により、電気的に分離されている。
【０００７】
これらの構成の上面には、酸化物層２３１が形成されている。そして、フォトダイオード２８０には、酸化物層２３１に設けられたコンタクトホールを介して電極配線層(カソード)２３２および電極配線層(アノード)２３３が接続されており、一方、信号処理回路素子(ＮＰＮトランジスタ)２９０には、同様にコンタクトホールを介して電極配線層(Ａｌ電極)２３８が接続されている。
【０００８】
この構成では、比抵抗が約４０Ωｃｍ〜約６０ΩｃｍであるＰ型基板２２３を使用して、Ｐ型基板２２３からその上のＰ型第１エピタキシャル層２２４へのオートドーピングを抑制している。また、Ｐ型第１エピタキシャル層２２４としてノンドープの半導体結晶層を使用することで、フォトダイオード２８０に形成される空乏層を、基板側に大きく広げることが可能になっている。更に、信号処理回路素子(ＮＰＮトランジスタ)２９０は、Ｐ型ウェル領域２２６と表面からの分離拡散領域２２７(２２８および２２９を含む)とのＰ型領域によって取り囲まれた構造をしているため、寄生素子からの影響が低減されている。
【０００９】
このように、フォトダイオード２８０を高速動作させるには、Ｐ型基板２２３内で発生した光キャリアが拡散によって移動するのを防止するために空乏層を大きく広げる必要があり、必然的に不純物濃度が低い高比抵抗層をフォトダイオード２８０に使用しなければならない。
【００１０】
【発明が解決しようとする課題】
フォトダイオードの応答速度は、ＰＮ接合領域に形成される接合容量、およびフォトダイオードを構成する各部分の抵抗成分によって決定される直列抵抗に依存する。接合容量は、基板の不純物濃度が低い高比抵抗基板や高比抵抗エピタキシャル層を使用する事により、空乏層を大きくでき接合容量を小さくすることができる。前述した図７に示す従来の構造では、Ｐ型基板２２３の上に形成されるＰ型第１エピタキシャル層２２４の不純物濃度を低く抑える、或いはノンドープにしてその領域の抵抗を高くする事により、空乏層を大きくして接合容量が小さくされている。
【００１１】
しかし、図７の構造を得るには製造工程上に問題がある。その問題とは、Ｐ型第１エピタキシャル層２２４上にＮ型第２エピタキシャル層２２５を成長させる際にＰ型ウェル領域２２６およびＰ型第１分離拡散領域２２８の表面からの不純物の外方拡散(アウトディフュージョン)が起ることである。外方拡散(アウトディフュージョン)が起ると、フォトダイオード２８０のＰＮ接合領域であるＰ型第１エピタキシャル層２２４とＮ型第２エピタキシャル層２２５との界面に外方拡散(アウトディフュージョン)した不純物が再付着し、Ｐ型の異常拡散層が発生する。この時、Ｐ型第１エピタキシャル層２２４は、フォトダイオード２８０を高速動作させるように不純物濃度を低くしているために、構造敏感の状態であり外方拡散がわずかに起っても、フォトダイオード２８０のＰＮ接合領域の空乏層の幅が狭くなり接合容量が増大する。
【００１２】
すなわち、フォトダイオード２８０のＰＮ接合領域であるＰ型第１エピタキシャル層２２４とＮ型第２エピタキシャル層２２５との界面に不純物が再付着しＰ型の異常拡散層が発生すると、ＰＮ接合領域の空乏層の幅が狭くなり接合容量が大きくなることで、フォトダイオード２８０の応答速度低下がおこる。
【００１３】
本発明は、このような課題を解決するものであり、その目的は、Ｐ型第１エピタキシャル層とＮ型第２エピタキシャル層との界面に発生するＰ型の異常拡散層を検出し、Ｐ型の異常拡散層が生じている光ピックアップチップを除去した、高速動作のフォトダイオードを内蔵した半導体装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明の半導体装置は、高比抵抗の第１導電型半導体層と、該第１導電型半導体層上に積層されたエピタキシャル層である第２導電型半導体層と、該第２導電型半導体層を、受光素子部とされる第１領域と、該第１領域に隣接し前記受光素子部の信号を処理するための信号処理回路素子部とされる第２領域とに相互に分割するとともに、該第１領域および該第２領域を他の領域から分割するために、それぞれが、前記第２導電型半導体層の表面から前記第１導電型半導体層に達するように、該第２導電型半導体層に設けられた複数の第１導電型分離拡散層と、前記第２導電型半導体層の前記第２領域に隣接する第３領域に、相互に適当な間隔をあけて配置されて、それぞれが該第２導電型半導体層の表面から前記第１導電型半導体層に達するように設けられた一対の検査用第１導電型分離拡散層と、前記各検査用第１導電型分離拡散層の表面にそれぞれ設けられた一対の第１および第２電極と、前記第２導電型半導体層の前記第３領域に定電圧を印加するために、該第３領域の表面に設けられた一対の第３および第４電極と、を備えていることを特徴とする。
【００１５】
前記第１導電型半導体層における前記第２領域の下方に、前記第３領域の前記検査用第１導電型分離拡散層の一方と、前記第１および第２領域を規定する前記第１導電型分離拡散層とが接するように、第１導電型埋め込み分離拡散層が設けられていてもよい。
【００１６】
前記第１導電型半導体層は、該第１導電型半導体層よりも比抵抗が低い第１導電型半導体基板上に積層されたエピタキシャル層であってもよい。
【００１７】
前記第１導電型半導体層と前記第１導電型半導体基板との間に、前記第１導電型半導体基板よりも比抵抗が低い第１導電型埋め込み拡散層が設けられていてもよい。
【００１８】
前記第１導電型半導体層は、第１導電型高比抵抗半導体基板である。
【００１９】
本発明の半導体装置の検査方法は、請求項１に記載の半導体装置において、前記第３電極および第４電極に定電圧を印加するとともに、前記第１電極および第２電極のそれぞれに電位差をつけて電圧を印加して、前記一対の検査用第１導電型分離拡散層間の抵抗値を測定することによって前記第１導電型半導体層と前記第２導電型半導体層との界面での不純物濃度を確認することを特徴とする。
【００２０】
前記前記第３電極および第４電極に印加される電圧の値が異なっていてもよい。
【００２１】
前記一対の検査用第１導電型分離拡散層の一方と前記第２導電型半導体層との電圧差が、前記第２導電型半導体層とその検査用第１導電型分離拡散層とで形成される順方向のＰＮ接合間に流れる電流値と、前記一対の検査用第１導電型分離拡散層間を流れる電流値との比が１／１０以下になるように前記第１〜第４の電極に印加される電圧が設定されていてもよい。
【００２２】
前記一対の検査用第１導電型分離拡散層間の抵抗値が、前記不純物濃度が正常である場合における前記抵抗値のバラツキの下限値よりも低い場合に前記不純物濃度を異常と判定する。
【００２３】
前記第３および第４電極に０Ｖ、前記第１電極および第２電極のいずれか一方に０Ｖ、他方に３Ｖの電圧が印加されてもよい。
【００２４】
前記第１および第２電極の一方と前記第３および第４電極とが、回路部で使用する端子にそれぞれ接続されていてもよい。
【００２５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態を説明する。
図６ａは、Ｐ型異常拡散層の検出原理を説明するための半導体装置の断面図である。この構成では、Ｐ型半導体基板１の上にＰ型高比抵抗エピタキシャル層３０が形成されている。Ｐ型高比抵抗エピタキシャル層３０は、Ｐ型半導体基板１からの不純物のオートドーピングによりＰ型半導体基板１との界面から遠ざかるほど、厚さ方向に不純物濃度が減少するオートドープ層２と、オートドープ層２の上方にあり厚さ方向に均一な不純物濃度分布である均一濃度層３とを有している。さらに、Ｐ型高比抵抗エピタキシャル層３０の上には、Ｎ型エピタキシャル層８が形成されている。Ｎ型エピタキシャル層８内には、Ｎ型エピタキシャル層８の表面から所定の深さの一対の検査用Ｐ型分離拡散領域７０が、それぞれＰ型第１分離拡散領域７とＰ型第２分離拡散領域９とによって形成されており、この表面からの一対の検査用Ｐ型分離拡散領域７０によりＮ型エピタキシャル層８が複数の領域に分離されている。また、Ｐ型第１分離拡散領域７の下部には、Ｐ型埋め込み分離拡散層４が形成されている。
【００２６】
図６ａに示す半導体装置では、Ｐ型高比抵抗エピタキシャル層３０とＮ型エピタキシャル層８との界面にＰ型異常拡散層１０３が発生していない場合を示しているが、Ｐ型高比抵抗エピタキシャル層３０とＮ型エピタキシャル層８との界面にＰ型異常拡散層１０３が発生している場合の空乏層５の広がり方を図６ｂに示す。図６ｂに示すように、Ｐ型高比抵抗エピタキシャル層３０とＮ型エピタキシャル層８との界面にＰ型異常拡散層１０３が発生すると、Ｐ型高比抵抗エピタキシャル層３０の上層部分(均一濃度層３)の比抵抗が低くなり、Ｎ型エピタキシャル層８と均一濃度層３との界面で形成されるＰＮ接合領域において、Ｐ型異常拡散層１０３が発生していない場合と比較して空乏層５の幅が狭くなり接合容量が大きくなる。
【００２７】
空乏層５の広がり方は、Ｐ型異常拡散層１０３の不純物濃度に依存する。すなわちＰ型異常拡散層１０３の不純物濃度が増加すると、空乏層５の幅は狭くなって接合容量が大きくなり、反対にＰ型異常拡散層１０３の不純物濃度が低下すると、空乏層５の幅は広くなって接合容量が小さくなる。前述したように、Ｐ型異常拡散層１０３が発生して空乏層５の幅が狭くなると、Ｐ型第１分離拡散領域７下部の厚み方向への空乏層５の広がりが減少するため、Ｐ型第１分離拡散領域７下部の厚み方向のＰ型半導体層における電流パスが広くなり、均一濃度層３の抵抗Ｒ１が小さくなる。抵抗Ｒ２はオートドープ層２の抵抗成分で、抵抗Ｒ３はＰ型半導体基板１の抵抗成分で、抵抗Ｒ４はＰ型埋め込み分離拡散層４の抵抗成分とオートドープ層２がＰ型埋め込み分離拡散層４に接触する領域の抵抗成分との合成抵抗あり、Ｐ型異常拡散層１０３の発生の有無に関らずそれぞれの抵抗値は一定である。これより、表面からの一対の検査用Ｐ型分離拡散領域７０の間(電極１００と電極１０２との間)の抵抗をＲｄとすると、抵抗Ｒｄは抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４の合成抵抗で表わされる。すなわち、抵抗Ｒｄは、抵抗Ｒ２、抵抗Ｒ３、抵抗Ｒ４が常に一定であることから、Ｐ型異常拡散層１０３の発生の有無により抵抗値が変化する抵抗Ｒ１に比例し、抵抗Ｒｄを測定することによってＰ型異常拡散層１０３の発生の有無が確認できる。
【００２８】
したがって、Ｐ型異常拡散層１０３の不純物濃度変化により、表面からの一対の検査用Ｐ型分離拡散領域７０の間(電極１００と電極１０２との間)の抵抗Ｒｄが変化するため、この抵抗Ｒｄを測定することによってＰ型異常拡散層１０３が発生したチップを検出でき、その異常チップを除去することができる。
【００２９】
図１は、本発明の実施形態である半導体装置の構成を示す断面図である。図１に示す半導体装置は、フォトダイオード８０と、信号処理回路素子(ＮＰＮトランジスタ)９０と、Ｐ型異常拡散層検出部１１０とを有している。この半導体装置は、Ｐ型半導体基板１の表面にＰ型高比抵抗エピタキシャル層３０が形成されている。Ｐ型高比抵抗エピタキシャル層３０は、Ｐ型半導体基板１からの不純物のオートドーピングによりＰ型半導体基板１との界面から遠ざかるほど、厚さ方向に不純物濃度が減少するオートドープ層２と、オートドープ層２の上方にあり厚さ方向に均一な不純物濃度分布である均一濃度層３とを有している。さらに、Ｐ型高比抵抗エピタキシャル層３０の上には、Ｎ型エピタキシャル層８が形成されている。Ｎ型エピタキシャル層８内には、Ｎ型エピタキシャル層８の表面から所定の深さのＰ型分離拡散領域７０がＰ型第１分離拡散領域７とＰ型第２分離拡散領域９とで形成されており、この表面からのＰ型分離拡散領域７０によりＮ型エピタキシャル層８が複数の領域に分離されている。
【００３０】
表面からのＰ型分離拡散領域７０により複数の領域に分離されているＮ型エピタキシャル層８の任意の領域には、Ｎ型エピタキシャル層８とその下のＰ型高比抵抗エピタキシャル層３０とで形成されるＰＮ接合領域が、フォトダイオード８０の電荷発生領域になっている。フォトダイオード８０を構成しているＮ型エピタキシャル層８の表面近傍には、カソード抵抗を下げるためのＮ+型拡散層２２が形成されている。一方、フォトダイオード８０に隣接する領域には、信号処理回路素子(ＮＰＮトランジスタ)９０が設けられている。信号処理回路素子(ＮＰＮトランジスタ)９０は、コレクタ抵抗を下げるＮ型埋め込み領域６と、Ｎ型補償拡散層１０と、ベース拡散領域１１と、およびエミッタ拡散領域１２とを有している。
【００３１】
さらに、信号処理回路素子(ＮＰＮトランジスタ)９０に隣接し、フォトダイオード８０の反対側の領域には、Ｐ型異常拡散層検出部１１０が設けられている。
【００３２】
Ｐ型異常拡散層検出部１１０は、信号処理回路素子(ＮＰＮトランジスタ)９０に設けられた表面からのＰ型分離拡散領域７０に、隣接して設けられた表面からの検査用Ｐ型分離拡散領域７０と、この表面からの検査用Ｐ型分離拡散領域７０から適当な間隔をあけて、表面部分に設けられた表面からの検査用Ｐ型分離拡散領域７０とを有している。信号処理回路素子(ＮＰＮトランジスタ)９０に隣接して設けられた表面からの検査用Ｐ型分離拡散領域７０におけるＰ型第１分離拡散領域７の下部は、信号処理回路素子(ＮＰＮトランジスタ)９０を構成しているＰ型埋め込み分離拡散層４内に位置している。
【００３３】
フォトダイオード８０、信号処理回路素子９０、およびＰ型異常拡散層検出部１１０は、前述のＰ型第１分離拡散領域７およびＰ型第２分離拡散領域９で形成される表面からのＰ型分離拡散領域７０により電気的に分離されている。
【００３４】
フォトダイオード８０、信号処理回路素子９０、およびＰ型異常拡散層検出部１１０の上面には、酸化シリコン膜などからなる絶縁膜層１４が形成されている。
【００３５】
フォトダイオード８０のＮ型拡散層２２の上側には、コンタクトホールを介してカソード電極１５が形成されている。アノード電極１６はＰ型第１分離拡散領域７およびＰ型第２分離拡散領域９で形成される表面からのＰ型分離拡散領域７０の上部に接続されている。信号処理回路素子(ＮＰＮトランジスタ)９０には、前述と同様にコンタクトホールを介してエミッタ拡散領域１２の上部にエミッタ電極１７ａ、ベース拡散領域１１の上部にベース電極１７ｂ、Ｎ型補償拡散層１０の上部にコレクタ電極１７ｃが電気的に接続されている。さらに、Ｐ型異常拡散層検出部１１０は、表面からの一対の検査用Ｐ型分離拡散領域７０の上部にそれぞれ電極１００および電極１０２と、電極１０２の左右にそれぞれ設けられた電極１０１ａおよび電極１０１ｂとを有している。そして、電極１００、電極１０１ａ、電極１０１ｂに印加電圧０(Ｖ)、電極１０２には印加電圧０．３(Ｖ)とし、電極１００と電極１０２との間の抵抗値Ｒｄを測定することで、抵抗値Ｒｄの大小により抵抗値Ｒｄに対応する不純物濃度が判り、Ｐ型異常拡散層１０３の有無が確認できる。
【００３６】
図２は、Ｐ型異常拡散層検出部１１０において電極１００と電極１０２との間の抵抗Ｒｄを測定して、Ｎ型エピタキシャル層８とその下のＰ型高比抵抗エピタキシャル層３０との界面に発生するＰ型異常拡散層１０３の不純物濃度変化を調べた結果を示すグラフである。このグラフは、横軸にＰ型異常拡散層１０３のピーク不純物濃度、縦軸にＰ型異常拡散層検出部１１０にて測定する表面からの一対の検査用Ｐ型分離拡散領域７０間(電極１００と電極１０２との間)の抵抗値Ｒｄを取り、ピーク不純物濃度に対する抵抗値の関係をプロットしたものである。抵抗値Ｒｄの測定条件は、Ｎ型エピタキシャル層８上部の電極１０１ａ、電極１０１ｂ、および表面からの検査用Ｐ型分離拡散層７０上部の電極１００には印加電圧を０(Ｖ)とし、表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２は印加電圧を０．３(Ｖ)とした。このグラフより、Ｐ型異常拡散層１０３のピーク不純物濃度が増加するとともに、表面からの一対の検査用Ｐ型分離拡散領域７０間(電極１００と電極１０２との間)の抵抗値Ｒｄは低下していくことが判る。この理由は、図６ｂに示すようにＰ型異常拡散層１０３により空乏層５の幅が狭くなり、Ｐ型第１分離拡散領域７の下部への空乏層５の広がりが減少するため、Ｐ型第１分離拡散領域７下部の厚み方向のＰ型半導体層における電流パスが広くなり、均一濃度層３の抵抗Ｒ１が減少しこれにともない電極１００と電極１０２との間の抵抗Ｒｄも減少するためである。
【００３７】
図２のグラフは、さらにＰ型高比抵抗エピタキシャル層３０の厚みが薄くなる場合にも、表面からの一対の検査用Ｐ型分離拡散領域７０間、すなわち電極１００と電極１０２との間の抵抗値Ｒｄが低下していくことを示している。この理由は、Ｐ型高比抵抗エピタキシャル層３０の厚みが薄くなると、Ｐ型第１分離拡散領域７下部の近傍までＰ型半導体基板１からの不純物拡散領域が接近または接触するため、Ｐ型第１分離拡散領域７下部の空乏層５の幅が狭くなることで、電流パスが広がり均一濃度層３の抵抗Ｒ１が減少し、これにともない抵抗Ｒｄも減少するためである。Ｐ型高比抵抗エピタキシャル層３０の厚みをパラメータＴｅｐｉとし、Ｐ型高比抵抗エピタキシャル層３０の厚みバラツキ範囲が２０±２μｍとすると、図２に示すように、Ｔｅｐｉ＝１８μｍとＴｅｐｉ＝２２μｍとで挟まれた範囲で、表面からの一対の検査用Ｐ型分離拡散領域７０間(電極１００と電極１０２との間)の抵抗値Ｒｄは、Ｐ型異常拡散層１０３のピーク不純物濃度に対して依存していることが明らかである。
【００３８】
図２の左側には、Ｐ型異常拡散層１０３がない場合の表面からの一対の検査用Ｐ型分離拡散領域７０間(電極１００と電極１０２との間)の抵抗値(Ｒｄ)をＰ型高比抵抗エピタキシャル層３０の厚みをパラメータＴｅｐｉとしてプロットしている。
【００３９】
Ｐ型異常拡散層１０３がない場合の正常な状態における抵抗値Ｒｄのバラツキの下限は、Ｔｅｐｉ＝１８μｍのときで、その抵抗値Ｒｄは４６ＫΩである。したがって、管理基準をＴｅｐｉ＝１８μｍの時Ｒｄ＝４６ＫΩ以上とすると、Ｐ型異常拡散層１０３の不純物濃度が４×１０13atom／cm3以上発生した異常チップは、すべて検出され除去することができる。
【００４０】
前述のように、管理基準は、Ｐ型異常拡散層１０３が無い正常チップの抵抗値Ｒｄ＝４６ＫΩ以上としたが、フォトダイオードの動作に影響がなければＰ型異常拡散層１０３の不純物濃度が１×１０14atom／cm3で抵抗値Ｒｄの管理基準を２５ＫΩ以上としてもよい。
【００４１】
図２における抵抗値Ｒｄの測定条件は、前述したようにＮ型エピタキシャル層８上部の電極１０１ａ、電極１０１ｂ、および表面からの検査用Ｐ型分離拡散層７０上部の電極１００には印加電圧を０(Ｖ)とし、表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２は印加電圧を０．３(Ｖ)とした。構造的にＮ型エピタキシャル層８上部の電極１０１ａ、電極１０１ｂに対し表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２の電位を高くすると、表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間に流れる電流に加えて、Ｎ型エピタキシャル層８と表面からの検査用Ｐ型分離拡散層７０の一方とで形成されるＰＮ接合の順方向電流が加わって流れるため、Ｐ型異常拡散層１０３の検出が難しくなる。このことより、表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２の電位は、表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間に流れる電流に対して、Ｎ型エピタキシャル層８と表面からの検査用Ｐ型分離拡散層７０の一方とで形成されるＰＮ接合の順方向電流が１／１０以下となるように設定しなければならない。
【００４２】
Ｎ型エピタキシャル層８上部の電極１０１ａ、電極１０１ｂ、および電極１００に対する印加電圧を０(Ｖ)とし、表面からの検査用Ｐ型分離拡散層７０の一方の上部の電極１０２の印加電圧を０．３(Ｖ)とした場合に、表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間に流れる電流値は約６．５μＡであり、Ｎ型エピタキシャル層８と表面からの検査用Ｐ型分離拡散層７０の一方とで形成されるＰＮ接合の順方向電流は数ｎＡであるため、電流比は１／１００(１．０％)以下となり測定結果に与える影響はほとんど無いと考えられる。
【００４３】
本実施の形態では、Ｐ型異常拡散層１０３を検出する方法として、Ｎ型エピタキシャル層８を定電位とし、表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間の抵抗値Ｒｄを測定する方法を示したが、さらにＮ型エピタキシャル層８の印加電圧を２水準以上の条件で表面からの一対の検査用Ｐ型分離拡散領域７０間の電極１００と電極１０２との間の抵抗値Ｒｄを測定し、その抵抗値の比をとることでＰ型異常拡散層１０３の有無を識別することも可能である。
【００４４】
図３は、本発明の実施形態である半導体装置の断面図を示す。図３に示す半導体装置は、Ｐ型半導体基板１とＰ型高比抵抗エピタキシャル層３０の間にＰ型埋め込み拡散層１０４を形成している。その他の構成は、図１に示す半導体装置と同様である。Ｐ型埋め込み拡散層１０４を形成することは、フォトダイオード８０の厚み方向の深い部分であるＰ型半導体基板１中で発生した光キャリアが、Ｐ型埋め込み拡散層１０４の不純物プロファイルによるポテンシャルバリア効果によって光電流に寄与しなくなるため、フォトダイオード８０の更なる高速化が可能となる。
【００４５】
図３に示すように高速フォトダイオード８０を内蔵した構造でも、図２に示したＰ型高比抵抗エピタキシャル層３０とＮ型エピタキシャル層８との界面に発生するＰ型異常拡散層１０３の検出は、同様に行うことが可能である。
【００４６】
図４は、本発明のさらに他の実施形態である半導体装置の断面図を示す。図４の半導体装置は、図１に示しているＰ型半導体基板１とＰ型高比抵抗エピタキシャル層３０との２層を、Ｐ型高比抵抗基板１０５に置き換えた構成である。その他の構成は、図１に示す半導体装置と同様である。この半導体装置は、Ｐ型高比抵抗基板１０５を使用しておりフォトダイオード８０の接合容量を低減できるとともに、図１に示すＰ型半導体基板１とＰ型高比抵抗エピタキシャル層３０との２層構造を１層にできるためウエハコストも低減できるメリットを有する。
図４に示す半導体装置は、Ｐ型高比抵抗基板１０５とＮ型エピタキシャル層８との界面に発生するＰ型異常拡散層１０３の検出についても、図１の半導体装置と同等に行うことができる。
【００４７】
さらに、図５に示す本発明の実施形態は、図３に示す半導体装置において、Ｐ型異常拡散層検出部１１０の表面からの検査用Ｐ型分離拡散領域７０の上部に形成された電極１００とＮ型エピタキシャル層８の上部形成された電極１０１ａおよび電極１０１ｂとが、回路で使用している端子と共通配線されており、具体的には、電極１００が回路のアース(ＧＮＤ)端子と、電極１０１ａおよび電極１０１ｂが回路の電源(Ｖｃｃ)端子と共通配線になっている。ただし、その共通配線が回路動作に支障がなければ前述の端子以外と接続してもよい。その他の構成は、図１に示す半導体装置と同様である。この実施形態は、Ｐ型異常拡散層検出部１１０の３つの電極を、回路で使用している端子と共通配線しているためチップ面積を小さくすることが可能となる。
【００４８】
【発明の効果】
以上より、本発明の半導体装置は、Ｐ型高比抵抗エピタキシャル層を介して電気的に接続している表面からの一対の検査用Ｐ型分離拡散領域を形成して、表面からの一対の検査用Ｐ型分離拡散領域の間の抵抗値を測定することにより、Ｎ型エピタキシャル層とＰ型高比抵抗エピタキシャル層との界面に発生するＰ型異常拡散層の有無を検出できる。この結果、Ｐ型異常拡散層が生じている半導体装置を除去でき、半導体装置の歩留りが著しく向上する。
【図面の簡単な説明】
【図１】本発明の実施形態１の半導体装置の構成を示す断面図である。
【図２】図１に示す半導体装置のＮ型エピタキシャル層とＰ型高比抵抗エピタキシャル層との界面に発生するＰ型異常拡散層の不純物濃度変化を調べたグラフである。
【図３】本発明の実施形態２の半導体装置の構成を示す断面図である。
【図４】本発明の実施形態３の半導体装置の構成を示す断面図である。
【図５】本発明の実施形態４の半導体装置の構成を示す断面図である。
【図６】 (ａ)は、本発明のＰ型異常拡散層の検出原理を説明するための半導体装置の断面図、(ｂ)は、その動作説明のための断面図である。
【図７】従来の半導体装置の構成を示す断面図です。
【符号の説明】
１ Ｐ型半導体基板
２ オートドープ層
３ 均一濃度層
４ Ｐ型埋め込み分離拡散層
５ 空乏層
６ Ｎ型埋め込み領域
７ Ｐ型第１分離拡散領域
８ Ｎ型エピタキシャル層
９ Ｐ型第２分離拡散領域
１０ Ｎ型補償拡散層
１１ ベース拡散領域
１２ エミッタ拡散
１４ 絶縁膜層
１５ カソード電極
１６ アノード電極
１７ａ エミッタ電極
１７ｂ ベース電極
１７ｃ コレクタ電極
２２ Ｎ型拡散層
３０ Ｐ型高比抵抗エピタキシャル層
７０ 表面からのＰ型分離拡散領域
８０ フォトダイオード
９０ 信号処理回路素子(ＮＰＮトランジスタ)
１００ 電極
１０１ａ 電極
１０１ｂ 電極
１０２ 電極
１０３ Ｐ型異常拡散層
１０４ Ｐ型埋め込み拡散層
１０５ Ｐ型高比抵抗基板
１１０ Ｐ型異常拡散層検出部
２２３ Ｐ型基板
２２４ Ｐ型第１エピタキシャル層
２２５ Ｎ型第２エピタキシャル層
２２７ 表面からのＰ型分離拡散領域
２２８ Ｐ型第１分離拡散領域
２２９ Ｐ型第２分離拡散領域
２３０ Ｎ+拡散領域
２３１ 酸化物層
２３２ 電極配線層(カソード)
２３３ 電極配線層(アノード)
２３４ Ｎ+拡散領域
２３５ Ｐ型領域(ベース)
２３６ Ｎ+拡散領域(エミッタ)
２３７ Ｎ+拡散領域(コレクタ)
２３８ 電極配線層(Ａｌ電極)
２８０ フォトダイオード
２９０ 信号処理回路素子(ＮＰＮトランジスタ)
Claims (11)
- 高比抵抗の第１導電型半導体層と、
該第１導電型半導体層上に積層されたエピタキシャル層である第２導電型半導体層と、
該第２導電型半導体層を、受光素子部とされる第１領域と、該第１領域に隣接し前記受光素子部の信号を処理するための信号処理回路素子部とされる第２領域とに相互に分割するとともに、該第１領域および該第２領域を他の領域から分割するために、それぞれが、前記第２導電型半導体層の表面から前記第１導電型半導体層に達するように、該第２導電型半導体層に設けられた複数の第１導電型分離拡散層と、
前記第２導電型半導体層の前記第２領域に隣接する第３領域に、相互に適当な間隔をあけて配置されて、それぞれが該第２導電型半導体層の表面から前記第１導電型半導体層に達するように設けられた一対の検査用第１導電型分離拡散層と、
前記各検査用第１導電型分離拡散層の表面にそれぞれ設けられた一対の第１および第２電極と、
前記第２導電型半導体層の前記第３領域に定電圧を印加するために、該第３領域の表面に設けられた一対の第３および第４電極と、
を備えていることを特徴とする半導体装置。 - 前記第１導電型半導体層における前記第２領域の下方に、前記第３領域の前記検査用第１導電型分離拡散層の一方と、前記第１および第２領域を規定する前記第１導電型分離拡散層とが接するように、第１導電型埋め込み分離拡散層が設けられている請求項１に記載の半導体装置。
- 前記第１導電型半導体層は、該第１導電型半導体層よりも比抵抗が低い第１導電型半導体基板上に積層されたエピタキシャル層である請求項１に記載の半導体装置。
- 前記第１導電型半導体層と前記第１導電型半導体基板との間に、前記第１導電型半導体基板よりも比抵抗が低い第１導電型埋め込み拡散層が設けられている請求項３に記載の半導体装置。
- 前記第１導電型半導体層は、第１導電型高比抵抗半導体基板である請求項１に記載の半導体装置。
- 請求項１に記載の半導体装置において、前記第３電極および第４電極に定電圧を印加するとともに、前記第１電極および第２電極のそれぞれに電位差をつけて電圧を印加して、前記一対の検査用第１導電型分離拡散層間の抵抗値を測定することによって前記第１導電型半導体層と前記第２導電型半導体層との界面での不純物濃度を確認することを特徴とする半導体装置の検査方法。
- 前記前記第３電極および第４電極に印加される電圧の値が異なっている請求項６に記載の半導体装置の検査方法。
- 前記一対の検査用第１導電型分離拡散層の一方と前記第２導電型半導体層との電圧差が、前記第２導電型半導体層とその検査用第１導電型分離拡散層とで形成される順方向のＰＮ接合間に流れる電流値と、前記一対の検査用第１導電型分離拡散層間を流れる電流値との比が１／１０以下になるように前記第１〜第４の電極に印加される電圧が設定されている請求項６に記載の半導体装置の検査方法。
- 前記一対の検査用第１導電型分離拡散層間の抵抗値が、前記不純物濃度が正常である場合における前記抵抗値のバラツキの下限値よりも低い場合に前記不純物濃度を異常と判定する請求項６に記載の半導体装置の検査方法。
- 前記第３および第４電極に０Ｖ、前記第１電極および第２電極のいずれか一方に０Ｖ、他方に３Ｖの電圧が印加される請求項８に記載の半導体装置の検査方法。
- 前記第１および第２電極の一方と前記第３および第４電極とが、回路部で使用する端子にそれぞれ接続されている請求項６に記載の半導体装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36352499A JP3687777B2 (ja) | 1999-12-21 | 1999-12-21 | 半導体装置およびその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36352499A JP3687777B2 (ja) | 1999-12-21 | 1999-12-21 | 半導体装置およびその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001177083A JP2001177083A (ja) | 2001-06-29 |
| JP3687777B2 true JP3687777B2 (ja) | 2005-08-24 |
Family
ID=18479531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36352499A Expired - Fee Related JP3687777B2 (ja) | 1999-12-21 | 1999-12-21 | 半導体装置およびその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3687777B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100705215B1 (ko) * | 2001-11-23 | 2007-04-06 | 매그나칩 반도체 유한회사 | 테스트 패턴을 구비한 이미지센서 및 테스트 방법 |
| KR100803502B1 (ko) * | 2002-01-08 | 2008-02-14 | 매그나칩 반도체 유한회사 | 면저항를 측정하기 위한 이미지센서의 테스트 패턴 및 그제조 방법 |
| KR101000600B1 (ko) * | 2003-04-30 | 2010-12-10 | 크로스텍 캐피탈, 엘엘씨 | 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 |
| JP4709012B2 (ja) * | 2006-01-05 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 光半導体装置およびその製造方法 |
| CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
-
1999
- 1999-12-21 JP JP36352499A patent/JP3687777B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001177083A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101627684B1 (ko) | 반도체 기판에 대한 집적 포토다이오드 | |
| JP5523317B2 (ja) | アバランシェフォトダイオード及びアバランシェ照射検出器 | |
| JPS63503266A (ja) | グレーデッドギャップ反転層フオトダイオードアレイ | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| US5426060A (en) | Method of inspecting image sensors | |
| JP3687777B2 (ja) | 半導体装置およびその検査方法 | |
| US6504153B1 (en) | Semiconductor infrared detecting device | |
| EP0634054A1 (en) | Detector circuit with a semiconductor diode operating as a detector and with an amplifier circuit integrated with the diode | |
| CN111630355B (zh) | 光检测装置 | |
| JP3108528B2 (ja) | 光位置検出半導体装置 | |
| KR100375160B1 (ko) | 회로내장형 수광소자 | |
| KR100528331B1 (ko) | 수광소자 및 그 제조방법 및 이를 적용한 광전자 집적 회로 | |
| US20010004117A1 (en) | Photodiode and method of manufacturing same | |
| US9252298B2 (en) | Photodiode device with reducible space charge region | |
| JP2006210494A (ja) | 光半導体装置 | |
| US4717946A (en) | Thin line junction photodiode | |
| JP3592115B2 (ja) | 回路内蔵型受光素子 | |
| JP2700356B2 (ja) | 受光素子 | |
| JPH02238664A (ja) | 回路内蔵受光素子 | |
| JP2004119632A (ja) | 回路内蔵受光素子およびその検査方法 | |
| JP2672887B2 (ja) | 回路内蔵受光素子 | |
| JP2001144317A (ja) | 回路内蔵型受光素子 | |
| KR100705215B1 (ko) | 테스트 패턴을 구비한 이미지센서 및 테스트 방법 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JPH1012852A (ja) | 光半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050414 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050601 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050601 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |