JP2001177083A - 半導体装置およびその検査方法 - Google Patents
半導体装置およびその検査方法Info
- Publication number
- JP2001177083A JP2001177083A JP36352499A JP36352499A JP2001177083A JP 2001177083 A JP2001177083 A JP 2001177083A JP 36352499 A JP36352499 A JP 36352499A JP 36352499 A JP36352499 A JP 36352499A JP 2001177083 A JP2001177083 A JP 2001177083A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type
- layer
- diffusion
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
キシャル層30との界面に発生するP型異常拡散層10
3を検出する。 【解決手段】 N型エピタキシャル8とP型高比抵抗エ
ピタキシャル層30との界面での不純物濃度を確認する
ために、P型高比抵抗エピタキシャル層30を介して電
気的に接続している一対の表面からの検査用P型分離拡
散領域70が適当な間隔でさらに設けられ、一対の表面
からの検査用P型分離拡散領域70間(電極100と電
極102との間)の抵抗値Rdを測定する。
Description
生するフォトダイオードと光電変換信号を処理する回路
を内蔵した半導体装置およびその検査方法に関する。
のデータを高速で処理するようになってきている。例え
ば、DVD−ROM装置では、データの読み出し速度の
高速化(等速から4倍速へ)が急速に進められており、今
後は12倍速、更にはそれ以上の高速化が要求されてい
る。DVD−ROM装置には、信号の読み出しのための
受光素子(フォトダイオード)と、その受光素子(フォト
ダイオード)によって発生した光電変換信号の処理のた
めの信号処理回路素子(NPNトランジスタ)とを同一チ
ップ上に集積した光ピックアップチップが一般に使用さ
れている。したがって、DVD−ROM装置の高速動作
を実現するには、光ピックアップチップに内蔵される受
光素子(フォトダイオード)の高速化が要求されている。
れる受光素子(フォトダイオード)は、N型エピタキシャ
ル層とP型基板との間のPN接合領域、あるいはN型エ
ピタキシャル層とP型拡散層との間のPN接合領域を有
している。前者のN型エピタキシャル層とP型基板との
間のPN接合領域を有するフォトダイオードでは、基板
内で発生した光キャリアが拡散によって移動するので応
答速度が遅くなる。一方、後者のN型エピタキシャル層
とP型拡散層との間のPN接合領域で形成されたフォト
ダイオードでは、N型エピタキシャル層における不純物
濃度に応じて接合容量が大きくなり応答速度が遅くなる
という問題点が存在する。更に、後者のN型エピタキシ
ャル層とP型拡散層との間にPN接合領域を有するフォ
トダイオードをDVD−ROM装置に使用すると、DV
D−ROM装置で再生光として使用される波長650n
mのレーザ光の大部分が基板内に到達するために動作感
度の低下が生じるおそれがある。
回路を内蔵していない単体のPIN型フォトダイオード
に比較して高速動作特性が劣る傾向にある。
の提案がされている。図7は、特開平4−271172
号公報に開示されている受光素子(フォトダイオード)の
構成を示している。
ドープのP型第1エピタキシャル層224が形成されて
おり、更に、信号処理回路素子(NPNトランジスタ)2
90の形成箇所には、P型ウェル領域226が形成され
ている。P型第1エピタキシャル層224の上には、N
型第2エピタキシャル層225が形成されている。フォ
トダイオード280におけるN型第2エピタキシャル層
225の表面近傍には、N+拡散領域230が形成され
ている。一方、信号処理回路素子290におけるN型第
2エピタキシャル層225には、その表面近傍にNPN
トランジスタを構成するP型領域(ベース)235、N+
拡散領域(エミッタ)236、N+拡散領域(コレクタ)2
37がそれぞれ形成され、その下方にはN+拡散領域2
34が形成されている。信号処理回路素子(NPNトラ
ンジスタ)290とフォトダイオード280とは、P型
第1分離拡散領域228およびP型第2分離拡散領域2
29からなる表面からのP型分離拡散領域227によ
り、電気的に分離されている。
が形成されている。そして、フォトダイオード280に
は、酸化物層231に設けられたコンタクトホールを介
して電極配線層(カソード)232および電極配線層(ア
ノード)233が接続されており、一方、信号処理回路
素子(NPNトランジスタ)290には、同様にコンタク
トホールを介して電極配線層(Al電極)238が接続さ
れている。
60ΩcmであるP型基板223を使用して、P型基板
223からその上のP型第1エピタキシャル層224へ
のオートドーピングを抑制している。また、P型第1エ
ピタキシャル層224としてノンドープの半導体結晶層
を使用することで、フォトダイオード280に形成され
る空乏層を、基板側に大きく広げることが可能になって
いる。更に、信号処理回路素子(NPNトランジスタ)2
90は、P型ウェル領域226と表面からの分離拡散領
域227(228および229を含む)とのP型領域によ
って取り囲まれた構造をしているため、寄生素子からの
影響が低減されている。
速動作させるには、P型基板223内で発生した光キャ
リアが拡散によって移動するのを防止するために空乏層
を大きく広げる必要があり、必然的に不純物濃度が低い
高比抵抗層をフォトダイオード280に使用しなければ
ならない。
答速度は、PN接合領域に形成される接合容量、および
フォトダイオードを構成する各部分の抵抗成分によって
決定される直列抵抗に依存する。接合容量は、基板の不
純物濃度が低い高比抵抗基板や高比抵抗エピタキシャル
層を使用する事により、空乏層を大きくでき接合容量を
小さくすることができる。前述した図7に示す従来の構
造では、P型基板223の上に形成されるP型第1エピ
タキシャル層224の不純物濃度を低く抑える、或いは
ノンドープにしてその領域の抵抗を高くする事により、
空乏層を大きくして接合容量が小さくされている。
に問題がある。その問題とは、P型第1エピタキシャル
層224上にN型第2エピタキシャル層225を成長さ
せる際にP型ウェル領域226およびP型第1分離拡散
領域228の表面からの不純物の外方拡散(アウトディ
フュージョン)が起ることである。外方拡散(アウトディ
フュージョン)が起ると、フォトダイオード280のP
N接合領域であるP型第1エピタキシャル層224とN
型第2エピタキシャル層225との界面に外方拡散(ア
ウトディフュージョン)した不純物が再付着し、P型の
異常拡散層が発生する。この時、P型第1エピタキシャ
ル層224は、フォトダイオード280を高速動作させ
るように不純物濃度を低くしているために、構造敏感の
状態であり外方拡散がわずかに起っても、フォトダイオ
ード280のPN接合領域の空乏層の幅が狭くなり接合
容量が増大する。
接合領域であるP型第1エピタキシャル層224とN型
第2エピタキシャル層225との界面に不純物が再付着
しP型の異常拡散層が発生すると、PN接合領域の空乏
層の幅が狭くなり接合容量が大きくなることで、フォト
ダイオード280の応答速度低下がおこる。
であり、その目的は、P型第1エピタキシャル層とN型
第2エピタキシャル層との界面に発生するP型の異常拡
散層を検出し、P型の異常拡散層が生じている光ピック
アップチップを除去した、高速動作のフォトダイオード
を内蔵した半導体装置を提供することである。
第2導電型半導体層が形成されるとともに、該第2導電
型半導体層が複数の第1導電型分離拡散層により複数に
分割されており、該第1導電型分離拡散層により囲まれ
た領域が受光素子部になるとともに、該受光素子部に隣
接し該第1導電型分離拡散層で囲まれた領域が信号処理
回路素子部になった半導体装置において、該第1導電型
半導体層と該第2導電型半導体層との界面での不純物濃
度を確認するために、該第1導電型半導体層を介して電
気的に接続している一対の検査用該第1導電型分離拡散
層が適当な間隔でさらに設けられていることを特徴とす
る。
下部に第1導電型埋め込み分離拡散層が形成されてい
る。
比抵抗エピタキシャル層よりも比抵抗が低い第1導電型
半導体基板と、該第1導電型半導体基板の上に積層され
た該第1導電型高比抵抗エピタキシャル層とで構成され
ている。
と前記第1導電型半導体基板との間に、前記第1導電型
半導体基板よりも比抵抗が低い第1導電型埋め込み拡散
層を有している。
比抵抗半導体基板である。
記第2導電型半導体層に定電圧を印加するとともに、前
記一対の検査用第1導電型分離拡散層のそれぞれに電位
差をつけて電圧を印加して、前記一対の検査用第1導電
型分離拡散層間の抵抗値を測定することによって前記第
1導電型半導体層と前記第2導電型半導体層との界面で
の不純物濃度を確認することを特徴とする。
の値が異なっている。
記第2導電型半導体層との電圧差が、前記第2導電型半
導体層とその検査用第1導電型分離拡散層とで形成され
る順方向のPN接合間に流れる電流値と、前記一対の検
査用第1導電型分離拡散層間を流れる電流値との比を1
/10以下になるように設定されている。
の抵抗値が、前記不純物濃度が正常である場合における
前記抵抗値のバラツキの下限値よりも低い場合に前記不
純物濃度を異常と判定する。
の抵抗値が、受光素子部の動作特性に影響しないレベル
よりも低いと前記不純物濃度を異常と判定する。
一方と前記第2導電型半導体層とが、回路で使用する端
子にそれぞれ接続されている。
の実施の形態を説明する。図6aは、P型異常拡散層の
検出原理を説明するための半導体装置の断面図である。
この構成では、P型半導体基板1の上にP型高比抵抗エ
ピタキシャル層30が形成されている。P型高比抵抗エ
ピタキシャル層30は、P型半導体基板1からの不純物
のオートドーピングによりP型半導体基板1との界面か
ら遠ざかるほど、厚さ方向に不純物濃度が減少するオー
トドープ層2と、オートドープ層2の上方にあり厚さ方
向に均一な不純物濃度分布である均一濃度層3とを有し
ている。さらに、P型高比抵抗エピタキシャル層30の
上には、N型エピタキシャル層8が形成されている。N
型エピタキシャル層8内には、N型エピタキシャル層8
の表面から所定の深さの一対の検査用P型分離拡散領域
70が、それぞれP型第1分離拡散領域7とP型第2分
離拡散領域9とによって形成されており、この表面から
の一対の検査用P型分離拡散領域70によりN型エピタ
キシャル層8が複数の領域に分離されている。また、P
型第1分離拡散領域7の下部には、P型埋め込み分離拡
散層4が形成されている。
抗エピタキシャル層30とN型エピタキシャル層8との
界面にP型異常拡散層103が発生していない場合を示
しているが、P型高比抵抗エピタキシャル層30とN型
エピタキシャル層8との界面にP型異常拡散層103が
発生している場合の空乏層5の広がり方を図6bに示
す。図6bに示すように、P型高比抵抗エピタキシャル
層30とN型エピタキシャル層8との界面にP型異常拡
散層103が発生すると、P型高比抵抗エピタキシャル
層30の上層部分(均一濃度層3)の比抵抗が低くなり、
N型エピタキシャル層8と均一濃度層3との界面で形成
されるPN接合領域において、P型異常拡散層103が
発生していない場合と比較して空乏層5の幅が狭くなり
接合容量が大きくなる。
03の不純物濃度に依存する。すなわちP型異常拡散層
103の不純物濃度が増加すると、空乏層5の幅は狭く
なって接合容量が大きくなり、反対にP型異常拡散層1
03の不純物濃度が低下すると、空乏層5の幅は広くな
って接合容量が小さくなる。前述したように、P型異常
拡散層103が発生して空乏層5の幅が狭くなると、P
型第1分離拡散領域7下部の厚み方向への空乏層5の広
がりが減少するため、P型第1分離拡散領域7下部の厚
み方向のP型半導体層における電流パスが広くなり、均
一濃度層3の抵抗R1が小さくなる。抵抗R2はオート
ドープ層2の抵抗成分で、抵抗R3はP型半導体基板1
の抵抗成分で、抵抗R4はP型埋め込み分離拡散層4の
抵抗成分とオートドープ層2がP型埋め込み分離拡散層
4に接触する領域の抵抗成分との合成抵抗あり、P型異
常拡散層103の発生の有無に関らずそれぞれの抵抗値
は一定である。これより、表面からの一対の検査用P型
分離拡散領域70の間(電極100と電極102との間)
の抵抗をRdとすると、抵抗Rdは抵抗R1、抵抗R
2、抵抗R3、抵抗R4の合成抵抗で表わされる。すな
わち、抵抗Rdは、抵抗R2、抵抗R3、抵抗R4が常
に一定であることから、P型異常拡散層103の発生の
有無により抵抗値が変化する抵抗R1に比例し、抵抗R
dを測定することによってP型異常拡散層103の発生
の有無が確認できる。
物濃度変化により、表面からの一対の検査用P型分離拡
散領域70の間(電極100と電極102との間)の抵抗
Rdが変化するため、この抵抗Rdを測定することによ
ってP型異常拡散層103が発生したチップを検出で
き、その異常チップを除去することができる。
置の構成を示す断面図である。図1に示す半導体装置
は、フォトダイオード80と、信号処理回路素子(NP
Nトランジスタ)90と、P型異常拡散層検出部110
とを有している。この半導体装置は、P型半導体基板1
の表面にP型高比抵抗エピタキシャル層30が形成され
ている。P型高比抵抗エピタキシャル層30は、P型半
導体基板1からの不純物のオートドーピングによりP型
半導体基板1との界面から遠ざかるほど、厚さ方向に不
純物濃度が減少するオートドープ層2と、オートドープ
層2の上方にあり厚さ方向に均一な不純物濃度分布であ
る均一濃度層3とを有している。さらに、P型高比抵抗
エピタキシャル層30の上には、N型エピタキシャル層
8が形成されている。N型エピタキシャル層8内には、
N型エピタキシャル層8の表面から所定の深さのP型分
離拡散領域70がP型第1分離拡散領域7とP型第2分
離拡散領域9とで形成されており、この表面からのP型
分離拡散領域70によりN型エピタキシャル層8が複数
の領域に分離されている。
数の領域に分離されているN型エピタキシャル層8の任
意の領域には、N型エピタキシャル層8とその下のP型
高比抵抗エピタキシャル層30とで形成されるPN接合
領域が、フォトダイオード80の電荷発生領域になって
いる。フォトダイオード80を構成しているN型エピタ
キシャル層8の表面近傍には、カソード抵抗を下げるた
めのN+型拡散層22が形成されている。一方、フォト
ダイオード80に隣接する領域には、信号処理回路素子
(NPNトランジスタ)90が設けられている。信号処理
回路素子(NPNトランジスタ)90は、コレクタ抵抗を
下げるN型埋め込み領域6と、N型補償拡散層10と、
ベース拡散領域11と、およびエミッタ拡散領域12と
を有している。
ジスタ)90に隣接し、フォトダイオード80の反対側
の領域には、P型異常拡散層検出部110が設けられて
いる。
回路素子(NPNトランジスタ)90に設けられた表面か
らのP型分離拡散領域70に、隣接して設けられた表面
からの検査用P型分離拡散領域70と、この表面からの
検査用P型分離拡散領域70から適当な間隔をあけて、
表面部分に設けられた表面からの検査用P型分離拡散領
域70とを有している。信号処理回路素子(NPNトラ
ンジスタ)90に隣接して設けられた表面からの検査用
P型分離拡散領域70におけるP型第1分離拡散領域7
の下部は、信号処理回路素子(NPNトランジスタ)90
を構成しているP型埋め込み分離拡散層4内に位置して
いる。
90、およびP型異常拡散層検出部110は、前述のP
型第1分離拡散領域7およびP型第2分離拡散領域9で
形成される表面からのP型分離拡散領域70により電気
的に分離されている。
90、およびP型異常拡散層検出部110の上面には、
酸化シリコン膜などからなる絶縁膜層14が形成されて
いる。
上側には、コンタクトホールを介してカソード電極15
が形成されている。アノード電極16はP型第1分離拡
散領域7およびP型第2分離拡散領域9で形成される表
面からのP型分離拡散領域70の上部に接続されてい
る。信号処理回路素子(NPNトランジスタ)90には、
前述と同様にコンタクトホールを介してエミッタ拡散領
域12の上部にエミッタ電極17a、ベース拡散領域1
1の上部にベース電極17b、N型補償拡散層10の上
部にコレクタ電極17cが電気的に接続されている。さ
らに、P型異常拡散層検出部110は、表面からの一対
の検査用P型分離拡散領域70の上部にそれぞれ電極1
00および電極102と、電極102の左右にそれぞれ
設けられた電極101aおよび電極101bとを有して
いる。そして、電極100、電極101a、電極101
bに印加電圧0(V)、電極102には印加電圧0.3
(V)とし、電極100と電極102との間の抵抗値Rd
を測定することで、抵抗値Rdの大小により抵抗値Rd
に対応する不純物濃度が判り、P型異常拡散層103の
有無が確認できる。
いて電極100と電極102との間の抵抗Rdを測定し
て、N型エピタキシャル層8とその下のP型高比抵抗エ
ピタキシャル層30との界面に発生するP型異常拡散層
103の不純物濃度変化を調べた結果を示すグラフであ
る。このグラフは、横軸にP型異常拡散層103のピー
ク不純物濃度、縦軸にP型異常拡散層検出部110にて
測定する表面からの一対の検査用P型分離拡散領域70
間(電極100と電極102との間)の抵抗値Rdを取
り、ピーク不純物濃度に対する抵抗値の関係をプロット
したものである。抵抗値Rdの測定条件は、N型エピタ
キシャル層8上部の電極101a、電極101b、およ
び表面からの検査用P型分離拡散層70上部の電極10
0には印加電圧を0(V)とし、表面からの検査用P型分
離拡散層70の一方の上部の電極102は印加電圧を
0.3(V)とした。このグラフより、P型異常拡散層1
03のピーク不純物濃度が増加するとともに、表面から
の一対の検査用P型分離拡散領域70間(電極100と
電極102との間)の抵抗値Rdは低下していくことが
判る。この理由は、図6bに示すようにP型異常拡散層
103により空乏層5の幅が狭くなり、P型第1分離拡
散領域7の下部への空乏層5の広がりが減少するため、
P型第1分離拡散領域7下部の厚み方向のP型半導体層
における電流パスが広くなり、均一濃度層3の抵抗R1
が減少しこれにともない電極100と電極102との間
の抵抗Rdも減少するためである。
タキシャル層30の厚みが薄くなる場合にも、表面から
の一対の検査用P型分離拡散領域70間、すなわち電極
100と電極102との間の抵抗値Rdが低下していく
ことを示している。この理由は、P型高比抵抗エピタキ
シャル層30の厚みが薄くなると、P型第1分離拡散領
域7下部の近傍までP型半導体基板1からの不純物拡散
領域が接近または接触するため、P型第1分離拡散領域
7下部の空乏層5の幅が狭くなることで、電流パスが広
がり均一濃度層3の抵抗R1が減少し、これにともない
抵抗Rdも減少するためである。P型高比抵抗エピタキ
シャル層30の厚みをパラメータTepiとし、P型高
比抵抗エピタキシャル層30の厚みバラツキ範囲が20
±2μmとすると、図2に示すように、Tepi=18
μmとTepi=22μmとで挟まれた範囲で、表面か
らの一対の検査用P型分離拡散領域70間(電極100
と電極102との間)の抵抗値Rdは、P型異常拡散層
103のピーク不純物濃度に対して依存していることが
明らかである。
ない場合の表面からの一対の検査用P型分離拡散領域7
0間(電極100と電極102との間)の抵抗値(Rd)を
P型高比抵抗エピタキシャル層30の厚みをパラメータ
Tepiとしてプロットしている。
状態における抵抗値Rdのバラツキの下限は、Tepi
=18μmのときで、その抵抗値Rdは46KΩであ
る。したがって、管理基準をTepi=18μmの時R
d=46KΩ以上とすると、P型異常拡散層103の不
純物濃度が4×1013atom/cm3以上発生した異常チッ
プは、すべて検出され除去することができる。
層103が無い正常チップの抵抗値Rd=46KΩ以上
としたが、フォトダイオードの動作に影響がなければP
型異常拡散層103の不純物濃度が1×1014atom/cm
3で抵抗値Rdの管理基準を25KΩ以上としてもよ
い。
述したようにN型エピタキシャル層8上部の電極101
a、電極101b、および表面からの検査用P型分離拡
散層70上部の電極100には印加電圧を0(V)とし、
表面からの検査用P型分離拡散層70の一方の上部の電
極102は印加電圧を0.3(V)とした。構造的にN型
エピタキシャル層8上部の電極101a、電極101b
に対し表面からの検査用P型分離拡散層70の一方の上
部の電極102の電位を高くすると、表面からの一対の
検査用P型分離拡散領域70間の電極100と電極10
2との間に流れる電流に加えて、N型エピタキシャル層
8と表面からの検査用P型分離拡散層70の一方とで形
成されるPN接合の順方向電流が加わって流れるため、
P型異常拡散層103の検出が難しくなる。このことよ
り、表面からの検査用P型分離拡散層70の一方の上部
の電極102の電位は、表面からの一対の検査用P型分
離拡散領域70間の電極100と電極102との間に流
れる電流に対して、N型エピタキシャル層8と表面から
の検査用P型分離拡散層70の一方とで形成されるPN
接合の順方向電流が1/10以下となるように設定しな
ければならない。
a、電極101b、および電極100に対する印加電圧
を0(V)とし、表面からの検査用P型分離拡散層70の
一方の上部の電極102の印加電圧を0.3(V)とした
場合に、表面からの一対の検査用P型分離拡散領域70
間の電極100と電極102との間に流れる電流値は約
6.5μAであり、N型エピタキシャル層8と表面から
の検査用P型分離拡散層70の一方とで形成されるPN
接合の順方向電流は数nAであるため、電流比は1/1
00(1.0%)以下となり測定結果に与える影響はほと
んど無いと考えられる。
を検出する方法として、N型エピタキシャル層8を定電
位とし、表面からの一対の検査用P型分離拡散領域70
間の電極100と電極102との間の抵抗値Rdを測定
する方法を示したが、さらにN型エピタキシャル層8の
印加電圧を2水準以上の条件で表面からの一対の検査用
P型分離拡散領域70間の電極100と電極102との
間の抵抗値Rdを測定し、その抵抗値の比をとることで
P型異常拡散層103の有無を識別することも可能であ
る。
置の断面図を示す。図3に示す半導体装置は、P型半導
体基板1とP型高比抵抗エピタキシャル層30の間にP
型埋め込み拡散層104を形成している。その他の構成
は、図1に示す半導体装置と同様である。P型埋め込み
拡散層104を形成することは、フォトダイオード80
の厚み方向の深い部分であるP型半導体基板1中で発生
した光キャリアが、P型埋め込み拡散層104の不純物
プロファイルによるポテンシャルバリア効果によって光
電流に寄与しなくなるため、フォトダイオード80の更
なる高速化が可能となる。
0を内蔵した構造でも、図2に示したP型高比抵抗エピ
タキシャル層30とN型エピタキシャル層8との界面に
発生するP型異常拡散層103の検出は、同様に行うこ
とが可能である。
る半導体装置の断面図を示す。図4の半導体装置は、図
1に示しているP型半導体基板1とP型高比抵抗エピタ
キシャル層30との2層を、P型高比抵抗基板105に
置き換えた構成である。その他の構成は、図1に示す半
導体装置と同様である。この半導体装置は、P型高比抵
抗基板105を使用しておりフォトダイオード80の接
合容量を低減できるとともに、図1に示すP型半導体基
板1とP型高比抵抗エピタキシャル層30との2層構造
を1層にできるためウエハコストも低減できるメリット
を有する。図4に示す半導体装置は、P型高比抵抗基板
105とN型エピタキシャル層8との界面に発生するP
型異常拡散層103の検出についても、図1の半導体装
置と同等に行うことができる。
図3に示す半導体装置において、P型異常拡散層検出部
110の表面からの検査用P型分離拡散領域70の上部
に形成された電極100とN型エピタキシャル層8の上
部形成された電極101aおよび電極101bとが、回
路で使用している端子と共通配線されており、具体的に
は、電極100が回路のアース(GND)端子と、電極1
01aおよび電極101bが回路の電源(Vcc)端子と
共通配線になっている。ただし、その共通配線が回路動
作に支障がなければ前述の端子以外と接続してもよい。
その他の構成は、図1に示す半導体装置と同様である。
この実施形態は、P型異常拡散層検出部110の3つの
電極を、回路で使用している端子と共通配線しているた
めチップ面積を小さくすることが可能となる。
高比抵抗エピタキシャル層を介して電気的に接続してい
る表面からの一対の検査用P型分離拡散領域を形成し
て、表面からの一対の検査用P型分離拡散領域の間の抵
抗値を測定することにより、N型エピタキシャル層とP
型高比抵抗エピタキシャル層との界面に発生するP型異
常拡散層の有無を検出できる。この結果、P型異常拡散
層が生じている半導体装置を除去でき、半導体装置の歩
留りが著しく向上する。
断面図である。
とP型高比抵抗エピタキシャル層との界面に発生するP
型異常拡散層の不純物濃度変化を調べたグラフである。
断面図である。
断面図である。
断面図である。
説明するための半導体装置の断面図、(b)は、その動作
説明のための断面図である。
Claims (11)
- 【請求項1】 第1導電型半導体層上に第2導電型半導
体層が形成されるとともに、該第2導電型半導体層が複
数の第1導電型分離拡散層により複数に分割されてお
り、該第1導電型分離拡散層により囲まれた領域が受光
素子部になるとともに、該受光素子部に隣接し該第1導
電型分離拡散層で囲まれた領域が信号処理回路素子部に
なった半導体装置において、 該第1導電型半導体層と該第2導電型半導体層との界面
での不純物濃度を確認するために、該第1導電型半導体
層を介して電気的に接続している一対の検査用該第1導
電型分離拡散層が適当な間隔でさらに設けられているこ
とを特徴とする半導体装置。 - 【請求項2】 前記検査用第1導電型分離拡散層の一方
の下部に第1導電型埋め込み分離拡散層が形成されてい
る請求項1に記載の半導体装置。 - 【請求項3】 前記第1導電型半導体層は、第1導電型
高比抵抗エピタキシャル層よりも比抵抗が低い第1導電
型半導体基板と、該第1導電型半導体基板の上に積層さ
れた該第1導電型高比抵抗エピタキシャル層とで構成さ
れている請求項1に記載の半導体装置。 - 【請求項4】 前記第1導電型高比抵抗エピタキシャル
層と前記第1導電型半導体基板との間に、前記第1導電
型半導体基板よりも比抵抗が低い第1導電型埋め込み拡
散層を有している請求項1に記載の半導体装置。 - 【請求項5】 前記第1導電型半導体層は、第1導電型
高比抵抗半導体基板である請求項1に記載の半導体装
置。 - 【請求項6】 請求項1に記載の半導体装置において、
前記第2導電型半導体層に定電圧を印加するとともに、
前記一対の検査用第1導電型分離拡散層のそれぞれに電
位差をつけて電圧を印加して、前記一対の検査用第1導
電型分離拡散層間の抵抗値を測定することによって前記
第1導電型半導体層と前記第2導電型半導体層との界面
での不純物濃度を確認することを特徴とする半導体装置
の検査方法。 - 【請求項7】 前記第2導電型半導体層に印加される電
圧の値が異なっている請求項6に記載の半導体装置の検
査方法。 - 【請求項8】 前記検査用第1導電型半導体層の一方と
前記第2導電型半導体層との電圧差が、前記第2導電型
半導体層とその検査用第1導電型分離拡散層とで形成さ
れる順方向のPN接合間に流れる電流値と、前記一対の
検査用第1導電型分離拡散層間を流れる電流値との比を
1/10以下になるように設定されている請求項6に記
載の半導体装置の検査方法。 - 【請求項9】 前記一対の検査用第1導電型分離拡散層
間の抵抗値が、前記不純物濃度が正常である場合におけ
る前記抵抗値のバラツキの下限値よりも低い場合に前記
不純物濃度を異常と判定する請求項6に記載の半導体装
置の検査方法。 - 【請求項10】 前記一対の検査用第1導電型分離拡散
層間の抵抗値が、受光素子部の動作特性に影響しないレ
ベルよりも低いと前記不純物濃度を異常と判定する請求
項6に記載の半導体装置の検査方法。 - 【請求項11】 前記一方の検査用第1導電型分離拡散
層の一方と前記第2導電型半導体層とが、回路で使用す
る端子にそれぞれ接続されている請求項6に記載の半導
体装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36352499A JP3687777B2 (ja) | 1999-12-21 | 1999-12-21 | 半導体装置およびその検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36352499A JP3687777B2 (ja) | 1999-12-21 | 1999-12-21 | 半導体装置およびその検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001177083A true JP2001177083A (ja) | 2001-06-29 |
JP3687777B2 JP3687777B2 (ja) | 2005-08-24 |
Family
ID=18479531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36352499A Expired - Fee Related JP3687777B2 (ja) | 1999-12-21 | 1999-12-21 | 半導体装置およびその検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3687777B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100705215B1 (ko) * | 2001-11-23 | 2007-04-06 | 매그나칩 반도체 유한회사 | 테스트 패턴을 구비한 이미지센서 및 테스트 방법 |
JP2007184370A (ja) * | 2006-01-05 | 2007-07-19 | Nec Electronics Corp | 光半導体装置およびその製造方法 |
KR100803502B1 (ko) * | 2002-01-08 | 2008-02-14 | 매그나칩 반도체 유한회사 | 면저항를 측정하기 위한 이미지센서의 테스트 패턴 및 그제조 방법 |
KR101000600B1 (ko) * | 2003-04-30 | 2010-12-10 | 크로스텍 캐피탈, 엘엘씨 | 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 |
CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
-
1999
- 1999-12-21 JP JP36352499A patent/JP3687777B2/ja not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100705215B1 (ko) * | 2001-11-23 | 2007-04-06 | 매그나칩 반도체 유한회사 | 테스트 패턴을 구비한 이미지센서 및 테스트 방법 |
KR100803502B1 (ko) * | 2002-01-08 | 2008-02-14 | 매그나칩 반도체 유한회사 | 면저항를 측정하기 위한 이미지센서의 테스트 패턴 및 그제조 방법 |
KR101000600B1 (ko) * | 2003-04-30 | 2010-12-10 | 크로스텍 캐피탈, 엘엘씨 | 이온주입의 시트저항 측정용 테스트패턴 및 그가 내장된씨모스 이미지 센서 및 그의 제조 방법 |
JP2007184370A (ja) * | 2006-01-05 | 2007-07-19 | Nec Electronics Corp | 光半導体装置およびその製造方法 |
CN114883213A (zh) * | 2022-07-11 | 2022-08-09 | 广州粤芯半导体技术有限公司 | 半导体工艺的集成化监测方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3687777B2 (ja) | 2005-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5547879A (en) | Method of making position sensing photosensor device | |
KR100428926B1 (ko) | 회로내장 수광장치 | |
KR20030036063A (ko) | 수광소자, 회로 내장 광검출기 및 광픽업 | |
JP3687777B2 (ja) | 半導体装置およびその検査方法 | |
US6806522B2 (en) | CMOS image sensor and manufacturing method for the same | |
CN101383358B (zh) | 分割光电二极管 | |
JPH1140790A (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
KR100375160B1 (ko) | 회로내장형 수광소자 | |
CN111630355B (zh) | 光检测装置 | |
US7579858B2 (en) | Semiconductor device and inspection method thereof | |
JP3592115B2 (ja) | 回路内蔵型受光素子 | |
US4717946A (en) | Thin line junction photodiode | |
JPH02238664A (ja) | 回路内蔵受光素子 | |
JP2002162303A (ja) | 圧力センサ | |
JP2672887B2 (ja) | 回路内蔵受光素子 | |
JP2004119632A (ja) | 回路内蔵受光素子およびその検査方法 | |
JP2700356B2 (ja) | 受光素子 | |
JP2957834B2 (ja) | 回路内蔵受光素子 | |
JP2006210494A (ja) | 光半導体装置 | |
JP2001144317A (ja) | 回路内蔵型受光素子 | |
JP3504114B2 (ja) | 回路内蔵受光素子 | |
KR100705215B1 (ko) | 테스트 패턴을 구비한 이미지센서 및 테스트 방법 | |
JP5083982B2 (ja) | 光センサーアレイ、光センサーアレイデバイス、撮像装置、及び光センサーアレイの検出方法 | |
US20190331773A1 (en) | Quadruple well for electrical cross-talk noise attenuation | |
JP2001119060A (ja) | フォトダイオード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050309 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090617 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |