JPH1140790A

JPH1140790A - 分割フォトダイオード及び回路内蔵受光素子

Info

Publication number: JPH1140790A
Application number: JP9190281A
Authority: JP
Inventors: Takahiro Takimoto; 貴博瀧本; Naoki Fukunaga; 直樹福永
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1997-07-15
Filing date: 1997-07-15
Publication date: 1999-02-12
Anticipated expiration: 2017-07-15
Also published as: JP3366226B2

Abstract

(57)【要約】【課題】製造工程の途中で発生する静電気によってフ
ォトダイオードの接合容量が異常になるのを確実に防止
でき、応答速度の向上や高周波ノイズの低減が図れる分
割フォトダイオードを提供する。【解決手段】反射防止膜５は受光領域の周辺部におい
てシリコン酸化膜５ａ及びシリコン窒化膜５ｂの２層構
造になっており、受光領域ではシリコン窒化膜５ｂの単
層構造になっている。また、遮光メタル７の受光領域の
中央側の端部は、反射防止膜５の２層構造部よりも中央
側に突出し、突出部の下端面がシリコン窒化膜５ｂ上に
重畳している。また、ＰＳＧカバー膜８の受光領域の中
央側の端部は、遮光メタル７の中央側の端部よりも基端
側に位置しており、遮光メタル７の先端部を覆わない形
状になっている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、受光領域が複数の
光検出部に分割された分割フォトダイオード及びこの分
割フォトダイオードと、信号処理回路とを同一基板に形
成してなる回路内蔵受光素子に関し、より詳しくは、遮
光膜や絶縁カバー膜の表面構造を改善し、耐静電気特性
を向上した分割フォトダイオード及びこの分割フォトダ
イオードを備えた回路内蔵受光素子に関する。

【０００２】

【従来の技術】この種の分割フォトダイオードは、例え
ば光ピックアップの信号検出用素子として従来から用い
られている。より具体的には、半導体レーザーの焦点位
置をディスク上に合わせるためのフォーカス誤差信号や
半導体レーザーの焦点位置をディスク上のピットに合わ
せる（トラッキング）ためのラジアル誤差信号を得るの
に利用されている。近年、ＣＤ−ＲＯＭドライブなどに
用いられる光ピックアップの高速化が進み、高速で性能
の良い分割フォトダイオードや回路内蔵受光素子の開発
が進められている。

【０００３】ここで、最近のフォトダイオードでは、応
答速度の高速化のほかに、光感度の高感度化や高周波ノ
イズの低減化が求められている。このうち、光感度は入
射した光のパワーに対してどの程度の電気信号（電流）
に変換できるかを示す目安となるものであり、高感度で
あるほど性能が高い。

【０００４】この要求に対しては、通常、反射防止膜を
フォトダイオードの表面に形成し、フォトダイオードの
表面で入射した光が反射することを防止することにより
達成している。

【０００５】一方、応答速度の高速化や高周波ノイズの
低減化を図るためには、フォトダイオードの容量を小さ
くする必要がある。そのような手法を講じた先行技術の
一例として、本願出願人が特願平８−２６００４３号で
先に提案した回路内蔵受光素子がある。図５はこの回路
内蔵受光素子を示している。

【０００６】この回路内蔵受光素子は、応答速度の高速
化のために形成されるｐ⁺型埋込拡散層２２とｐ⁺型拡散
層２６とを、最低限必要な部分にのみ形成することによ
り、応答性を低下させることなく分割フォトダイオード
の接合容量を低減している。より具体的には、図５に示
すように、ｐ⁺型埋込拡散層２２とｐ⁺型拡散層２６とを
受光領域の中央部に相当する分割フォトダイオードの分
割部近傍にのみ形成している。

【０００７】なお、図５において、符号２１はｐ型シリ
コン基板、２３はｎ⁺型埋込拡散層、２４はｎ型エピタ
キシャル層である。

【０００８】しかし、上記の構造によれば、受光領域の
シリコン表面にｐｎ接合ができるため、接合リーク電流
が増大するという問題があり、これを防止するためには
表面にシリコン酸化膜が必要となる。

【０００９】ところで、光感度は入射光の波長と反射防
止膜構造により変化する。シリコン酸化膜のみからなる
反射防止膜の場合、ＤＶＤやＣＤ−ＲＯＭで使用される
半導体レーザ光の波長（例えば、７８０ｎｍ）では、シ
リコン酸化膜の膜厚を最適化しても反射率を１５％程度
にしかできず、光感度が悪い。

【００１０】そこで、分割フォトダイオードの接合容量
を応答速度を低下することなく低減し、さらに反射率を
できるだけ低減できる反射防止膜として、本願出願人が
特願平８−２３５６７０号で先に提案した分割フォトダ
イオード及び回路内蔵受光素子がある。図６及び図７は
その構造を示す。

【００１１】図６及び図７に示すように、この反射防止
膜２５、３５は、いずれも薄い（約１０ｎｍ）シリコン
酸化膜２５ａ、３５ａの上にシリコン窒化膜（約５０ｎ
ｍ）２５ｂ、３５ｂを積層した２層構造になっている。

【００１２】なお、図６はｐ型シリコン基板２１を用い
た分割フォトダイオードを示し、図７はｎ型シリコン基
板３１を用いた分割フォトダイオードを示す。図６にお
いて、図５と対応する部分には同一の符号を付してあ
る。また、図７において、符号３２はｐ型拡散層を示
す。

【００１３】加えて、図６及び図７に示す分割フォトダ
イオードでは、いずれも、所定の受光領域以外に光が入
らないように、ＡｌＳｉなどの遮光材料からなる遮光メ
タル２７、３７を反射防止膜２５、３５上に積層して遮
光している。

【００１４】また、遮光メタル２７、３７上には、分割
フォトダイオードの受光部やパッド部以外を覆うよう
に、絶縁性材料からなる絶縁カバー（例えば、ＰＳＧ
膜）２８、３８が積層されている。

【００１５】図６及び図７に示す構造では、分割フォト
ダイオードの受光領域を遮光メタル２７、３７で決定し
ており、遮光メタル２７、３７で覆われた部分は完全に
遮光されるため、受光領域と遮光領域の光感度比を大き
くすることができる。また、遮光メタル２７、３７がそ
れぞれＰＳＧ膜２８、３８で覆われているので、遮光メ
タル２７、３７が腐食するおそれもない。

【００１６】

【発明が解決しようとする課題】ところで、半導体ＩＣ
製造工程では、上記の分割フォトダイオードはウェハー
状態で製造され、最終的にダイシング工程で個々のチッ
プに切り分けられる。ここで、ダイシング工程は、ウェ
ハーをダイシングシートに貼付ける工程、切り分ける工
程、洗浄・乾燥する工程を包含している。

【００１７】これらの工程のうち、特にウェハーをダイ
シングシートに貼付ける工程や、切り分ける工程におい
て、ウェハーに大量の静電気が発生し、分割フォトダイ
オードが静電破壊することがある。これは、これらの工
程の際に吹き付けられる純水との摩擦や、ウェハーとウ
ェハーを切削する刃との摩擦により、大量の静電気が発
生するためである。

【００１８】このため、通常は、静電マット上で作業を
したり、切り分ける工程で吹き付ける純水に炭酸ガスな
どを混入して導電率を上げるなど、静電気が溜まりにく
いように工夫されている。

【００１９】しかし、静電気を完全に抑えることは不可
能であり、薄い（約１０ｎｍ）シリコン酸化膜２５ａ、
３５ａの上にシリコン窒化膜（約５０ｎｍ）２５ｂ、３
５ｂを積層した上記の反射防止膜２５、３５の構造は、
この静電気に弱い構造であるため、正常な分割フォトダ
イオードの歩留まりは低いものになる。

【００２０】より具体的には、シリコン酸化膜２５ａと
シリコン窒化膜２５ｂとの場合を例にとって説明する
と、静電気によりシリコン酸化膜２５ａとシリコン窒化
膜２５ｂとの界面に負電荷が蓄積され、シリコン表面の
ｎ型半導体がｐ型半導体に反転する（以下、この現象を
ｐ型反転と呼ぶ）。

【００２１】このとき、図６に示す構造の場合は、分割
フォトダイオードの分割領域のｎ型半導体部分がｐ型に
なることで隣接する分割フォトダイオード領域とつなが
り、分割フォトダイオードの隣り合うフォトダイオード
部がショートしてしまうことによって、フォトダイオー
ドの接合容量が増大する。

【００２２】また、図７に示す構造の場合は、ｎ型エピ
タキシャル層の表面がｐ型に反転することで、ｎ型エピ
タキシャル層と反転した表面のｐ型層で新たなｐｎ接合
が生じることにより、フォトダイオードの接合容量が増
大する。

【００２３】このように、接合容量が増大すると、図８
に示すように、分割フォトダイオードの応答速度が低下
する。また、高周波ノイズの増大につながり不都合であ
る。つまり、ダイシング工程での静電気により分割フォ
トダイオードの容量が異常になるという問題があった。
例えば、図８中に例を示すように、正常状態の接合容量
Ｃ_PD＝０．７ＯｐＦに対して、１．４〜４．５ｐＦと増
大する。因みに、図８中の異常１の場合のＣ_PD＝３．８
９ｐＦ、異常２の場合のＣ_PD＝４．１３ｐＦ、異常３の
場合のＣ_PD＝４．２７ｐＦとなっている。

【００２４】本発明は、このような現状に鑑みてなされ
たものであり、製造工程の途中で発生する静電気によっ
てフォトダイオードの接合容量が異常になるのを確実に
防止でき、結果的に応答速度の向上や高周波ノイズの低
減を図ることができる分割フォトダイオードを提供する
ことを目的とする。

【００２５】本発明の他の目的は、このような分割フォ
トダイオードと、信号処理回路とを同一基板に形成して
なる回路内蔵受光素子を提供することにある。

【００２６】

【課題を解決するための手段】本発明の分割フォトダイ
オードは、第二導電型の半導体基板上に第一導電型の半
導体層が形成され、且つ該第一導電型の半導体層が第二
導電型の半導体層によって複数に分割され、分割された
個々の第一導電型の半導体層と該半導体基板とにより、
信号光を検出する分割フォトダイオードにおいて、２層
以上の膜からなり、受光領域に形成された反射防止膜
と、導電性材料からなり、該受光領域の周辺部に形成さ
れ、該反射防止膜の周辺部を覆う遮光膜と、絶縁性材料
からなり、該遮光膜上に形成された保護膜であって、該
受光領域の中央側の端部が、該遮光膜の中央側の端部よ
りも周辺側に位置している保護膜とを備えており、その
ことにより上記目的が達成される。

【００２７】また、本発明の分割フォトダイオードは、
第一導電型の半導体基板上に複数の第二導電型の半導体
層が形成され、該複数の半導体層と該半導体基板とによ
り、信号光を検出する分割フォトダイオードにおいて、
２層以上の膜からなり、受光領域に形成された反射防止
膜と、導電性材料からなり、該受光領域の周辺部に形成
され、該反射防止膜の周辺部を覆う遮光膜と、絶縁性材
料からなり、該遮光膜上に形成された保護膜であって、
該受光領域の中央側の端部が、該遮光膜の中央側の端部
よりも周辺側に位置している保護膜とを備えており、そ
のことにより上記目的が達成される。

【００２８】好ましくは、前記反射防止膜の前記受光領
域の周辺部に位置する部分の厚みが中央部分や他の部分
よりも厚くなっており、前記遮光膜が該反射防止膜の厚
みが厚くなった周辺部のみを覆っている構成とする。

【００２９】また、本発明の回路内蔵受光素子は、請求
項１〜請求項３記載のいずれかの分割フォトダイオード
と、該分割フォトダイオードにより光電変換された電気
信号を処理する信号処理回路とを同一基板上に形成して
なり、そのことにより上記目的が達成される。

【００３０】以下に本発明の作用を説明する。

【００３１】上記のように、保護膜の受光領域の中央側
の端部が、遮光膜の中央側の端部よりも周辺側に位置す
る構造によれば、遮光膜の中央側の端部は保護膜によっ
て覆われておらず、むき出された状態にある。このた
め、後述の図２に示すように、発生した静電気は、むき
出しの導電性の遮光メタル７（遮光膜）を通じて反射防
止膜５から離れたところまで逃げる。この結果、反射防
止膜を構成するシリコン酸化膜５ａとシリコン窒化膜５
ｂの界面に負電荷が蓄積しなくなる。

【００３２】よって、分割フォトダイオードの接合容量
が異常に増大することがないので、分割フォトダイオー
ドの応答性は低下しない。また、高周波ノイズも増大し
ない。

【００３３】また、遮光膜が反射防止膜の厚みが厚くな
った周辺部のみを覆う構成によれば、遮光膜が薄い反射
防止膜上に重畳している場合に比べて、単位面積当たり
の寄生ＭＯＳ容量を、例えば１／１０程度に低減でき
る。

【００３４】ここで、分割フォトダイオードの容量をで
きるだけ小さくすることは、応答速度の高速化や高周波
ノイズの低減を図る上で一層望ましい効果が得られるた
め、重要であり、この寄生ＭＯＳ容量はない方が望まし
い。

【００３５】このため、この構成によれば、応答速度の
高速化や高周波ノイズの低減を一層効果的に達成するこ
とが可能となる。

【００３６】

【発明の実施の形態】以下に本発明の実施の形態を図面
に基づき具体的に説明する。

【００３７】（実施形態１）図１及び図２は本発明分割
フォトダイオードの実施形態１を示す。まず、図１に基
づきその概略構造を説明する。ｐ型シリコン基板１上に
はｎ型エピタキシャル層４が形成されている。ｐ型シリ
コン基板１とｎ型エピタキシャル層４との境界部分に
は、選択的にｐ⁺型埋込拡散層２が形成されており、ｎ
型エピタキシャル層４の表面部分には、このｐ⁺型埋込
拡散層２に達するようにｐ⁺型分離拡散層２’が形成さ
れている。

【００３８】そして、ｐ⁺型埋込拡散層２及びこれにつ
ながるｐ⁺型分離拡散層２’によりｎ型エピタキシャル
層４が複数のｎ型エピタキシャル領域に分割されてい
る。そして、分割された個々のｎ型エピタキシャル領域
とその下側のｐ型シリコン基板１の対応する部分とによ
り、信号光を検出するフォトダイオードが形成され、全
体として分割フォトダイオードが構成される。

【００３９】そして、この分割フォトダイオードでは、
各光検出部を構成するｐ型シリコン基板１の、分割部の
近傍にのみｎ⁺型埋込拡散層３が形成されている。加え
て、分割部となるｐ⁺型分離拡散層２’を含むｎ型エピ
タキシャル領域の表面部分には、分割部近傍のｎ⁺型埋
込拡散層３を覆うようにｐ⁺型拡散層６が形成されてい
る。

【００４０】次に、製造プロセスについて説明する。

【００４１】まず、ｐ型シリコン基板１の表面の、分割
フォトダイオードと他の素子との分離部や、分割フォト
ダイオードの分離分割フォトダイオードとなるべき領域
にｐ⁺型埋込拡散層２を形成し、また、ｐ型シリコン基
板１上の光検出部の形成予定領域における分割部近傍部
分にのみｎ⁺型埋込拡散層３を形成する。

【００４２】次に、ｐ型シリコン基板１上の全面にｎ型
エピタキシャル層４を成長させた後、ｎ型エピタキシャ
ル層４の表面からの不純物拡散により、ｎ型エピタキシ
ャル層４表面のｐ⁺型埋込拡散層２に対応する領域にｐ⁺
型分離拡散層２’を形成する。これにより分割フォトダ
イオードの分割部が形成される。

【００４３】続いて、ｎ型エピタキシャル層４表面の分
割部となっている領域及びその両側近傍部分にのみ、ｎ
⁺型埋込拡散層３の上方部分を覆うようにｐ⁺型拡散層６
を形成する。

【００４４】そして、その際の熱処理により、ｎ型エピ
タキシャル層４とｐ⁺型分離拡散層２’及びｐ⁺型拡散層
６の表面には、シリコン酸化膜が同時に形成されてい
る。

【００４５】続いて、分割フォトダイオード内の反射防
止膜に利用されるシリコン酸化膜の膜厚を制御よく形成
するために、フォトリソグラフィ技術と酸化膜エッチン
グ技術により、反射防止膜の形成予定領域のシリコン酸
化膜を一度除去する。

【００４６】そして、再度酸化性雰囲気の中で熱処理を
行い、この領域にシリコン酸化膜５ａを再度形成する。
続いて、このシリコン酸化膜５ａの上にシリコン窒化膜
５ｂをＣＶＤ法等の方法により形成する。これにより２
層構造の反射防止膜５が形成される。なお、このときの
シリコン酸化膜５ａとシリコン窒化膜５ｂの膜厚は、光
ピックアップで使用される光の波長に対して、反射率が
低くなるように設定される。

【００４７】次に、ＡｌＳｉなどの導電性の遮光材料を
全面に積層し、続いて、分割フォトダイオードの受光領
域のみをフォトリソグラフィ技術とメタルエッチング技
術により開口する。これにより、受光領域の周辺部のみ
に遮光メタル７が形成される。

【００４８】次に、遮光メタル７を覆うようにＰＳＧカ
バー膜（絶縁性カバー膜）８を全面に形成し、続いて、
フォトリソグラフィ技術と酸化膜エッチング技術により
パッド部と分割フォトダイオードの受光領域の遮光メタ
ル７を覆いきらないように開口し、これにより図示形状
のＰＳＧカバー膜８を形成する。

【００４９】ここで、反射防止膜５、遮光メタル７及び
ＰＳＧカバー膜８の形状について今少し具体的に説明す
ると、反射防止膜５はシリコン酸化膜５ａ及びシリコン
窒化膜５ｂの２層構造になっている。また、遮光メタル
７の受光領域の中央側の端部は、反射防止膜５の２層構
造部よりも中央側に突出し、突出部の下端面がシリコン
窒化膜５ｂ上に重畳している。また、ＰＳＧカバー膜８
の受光領域の中央側の端部は、遮光メタル７の中央側の
端部よりも基端側に位置しており、遮光メタル７の先端
部を覆わない形状になっている。

【００５０】次に、図２に基づきこのような構造による
効果について説明する。上記のように、ダイシング工程
などでは反射防止膜５上に図２に示すように大量の静電
気が発生する。

【００５１】しかるに、本実施形態１の分割フォトダイ
オードでは、図６及び図７に示す従来構造とは異なり、
遮光メタル７の中央側の端部はＰＳＧカバー膜８によっ
て覆われておらず、むき出された状態にある。このた
め、発生した静電気は、むき出しの導電性の遮光メタル
７を通じて反射防止膜５から離れたところまで逃げる。
この結果、本実施形態１の構造によれば、シリコン酸化
膜５ａとシリコン窒化膜５ｂとの界面に負電荷が蓄積し
なくなる。

【００５２】それ故、本実施形態１の構造によれば、分
割フォトダイオードの接合容量が異常に増大することが
ないので、分割フォトダイオードの応答性は低下しな
い。また、高周波ノイズも増大しない。

【００５３】本発明者等は従来構造の分割フォトダイオ
ードと本実施形態１の分割フォトダイオードについて、
この容量異常の発生率（不良数／測定数）に関して実験
を行ったところ、従来構造のものは、２５％以上の確率
で発生したのに対し、本実施形態１の構造では異常は見
られなかった。

【００５４】（実施形態２）図３は本発明分割フォトダ
イオードの実施形態２を示す。本実施形態２の分割フォ
トダイオードは、実施形態１の分割フォトダイオードと
は異なり、ｎ型シリコン基板を用いている。以下にその
構造を製造プロセスと共に説明する。

【００５５】まず、ｎ型シリコン基板１１の表面から分
割フォトダイオード部となる領域にｐ型拡散層１２を形
成する。このときの熱処理により、ｎ型シリコン基板１
１とｐ型拡散層１２の表面には、シリコン酸化膜が同時
に形成される。

【００５６】次に、分割フォトダイオード内の反射防止
膜１５に利用されるシリコン酸化膜１５ａの膜厚を制御
よく形成するために、フォトリソグラフィ技術と酸化膜
エッチング技術により、反射防止膜１５部のシリコン酸
化膜を一度除去する。そして、再度酸化性雰囲気の中で
熱処理を行い、この領域にシリコン酸化膜１５ａを再度
形成する。

【００５７】続いて、このシリコン酸化膜１５ａの上に
シリコン窒化膜１５ｂをＣＶＤ法等の方法により形成す
る。このときのシリコン酸化膜１５ａとシリコン窒化膜
１５ｂの膜厚は、光ピックアップで使用される光の波長
に対して、反射率が低くなるように設定される。

【００５８】以下、実施形態１同様の工程を経て、実施
形態１と同一形状の遮光メタル７及びＰＳＧカバー膜８
を形成する。

【００５９】本実施形態２の分割フォトダイオードも、
実施形態１と同様に、分割フォトダイオードの受光領域
の周辺の遮光メタル７をＰＳＧカバー膜８が覆いきらな
い構造になっているので、ダイシング工程などで発生し
た静電気が、むき出しの遮光メタル７を通じて反射防止
膜１５から離れたところまで逃げ、シリコン酸化膜１５
ａとシリコン窒化膜１５ｂとの界面に負電荷が蓄積しな
い。

【００６０】この場合、分割フォトダイオードの隣り合
うフォトダイオード部がショートしないため接合容量が
異常に増大することはない。よって、本実施形態２によ
っても、分割フォトダイオードの応答性は低下しない
し、高周波ノイズも増大しない。

【００６１】（実施形態３）図４は本発明分割フォトダ
イオードの実施形態３を示す。本実施形態３の分割フォ
トダイオードは、遮光メタル７の配置位置に特徴を有す
るものである。具体的には、本実施形態３では、遮光メ
タル７の受光領域の中央側の端部がシリコン酸化膜５ａ
とシリコン窒化膜５ｂからなる反射防止膜５の薄い部分
に重畳しておらず、この点のみが実施形態１の分割フォ
トダイオードの構造と異なっている。なお、実施形態１
と対応する部分には同一の符号を付し、具体的な説明は
省略する。

【００６２】以下に、上記構造上の相違に起因する実施
形態３の実施形態１に比べて有利な効果について説明す
る。

【００６３】まず、実施形態１の構造では、薄い反射防
止膜５上に遮光メタル７の受光領域の中央側の端部が重
畳しており、遮光メタル７とｎ型エピタキシャル層３と
の電位が異なるため、寄生ＭＯＳ容量となる。この寄生
ＭＯＳ容量は反射防止膜５の膜厚が薄いため（シリコン
窒化膜換算で約７０ｎｍ）、単位面積当たりの容量が大
きく、無視できない値である。

【００６４】これに対し、本実施形態３では、受光領域
周辺の厚いシリコン酸化膜５ａ部分とは重畳している
が、薄い反射防止膜５上に遮光メタル７は重畳していな
い。このため、薄い反射防止膜５上に重畳している場合
に比べて、単位面積当たりの容量で１／１０程度にな
る。従って、フォトダイオード容量に対して無視できる
程度となる。

【００６５】ここで、分割フォトダイオードの容量をで
きるだけ小さくすることは、応答速度の高速化や高周波
ノイズの低減を図る上で一層望ましい効果が得られるた
め、重要であり、この寄生ＭＯＳ容量はない方が望まし
い。

【００６６】このため、本実施形態３の分割フォトダイ
オードによれば、実施形態１、２の分割フォトダイオー
ドに比べて、応答速度の高速化や高周波ノイズの低減を
一層効果的に達成できる利点がある。

【００６７】（回路内蔵受光素子の実施形態）本発明の
回路内蔵受光素子は、上記の分割フォトダイオードとそ
の信号処理回路を同一基板上に形成することにより実現
することができる。今少し具体的に説明すると、上記の
ｎ型エピタキシャル層の、分割フォトダイオードが形成
されている領域と電気的に分離された領域に、例えば、
ＮＰＮトランジスタや縦型ＰＮＰトランジスタからなる
信号処理回路用の回路素子を形成することにより実現で
きる。

【００６８】

【発明の効果】以上の本発明分割フォトダイオードは、
保護膜の受光領域の中央側の端部が、遮光膜の中央側の
端部よりも周辺側に位置する構造であるので、遮光膜の
中央側の端部は保護膜によって覆われておらず、むき出
された状態にある。このため、発生した静電気は、むき
出しの導電性の遮光膜を通じて反射防止膜から離れたと
ころまで逃げる。この結果、反射防止膜を構成するシリ
コン酸化膜とシリコン窒化膜の界面に負電荷が蓄積しな
くなる。

【００６９】よって、本発明によれば、分割フォトダイ
オードの接合容量が異常に増大することがないので、分
割フォトダイオードの応答性は低下しない。また、高周
波ノイズも増大しない。

【００７０】また、特に請求項３記載の分割フォトダイ
オードによれば、遮光膜が反射防止膜の厚みが厚くなっ
た周辺部のみを覆う構成をとるので、遮光膜が薄い反射
防止膜上に重畳している場合に比べて、単位面積当たり
の寄生ＭＯＳ容量を、例えば１／１０程度に低減でき
る。

【００７１】ここで、分割フォトダイオードの容量をで
きるだけ小さくすることは、応答速度の高速化や高周波
ノイズの低減を図る上で一層望ましい効果が得られるた
め、重要であり、この寄生ＭＯＳ容量はない方が望まし
い。

【００７２】このため、本発明によれば、応答速度の高
速化や高周波ノイズの低減を一層効果的に達成すること
が可能となる。

【００７３】また、特に請求項４記載の回路内蔵受光素
子によれば、そのような効果を発揮する分割フォトダイ
オードが信号処理回路と同一の基板上に形成された回路
内蔵受光素子を実現できる利点がある。

【図面の簡単な説明】

【図１】本発明の実施形態１を示す、分割フォトダイオ
ードの断面図。

【図２】本発明の実施形態１を示す、図１の分割フォト
ダイオードが奏する効果を説明するための分割フォトダ
イオードの断面図。

【図３】本発明の実施形態２を示す、分割フォトダイオ
ードの断面図。

【図４】本発明の実施形態３を示す、分割フォトダイオ
ードの断面図。

【図５】本願出願人が先に提案した分割フォトダイオー
ドを示す断面図。

【図６】本願出願人が先に提案した別の分割フォトダイ
オードを示す断面図。

【図７】本願出願人が先に提案したまた別の分割フォト
ダイオードを示す断面図。

【図８】フォトダイオード容量が正常な場合と異常な場
合の応答波形を対比して示すグラフ。

【符号の説明】

１ｐ型シリコン基板２ｐ⁺型埋込拡散層２’ ｐ⁺型分離拡散層３ｎ⁺型埋込拡散層４ｎ型エピタキシャル層５、１５反射防止膜５ａ、１５ａシリコン酸化膜５ｂ、１５ｂシリコン窒化膜６ｐ⁺型拡散層７、１７遮光メタル８、１８ＰＳＧカバー膜１１ｎ型シリコン基板１２ｐ型拡散層

Claims

【特許請求の範囲】

【請求項１】第二導電型の半導体基板上に第一導電型
の半導体層が形成され、且つ該第一導電型の半導体層が
第二導電型の半導体層によって複数に分割され、分割さ
れた個々の第一導電型の半導体層と該半導体基板とによ
り、信号光を検出する分割フォトダイオードにおいて、２層以上の膜からなり、受光領域に形成された反射防止
膜と、導電性材料からなり、該受光領域の周辺部に形成され、
該反射防止膜の周辺部を覆う遮光膜と、絶縁性材料からなり、該遮光膜上に形成された保護膜で
あって、該受光領域の中央側の端部が、該遮光膜の中央
側の端部よりも周辺側に位置している保護膜とを備えた
分割フォトダイオード。
【請求項２】第一導電型の半導体基板上に複数の第二
導電型の半導体層が形成され、該複数の半導体層と該半
導体基板とにより、信号光を検出する分割フォトダイオ
ードにおいて、２層以上の膜からなり、受光領域に形成された反射防止
膜と、導電性材料からなり、該受光領域の周辺部に形成され、
該反射防止膜の周辺部を覆う遮光膜と、絶縁性材料からなり、該遮光膜上に形成された保護膜で
あって、該受光領域の中央側の端部が、該遮光膜の中央
側の端部よりも周辺側に位置している保護膜とを備えた
分割フォトダイオード。
【請求項３】前記反射防止膜の前記受光領域の周辺部
に位置する部分の厚みが中央部分や他の部分よりも厚く
なっており、前記遮光膜が該反射防止膜の厚みが厚くな
った周辺部のみを覆っている請求項１又は請求項２記載
の分割フォトダイオード。
【請求項４】請求項１〜請求項３記載のいずれかの分
割フォトダイオードと、該分割フォトダイオードにより
光電変換された電気信号を処理する信号処理回路とを同
一基板上に形成した回路内蔵受光素子。