JP3428828B2

JP3428828B2 - 回路内蔵受光素子

Info

Publication number: JP3428828B2
Application number: JP23567096A
Authority: JP
Inventors: 直樹福永; 貴博瀧本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1996-09-05
Filing date: 1996-09-05
Publication date: 2003-07-22
Anticipated expiration: 2016-09-05
Also published as: JPH1084102A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、分割フォトダイオ
ードを搭載した回路内蔵受光素子に関し、特に受光領域
が複数の光検出部に分割された分割フォトダイオードの
分割部における光感度を改善するための構造に関する。

【０００２】

【従来の技術】このような分割フォトダイオードは、た
とえば光ピックアップの信号検出用素子として従来から
用いられている。

【０００３】近年、光ディスク装置の小型高性能化に伴
い、光ピックアップの小型軽量化が重要となっている。
これを実現するために、トラッキングビームを生成する
ための機能、光分岐を行うための機能、誤差信号を生成
するための機能を１つのホログラム素子に集積化し、レ
ーザダイオード及びフォトダイオード等を１つのパッケ
ージ（図示せず）内に収容し、上記ホログラム素子をパ
ッケージ上面に配した構造の光モジユールが提案されて
いる。

【０００４】図５は、上記ピックアップ光学系の概略構
成を示す。この光学系における信号検出原埋を簡単に説
明すると、レーザダイオードＬＤから出射された光は、
ホログラム素子３１の裏面側に配置されたトラッキング
ビーム生成用回折格子３０により、二つのトラッキング
用副ビームと情報信号読みだし用主ビームの三つの光ビ
ームに分けられる。

【０００５】そして上記パッケージ上面のホログラム素
子３１を０次光として透過したこれらの光は、コリメー
トレンズ３２で平行光に変換された後、対物レンズ３３
によってディスク３４上に集光される。このディスク３
４上のピットによる変調を受けた反射光は、対物レンズ
３３、コリメートレンズ３２を透過した後、ホログラム
素子３１によって回折され、ｌ次回折光として、分割さ
れた５つの光検出部Ｄｌ〜Ｄ５を有する５分割フォトダ
イオードＰＤ上に導かれる。

【０００６】ここで上記ホログラム素子３１は、回折周
期の異なる二つの領域からなり、主ビームの反射光のう
ち、その一方の領域に入射したものが、上記光検出部Ｄ
２及びＤ３を分割する分割線Ｂ上に、上記主ビームの反
射光のうち、他方の領域に入射したものが光検出部Ｄ４
上に集光されるようになっている。また、副ビームの反
射光は上記ホログラム素子３１によりそれぞれ光検出部
Ｄｌ，Ｄ５上に集光される。また上記光学系は、ホログ
ラム素子３１とディスク３４との距離の変化に応じて、
主ビームの反射光のフォトダイオードＰＤ上での位置が
光検出部Ｄ２，Ｄ３の並ぶ方向に変化するようになって
おり、主ビームの焦点がディスク上で合っている時は、
その反射光が上記光検出部Ｄ２とＤ３の間の分割部Ｂに
入射するようになっている。

【０００７】従って、５分割フォトダイオードＰＤの、
上記各光検出部Ｄ１〜Ｄ５に対応する出力をＳ１〜Ｓ５
とすると、フォーカス誤差信号ＦＥＳは、ＦＥＳ＝Ｓ２−Ｓ３で与えられる。一方、トラッキング誤差はいわゆる３ビ
ーム法で検出される。２つのトラッキング用副ビームは
それぞれ光検出部Ｄ１，Ｄ５上に集光されるので、トラ
ッキング誤差信号ＴＥＳは、ＴＥＳ＝Ｓ１−Ｓ５で与えられる。この誤差信号ＴＥＳが０であるとき、主
ビームが照射すべきトラック上に位置していることにな
る。また、再生信号ＲＦは、主ビームの反射光を受光す
る光検出部Ｄ２〜Ｄ４の出力の総和としてＲＦ＝Ｓ２＋Ｓ３＋Ｓ４で与えられる。

【０００８】このように分割フォトダイオードでは、レ
ーザ光はその分割部Ｂに照射されるため、分割部Ｂにお
ける光感度及び応答性が重要である。

【０００９】図３は、上記光学系の構成に組み込まれた
分割フォトダイオードの構造を示す図であり、図５のI
II−III線部分の断面構造を示している。

【００１０】図において、２０１は上記分割フォトダイ
オードＰＤで、Ｎ型シリコン基板１と、該基板１の表面
領域に選択的に形成されたＰ型拡散層２とを有してお
り、該基板１と該各Ｐ型拡散層２とにより、信号光を検
出してその光電変換信号を出力する光検出部Ｄ１，Ｄ
２，Ｄ３，Ｄ５が複数構成されている。なお図３では、
図示していないが、図５に示す光検出部Ｄ４も、上記基
板１の表面部分に形成されている。また、上記基板１の
全面には、シリコン酸化膜１１が形成されており、その
分割フォトダイオードの分割部Ｂに対応する部分の膜厚
は、使用する光の波長に対して低反射となるよう設定さ
れている。

【００１１】次に上記分割フォトダイオード２０１の製
造方法について簡単に説明する。まず、Ｎ型シリコン基
板１を酸化性雰囲気で処理することにより、該基板表面
の全面にシリコン酸化膜１１を形成する。続いて、周知
のフォト・リソグラフィ技術と酸化膜エッチング技術を
用いて、光検出部を形成すべき領域上の酸化膜を選択的
に除去して酸化膜１１の窓開けを行う。つぎに、例えば
デポジション技術を用いてＰ型不純物を酸化膜１１の開
口を介して上記基板表面部分に固相拡散し、これにより
Ｐ型拡散層２を形成する。この時の熱処理によりＰ型拡
散層２の表面にはシリコン酸化膜が形成される。

【００１２】図４は、図３に示す分割フォトダイオード
２０１とは断面構造が異なる分割フォトダイオードの断
面構造を説明するための図であり、図５のIII−III線
部分に相当する部分の断面構造を示している。

【００１３】図において、２０２は上記分割フォトダイ
オードで、この分割フォトダイオード２０２は、図３に
示す分割フォトダイオード２０１におけるシリコン酸化
膜１１に代えて、該基板１の表面のＰ型拡散層２に対応
する部分に開口１１ｂを有するシリコン酸化膜１１ａを
備え、該シリコン酸化膜１１ａの表面及びその開口１１
ｂ内に露出する基板表面上に、ＣＶＤ法などによりシリ
コン窒化膜１２を形成したものである。その他の構成
は、上記図３に示すものと同一である。

【００１４】

【発明が解決しようとする課題】ところで、上述した光
ピックアップ等に使用される分割フォトダイオードにお
いては、その分割部Ｂにおける光感度及び応答性が重要
である。図６は、上記図３に示す分割フォトダイオード
２０１の樹脂モールド状態での波長６５０ｎｍの光に対
する光の反射率をシリコン酸化膜の所定範囲の膜厚（０
〜７００ｎｍ）について示す図である。図６に示すよう
に、上記シリコン酸化膜の膜厚の範囲では、光の反射率
は１５〜１９％となっており、分割フォトダイオードの
分割部のシリコン酸化膜厚を、該分割部での光の反射率
が、使用する光に対して低反射率となるようにコントロ
ールしても、該光の反射率はせいぜい１５％までしか低
減できず、該分割部での光の反射は反射率の高いものと
なってしまう。従って、分割フォトダイオードの光感度
を十分高感度化することができないという問題がある。

【００１５】また、図４に示す分割フォトダイオード２
０２では、シリコン基板１の、Ｐ型拡散層２部分上の酸
化膜を除去して、酸化膜開口１１ｂを形成し、この状態
で、シリコン酸化膜より屈折率の高いシリコン窒化膜を
全面に形成しているので、Ｐ型拡散層２上では光反射率
を低反射率（３％程度）にすることができる。

【００１６】しかし、光が入射される分割フォトダイオ
ードの分割部Ｂの表面にはシリコン酸化膜１１ａが形成
されているため、シリコン窒化膜のみが形成されている
Ｐ型拡散層２上と、酸化膜を介してシリコン窒化膜が形
成されている分割部上とでは、光反射率が異なってしま
う。

【００１７】図７は、シリコン基板上にシリコン酸化膜
を介してシリコン窒化膜を積層した構造における基板表
面での光の反射率を、該シリコン酸化膜の所定の膜厚の
範囲（０〜７００ｎｍ）について示している。この図７
から、酸化膜の膜厚の違いにより上記光の反射率が大き
く異なることがわかる。

【００１８】また、図４に示す分割フォトダイオード２
０２の構造では、分割部Ｂでの酸化膜厚は、Ｎ型シリコ
ン基板１全面にシリコン酸化膜を形成する際の熱処理
と、Ｐ型不純物の固相拡散によりＰ型拡散層２を形成す
る際の熱処理とによって、決定されるため、分割部の酸
化膜の膜厚バラツキは、シリコン酸化膜を形成する際の
熱処理のバラツキと、Ｐ型拡散層２を形成するときの熱
処理のバラツキの影響を受ける。このため、分割部の酸
化膜厚を精度よくコントロールすることが困難である。

【００１９】従って、場合によっては、酸化膜厚のバラ
ツキにより光感度の低い分割フォトダイオードができて
しまうという問題がある。

【００２０】また、分割部における酸化膜の膜厚を精度
よく制御するため、シリコン窒化膜を形成する前にウェ
ットエッチングによりシリコン酸化膜をエッチングして
これを所望のシリコン酸化膜厚にする方法が考えられる
が、このようなエッチング処理を行なうためには、エッ
チングする前にシリコン酸化膜の膜厚を測定する工程が
必要となり、コストアップにつながる。また、この場合
シリコン酸化膜の形成処理における膜厚のバラツキに、
さらにエッチング処理における膜厚のバラツキが付加さ
れてしまうため、分割部の酸化膜厚を充分精度よく制御
することができない。

【００２１】従って、実使用状態において光が照射され
る分割部での光反射率が、分割フォトダイオードの製造
プロセスにてばらついてしまうため、分割フォトダイオ
ードとして充分低反射のものを得ることができない。

【００２２】また、分割フォトダイオードの分割部にお
ける光の反射率を低減するため、Ｎ型シリコン基板１の
表面にシリコン窒化膜をＣＶＤ等の方法で直接形成すれ
ば、該分割部上での反射率を低反射率にすることができ
るが、この場合、Ｎ型シリコン基板１とＰ型拡散層２で
形成されるＰＮ接合が熱酸化膜で覆われずにＰＮ接合が
シリコン窒化膜に直接接してしまうため、接合リークの
増大が発生してしまうという問題がある。

【００２３】本発明は、上記のような問題点を解決する
ためになされたものであり、光ビームが照射される分割
部での光感度を、接合リークの増大を招くことなく、し
かも受光面での光反射率が不均一になるのを回避しつ
つ、向上することができる分割フォトダイオードを搭載
した回路内蔵受光素子を得ることを目的とする。

【００２４】

【課題を解決するための手段】この発明（請求項１）に
係る回路内蔵受光素子は、第１導電型半導体領域と、該
第１導電型半導体領域上に形成された第２導電型半導体
層と、該第２導電型半導体層の表面から該第１導電型半
導体領域の表面に達するよう形成され、該第２導電型半
導体層を複数の第２導電型半導体領域に分割する第１導
電型半導体層とを備え、該第１導電型半導体領域と該各
第２導電型半導体領域とにより、信号光を検出してその
光電変換信号を出力する光検出部が複数構成されている
分割フォトダイオードとともに、前記光電変換信号を処
理する信号処理回路を構成する回路素子を同一の半導体
チップ上に搭載してなるものである。

【００２５】

【００２６】

【００２７】この回路内蔵受光素子は、分割ダイオード
の第２導電型半導体層の表面全面に形成された均一な膜
厚のシリコン酸化膜と、該シリコン酸化膜上に形成され
た均一な膜厚のシリコン窒化膜とを有し、該シリコン酸
化膜とシリコン窒化膜とにより反射防止膜が構成されて
おり、前記分割フォトダイオードの表面に形成されたシ
リコン酸化膜を、ドライ酸化処理またはＨＣｌ酸化処理
により形成した酸化膜としている。そのことにより上記
目的が達成される。

【００２８】

【００２９】

【００３０】この発明（請求項２）は、請求項１記載の
回路内蔵受光素子において、前記シリコン酸化膜の膜厚
を５０ｎｍ以下としたものである。

【００３１】以下、本発明の作用について説明する。

【００３２】この発明（請求項１）においては、分割フ
ォトダイオードにおける受光面となる第１導電型半導体
領域の表面全面に形成された均一な膜厚のシリコン酸化
膜と、該シリコン酸化膜上に形成された均一な膜厚のシ
リコン窒化膜とを有し、該シリコン酸化膜とシリコン窒
化膜とにより分割フォトダイオード表面の反射防止膜を
構成したから、分割フォトダイオードを構成する、上記
第１導電型半導体領域とその表面部分に選択的に形成さ
れた第２導電型半導体層とからなる各光検出部での接合
リークを増大させることなく、しかも分割フォトダイオ
ードにおけるフォトダイオード中心部と分割部とで光反
射率が不均一となるのを回避しつつ、該分割部における
光反射率を低減できる。これにより分割フォトダイオー
ドの分割部における光感度を、接合リークの増大や分割
フォトダイオードの表面での光反射率の不均一化を招く
ことなく改善することができる。

【００３３】そして、上記分割フォトダイオードととも
に、その光検出部からの光電変換信号を処理する信号処
理回路を構成する回路素子を同一の半導体チップ上に搭
載したので、接合リークの増大や分割フォトダイオード
の表面での光反射率の不均一化を招くことなく光感度が
改善された分割フォトダイオードを搭載した回路内蔵受
光素子を得ることができる。

【００３４】さらに、分割フォトダイオードの表面に形
成されたシリコン酸化膜を、水蒸気を含む酸化性雰囲気
を用いるウェット酸化処理以外の酸化処理により形成し
た酸化膜としたので、ＮＰＮトランジスタの耐圧特性を
良好に保持できる。

【００３５】この発明（請求項２）においては、前記シ
リコン酸化膜の膜厚を５０ｎｍ以下としたので、長時間
の酸化処理を回避して、ＮＰＮトランジスタの耐圧特性
の、酸化処理による劣化を防止できる。

【００３６】

【発明の実施の形態】

（実施形態１）図１は本発明の実施形態１による分割フ
ォトダイオードを説明するための図であり、その断面構
造を示している。この図ではメタル配線の処理工程以降
に形成される構造、例えば多層構造、保護膜等は省略さ
れている。

【００３７】図において、１０１はこの実施形態１の分
割フォトダイオードで、Ｎ型シリコン基板（第１導電型
半導体領域）１と、該基板１の表面領域に選択的に形成
されたＰ型拡散層２（第２導電型半導体層）とを有して
おり、該基板１と該各Ｐ型拡散層２とにより、信号光を
検出してその光電変換信号を出力する光検出部Ｄ１，Ｄ
２，Ｄ３，Ｄ５が複数構成されている。なお、図１で
は、図示していないが、図５に示す光検出部Ｄ４に相当
する部分も、上記基板１の表面部分に形成されている。

【００３８】また、上記基板１の全面には、均一な膜厚
のシリコン酸化膜１１１が形成され、該シリコン酸化膜
１１１の表面上には均一な膜厚のシリコン窒化膜１１２
が形成されており、該シリコン酸化膜１１１及びその上
のシリコン窒化膜１１２により、分割フォトダイオード
の受光面における反射防止膜１１０が構成されている。

【００３９】次に上記分割フォトダイオード１０１の製
造方法について簡単に説明する。まず、従来の分割フォ
トダイオード２０１の製造方法と同様、Ｎ型シリコン基
板１を酸化性雰囲気で処理することによりその表面全面
にシリコン酸化膜を形成する。続いて、周知のフォト・
リソグラフィ技術と、酸化膜エッチング技術とを用いて
酸化膜の窓開けを行う。つまり、基板表面の、光検出部
Ｄ１〜Ｄ５を形成すべき予定領域上の酸化膜を選択的に
除去して、酸化膜開口を形成する。

【００４０】次に、例えばデポジション技術を用いて、
Ｐ型不純物を該酸化膜開口を介して基板表面に固相拡散
して、Ｐ型拡散層２を選択的に形成する。この時の熱処
理の際には、Ｐ型拡散層２の形成と同時に、その表面上
にはシリコン酸化膜が同時に形成される。

【００４１】そして、一旦、分割部Ｂを含むフォトダイ
オード領域Ｐ上のシリコン酸化膜をすべて除去し、その
後、再度酸化性雰囲気で熱処理を行うことにより、分割
部Ｂを含むフォトダイオード領域Ｐ上にシリコン酸化膜
１１１を形成する。これにより、分割フォトダイオード
１０１の分割部Ｂの酸化膜厚はこの熱処理のバラツキの
影響しか受けないこととなり、このため膜厚バラツキの
少ないシリコン酸化膜を形成することができる。

【００４２】さらに、このシリコン酸化膜１１１上にシ
リコン窒化膜１１２をＣＶＤ等の方法により形成する。
この時このシリコン酸化膜１１１とシリコン窒化膜１１
２は、光ピックアップで使用される光の波長に対して低
反射の反射防止膜を構成するようその膜厚が設定され
る。

【００４３】例えば、図７に示す通り、光ピックアップ
で使用する光の波長が６５０ｎｍであり、シリコン窒化
膜１１２の厚さが５０ｎｍである場合、シリコン酸化膜
１１１の厚さは例えば３０ｎｍに設定される。

【００４４】このように、反射防止膜１１０を構成する
シリコン酸化膜１１１の厚さとシリコン窒化膜１１２の
厚さを設定することにより、分割フォトダイオード１０
１の受光面全面に渡って光の反射率を４％程度まで低減
することができる。つまり、この実施形態１の分割フォ
トダイオード１０１では、従来のシリコン酸化膜のみを
反射防止膜として用いた分割フォトダイオード２０１で
光の反射率が１５〜１９％であったのに比べると、光反
射率が１０％以上改善されており、従って、分割フォト
ダイオードの分割部における光感度が１０％以上改善で
きたことになる。

【００４５】（実施形態２）図２は本発明の実施形態２
による回路内蔵受光素子を説明するための図であり、そ
の断面構造を示している。この図では、図１に示す実施
形態１の分割フォトダイオードと同様、メタル配線の処
理工程以降に形成される構造、例えば多層構造、保護膜
等は省略されている。

【００４６】図において、１０２はこの実施形態２の回
路内蔵受光素子であり、この受光素子１０２は、上記実
施形態１の分割フォトダイオード１０１における反射防
止膜の構成を適用した、該実施形態１とは構造が異なる
分割フォトダイオードを、その光検出信号を処理する回
路素子と同一の半導体チップ上に搭載してなるものであ
る。

【００４７】この受光素子１０２では、分割フォトダイ
オードはＰ型シリコン基板３のフォトダイオード領域Ｐ
１内に形成されており、Ｐ型シリコン基板（第１導電型
半導体領域）３と、該Ｐ型シリコン基板３上に形成され
たＮ型エピタキシャル層（第２導電型半導体層）６と、
該Ｎ型エピタキシャル層６の表面から該Ｐ型シリコン基
板３の表面に達するよう形成され、該Ｎ型エピタキシャ
ル層６を複数のＮ型エピタキシャル領域６ａに分割する
Ｐ型拡散層（第１導電型半導体層）５，７とを備えてい
る。この分割フォトダイオードでは、該Ｐ型シリコン基
板３と該各Ｎ型エピタキシャル領域６ａとにより、信号
光を検出してその光電変換信号を出力する光検出部Ｄ
１，Ｄ２，Ｄ３，Ｄ５が構成されている。なお、図１で
は、図示していないが、図５に示す光検出部Ｄ４に相当
する部分も、上記基板３の表面部分に形成されている。

【００４８】また、上記Ｐ型シリコン基板３の、上記フ
ォトダイオード領域Ｐ１とは電気的に分離された回路素
子領域Ｓには、上記分割フォトダイオードにて光電変換
された光電変換信号を処理する信号処理回路を構成する
回路素子として、ＮＰＮトランジスタが形成されてい
る。上記回路素子領域Ｓでは、Ｐ型シリコン基板３とＮ
型エピタキシャル層６との境界部分にＮ型埋込み層４が
形成され、上記Ｎ型エピタキシャル層６の表面の、該Ｎ
型埋込み層４に対向する部分には、上記ＮＰＮトランジ
スタのベース拡散領域となるＰ型拡散層８が形成され、
該Ｐ型拡散層８の表面には、該ＮＰＮトランジスタのエ
ミッタ拡散領域となるＮ型拡散層９が形成されている。
ここで、上記該Ｐ型拡散層８とＮ型埋込み層４との間の
Ｎ型エピタキシャル領域６ｂは上記ＮＰＮトランジスタ
のコレクタ領域となっている。さらに、このＮ型エピタ
キシャル領域６ｂの表面には、該Ｐ型拡散層８と隣接し
て、該Ｎ型埋込み層４と対向するようＮ型拡散層１０が
形成されており、このＮ型拡散層１０は、コレクタ電極
取り出し用拡散領域となっている。

【００４９】そして、上記Ｎ型エピタキシャル層６の表
面には、全面に均一な膜厚のシリコン酸化膜１１１が形
成され、該シリコン酸化膜１１１の表面上には均一な膜
厚のシリコン窒化膜１１２が形成されており、該シリコ
ン酸化膜１１１とシリコン窒化膜１１２とにより、上記
分割フォトダイオードの受光面における反射防止膜１１
０が構成されている。

【００５０】次に上記回路内蔵受光素子１０２の製造方
法について説明する。まず、Ｐ型シリコン半導体基板３
の表面の、ＮＰＮトランジスタを形成すべき回路素子領
域ＳにＮ型埋込み拡散層４を形成し、次に分割フォトダ
イオードの分割部となる領域、及び各回路素子の分離部
となる領域に、Ｐ型埋込み拡散層５を形成する。

【００５１】続いて、Ｎ型埋込み拡散層４とＰ型埋込み
拡散層５とを含むＰ型シリコン基板３の表面全面にＮ型
エピタキシャル層６を形成する。その後、Ｎ型エピタキ
シャル層６の表面からＰ型埋込み拡散層５に到達するよ
うにＰ型拡散層７を形成する。これにより、分割フォト
ダイオードの分割部Ｂとなる領域及び回路素子を電気的
に分離する領域が形成されて、分割フォトダイオードに
おける分割された複数の光検出部が形成されるととも
に、分割フォトダイオードと回路素子とが電気的に分離
される。また、この時の熱処理によりＮ型エピタキシャ
ル層６とＰ型拡散層７の表面には、シリコン酸化膜が該
Ｐ型拡散層７の形成と同時に形成される。

【００５２】次にＮＰＮトランジスタが形成される回路
素子領域Ｓの一部に、該ＮＰＮトランジスタのベース拡
散領域となるＰ型拡散層８を形成し、さらにこのベース
拡散領域の一部にエミッタ拡散領域となるＮ型拡散層
９、及び該ベース拡散領域に隣接させて、ＮＰＮトラン
ジスタのコレクタ電極取り出し用拡散領域となるＮ型拡
散層１０を形成する。

【００５３】その後、上記実施形態１と同様、分割部を
含むフォトダイオード領域Ｐ１上のシリコン酸化膜を除
去し、再度酸化性雰囲気で熱処理を行うことにより、分
割部を含むフォトダイオード領域Ｐ１上にシリコン酸化
膜１１１を形成する。さらにこのシリコン酸化膜１１１
上にシリコン窒化膜１１２をＣＶＤ等の方法により形成
する。この時上記シリコン酸化膜１１１とシリコン窒化
膜１１２は、光ピックアップで使用される光の波長に対
して低反射の反射防止膜１１０を構成するようその膜厚
が設定される。

【００５４】また、ここでは、上記分割部Ｂを含むフォ
トダイオード領域Ｐ１上のシリコン酸化膜を除去した
後、再度酸化性雰囲気を用いて熱処理を行う工程では、
水蒸気を含む酸化性雰囲気を用いるウェット酸化処理
（スチーム酸化処理）以外の酸化処理によりシリコン酸
化膜の形成を行った。

【００５５】図８は、それぞれウェット酸化処理，ＨＣ
ｌ酸化処理，ドライ酸化処理で用いる酸化性雰囲気別
に、上記回路素子としてのＮＰＮトランジスタの各部で
の酸化処理前後における酸化膜厚の変化を測定した結果
を示している。この測定試験では、サンプルとして、上
記実施形態２の受光素子と同様、ＮＰＮトランジスタを
Ｐ型シリコン基板上のＮ型エピタキシャル層内に形成
し、該ＮＰＮトランジスタのエミッタ拡散領域，ベース
拡散領域，及び素子分離のためのフィールド領域上に予
め酸化膜を、図８に示すように所定の厚さ（酸化前）に
形成したものを用いている。

【００５６】図８から、ウェット酸化処理を施したサン
プルのみエミッタ拡散領域上が異常に酸化されており、
また、ベース拡散領域上でも酸化が進んでいることが分
かる。

【００５７】また、図９は、上記ウェット酸化処理，Ｈ
Ｃｌ酸化処理，ドライ酸化処理を施したサンプルにおけ
るＮＰＮトランジスタの耐圧特性をグラフで示してい
る。

【００５８】図９から分かるように、ウェット酸化処理
以外の酸化処理を施したサンプルでは、ＮＰＮトランジ
スタの耐圧特性は良好であるが、ウェット酸化処理を施
したサンプルでは、ＮＰＮトランジスタの耐圧特性が大
きく低下している。

【００５９】このような耐圧特性の劣化の理由を図１０
を用いて簡単に説明する。図１０は、上記ＮＰＮトラン
ジスタのエミッタ拡散領域９及びベース拡散領域８の近
傍の詳細な断面構造を示している。

【００６０】ウェット酸化処理を施した場合は、エミッ
タ拡散領域９とベース拡散領域８との接合部（以下、エ
ミッタ・ベース接合部という。）の表面での酸化レート
が大きく、このため、該エミッタ・ベース接合部のロコ
スエッジ部分Ａにウェット酸化処理による応力が過剰に
かかる。なお、図１０中、２０はロコス酸化膜（ＳｉＯ
₂膜）である。この結果、該エミッタ・ベース接合部で
は結晶欠陥が発生して、ＮＰＮトランジスタの耐圧特性
が低下することとなる。

【００６１】従って、ウェット酸化処理（スチーム酸化
処理）以外の酸化処理により上記フォトダイオード部Ｐ
１での再酸化を行うことにより、分割フォトダイオード
と同一チップに搭載されているＮＰＮトランジスタの耐
圧不良による歩留まりの低下を回避することができる。

【００６２】また、ウェット酸化処理（スチーム酸化処
理）以外の酸化処理を用いる場合においても、長時間の
酸化処理を行うと、エミッタ拡散領域９上、及びベース
拡散領域８上での酸化が進むため、ＮＰＮトランジスタ
の耐圧特性の低下が起こる。

【００６３】このため、このことと、図７に示す酸化膜
厚と光反射率との関係とを考慮して、シリコン酸化膜の
膜厚は５０ｎｍ以下に設定することが望ましい。

【００６４】

【発明の効果】以上のように本発明によれば、分割フォ
トダイオードの反射防止膜を、分割部を含むフォトダイ
オード形成領域の全面に形成されたシリコン酸化膜と、
該シリコン酸化膜の表面上に形成されたシリコン窒化膜
とからなる積層構造としたので、光ビームが照射される
分割部での光感度を、接合リークの増大や分割フォトダ
イオードの表面での光反射率の不均一化を招くことなく
向上することができるという効果がある。

【図面の簡単な説明】

【図１】本発明の実施形態１による分割フォトダイオー
ドの断面構造を示す図である。

【図２】本発明の実施形態２による分割フォトダイオー
ドの断面構造を示す図である。

【図３】従来の分割フォトダイオードの断面構造を示す
図である。

【図４】従来の分割フォトダイオードの他の断面構造を
示す図である。

【図５】従来の分割フォトダイオードを用いた光ピック
アップの構成を示す図である。

【図６】分割フォトダイオードの受光面上に反射防止膜
としてＳｉＯ₂（酸化膜）のみが形成されている場合
の、光反射率と酸化膜厚との関係を示す図である。

【図７】分割フォトダイオードの受光面上に反射防止膜
として、ＳｉＮとＳｉＯ₂が形成されている場合の、光
反射率と酸化膜厚との関係を示す図である。

【図８】酸化性雰囲気を用いる酸化処理によるＮＰＮト
ランジスタ各部の酸化膜厚の変化を、種々の酸化処理に
ついて示す図である。

【図９】酸化性雰囲気を用いる酸化処理によるＮＰＮト
ランジスタの耐圧特性への影響を、種々の酸化処理につ
いて示す図である。

【図１０】ＮＰＮトランジスタのエミッタ拡散領域及び
ベース拡散領域近傍の詳細な断面構造を示す図である。

【符号の説明】

１Ｎ型シリコン基板２Ｐ型拡散層３Ｐ型シリコン基板４Ｎ型埋込み層５Ｐ型埋込み層６Ｎ型エピタキシャル層６ａ，６ｂＮ型エピタキシャル領域７Ｐ型拡散層８Ｐ型ベース拡散層９Ｎ型エミッタ拡散層１０コレクタ電極取出し用Ｎ型拡散層１０１分割フォトダイオード１０２回路内蔵受光素子１１０反射防止膜１１１シリコン酸化膜１１２シリコン窒化膜Ｂ分割部Ｄ１〜Ｄ５光検出部Ｐ，Ｐ１フォトダイオード領域Ｓ回路素子領域

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 27/14 H01L 31/10

Claims

(57)【特許請求の範囲】

【請求項１】第１導電型半導体領域と、該第１導電型
半導体領域上に形成された第２導電型半導体層と、該第
２導電型半導体層の表面から該第１導電型半導体領域の
表面に達するよう形成され、該第２導電型半導体層を複
数の第２導電型半導体領域に分割する第１導電型半導体
層とを備え、該第１導電型半導体領域と該各第２導電型
半導体領域とにより、信号光を検出してその光電変換信
号を出力する光検出部が複数構成されている分割フォト
ダイオードとともに、前記光電変換信号を処理する信号
処理回路を構成する回路素子を同一の半導体チップ上に
搭載してなる回路内蔵受光素子であって、前記分割ダイオードの第２導電型半導体層の表面全面に
形成された均一な膜厚のシリコン酸化膜と、該シリコン酸化膜上に形成された均一な膜厚のシリコン
窒化膜とを有し、該シリコン酸化膜とシリコン窒化膜とにより反射防止膜
が構成されており、前記分割フォトダイオードの表面に形成されたシリコン
酸化膜は、ドライ酸化処理またはＨＣｌ酸化処理により
形成したものである回路内蔵受光素子。
【請求項２】請求項１記載の回路内蔵受光素子におい
て、前記シリコン酸化膜はその膜厚が５０ｎｍ以下となるよ
う形成したものである回路内蔵受光素子。