JP4334716B2 - 半導体受光素子及びその製造方法 - Google Patents
半導体受光素子及びその製造方法 Download PDFInfo
- Publication number
- JP4334716B2 JP4334716B2 JP2000028138A JP2000028138A JP4334716B2 JP 4334716 B2 JP4334716 B2 JP 4334716B2 JP 2000028138 A JP2000028138 A JP 2000028138A JP 2000028138 A JP2000028138 A JP 2000028138A JP 4334716 B2 JP4334716 B2 JP 4334716B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- electrode
- conversion unit
- region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Head (AREA)
- Light Receiving Elements (AREA)
Description
【発明の属する技術分野】
本発明は、光読み取り装置に適用される半導体受光素子及びその製造方法に関するものである。
【0002】
【従来の技術】
光読み取り装置に適用される半導体受光素子は、半導体基板の特定領域に光電変換部を有して構成される。このような半導体受光素子では、被読取媒体からの反射光が広がって光電変換部以外にも入射することがあり、光電変換部の周辺部に入射した光により励起された電子が光電変換部に侵入するため読み取りエラーが発生するという問題がある。
【0003】
特にLD(レーザーディスク)やDVD(デジタルビデオディスク)のような光読取媒体に適用される半導体受光素子においては、被読取媒体が半導体受光素子から遠くにある第1層と、これに対し半導体受光素子の側にある第0層とから構成されているため、第1層からの反射光が広がって光電変換部以外にも入射する場合が多い。光電変換部以外に半導体基板への光の入射という問題を解決するために、従来は特開平5−304280号公報記載のようにアルミ遮蔽を行う方法が採られていた。
【0004】
【発明が解決しようとする課題】
しかし、半導体基板の光電変換部以外の部分をアルミ遮蔽すると次のような問題が生ずる。図9は半導体受光素子の光電変換部以外の領域への光の入射をアルミ遮蔽によって防止した従来の半導体受光素子の構成を簡略化して示した概念図である。半導体発光素子41から発射した光は被読取媒体42の反射面47で反射して光電変換部44bに入射する実線Cで示した軌跡を通る。しかし、被読取媒体42の反射面47で反射した光の一部は半導体受光素子43の光電変換部44b周辺の半導体基板46上のアルミ面45に入射するため、アルミ面45で反射する。この反射光が再度被読取媒体42の反射面47によって反射されて、光電変換部44bに入射する点線Dで示すような軌跡を通る場合に読取エラーが発生する。
【0005】
また、LDやDVDの光ピックアップ用受光素子として用いられる図9の受光素子のように、発光素子41の光量モニタ用フォトダイオード48と、トラッキング誤差検出用フォトダイオード部44a、44cや信号読取部44bとが同一基板上に形成されている場合、発光素子41の出力が大きかったり、トラッキング誤差検出用フォトダイオード部44a、44cの出力が大きくなると、光量モニタ用フォトダイオード部48やトラッキング誤差検出用フォトダイオード部44a、44cからの出力が基板表面を流れ、信号読取部44bに流れ込むという信号漏れによるクロストークの発生という問題もある。
【0006】
そこで本発明は、上記課題を解決した新たな構成の半導体受光素子とその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る半導体受光素子は、光読み取り装置の受光部に適用可能な半導体受光素子において、上面が平坦な半導体基板と、半導体基板上の受光領域に形成されたメサ型の半導体層からなる光電変換部と、半導体基板と光電変換部との間に介在された絶縁膜と、半導体基板及び光電変換部の少なくとも上面を覆う反射防止膜と、を備え、半導体基板上には光電変換部と同等の高さを有すると共に断面がメサ型で上面が平坦な半導体層からなる電極用アイランド部が光電変換部と所定の間隔を隔てて設けられ、かつ光電変換部と同等の高さを有すると共に断面がメサ型で上面が平坦な半導体層からなるライン状アイランド部が光電変換部から電極用アイランド部まで延設され、半導体基板と電極用アイランド部及びライン状アイランド部の少なくとも上面は反射防止膜で被覆されると共に、電極用アイランド部の上面には電極パッドが形成され、かつ光電変換部と電極パッドとを接続する配線の少なくとも1本は、ライン状アイランド部の上面に布線されていることを特徴とする。
【0008】
半導体受光素子の表面を覆う反射防止膜により半導体受光素子からの光の反射を減少させることができるため、半導体基板と被読取媒体との間に起こる連続反射によって光電変換部に入射する光による半導体受光素子の読み取りエラーを減少させることができる。一方、反射防止膜は光を透過させる性質を持つが半導体基板と光電変換部の間に介在する絶縁膜により、光電変換部以外に入射した光により励起された電子が光電変換部に侵入することを防止することができ、半導体受光素子の読み取りの精度を向上させることができる。また、半導体基板上に光電変換部から所定の間隔を隔てて電極パッドが設けられ、光電変換部と電極パッドとが配線で接続されるので、被読取媒体からの反射光が電極パッドに照射しないようにし、電極パッドでの光の反射を防止することができる。また、光電変換部と電極パッドを接続する配線が光電変換部及び電極パッドと同等の高さを有するライン状アイランド部の上面に布線されることにより、段差部分を配線が経由することを回避することができる。
【0013】
また、上記半導体受光素子において、半導体基板上に光電変換部から所定の間隔を隔てて設けられ、光電変換部と同等の高さを有すると共に、断面がメサ型で上面が平坦な半導体層からなる第2の光電変換部をさらに備えることを特徴としても良い。このように、異なる2個の光電変換部を所定の間隔を隔てて配置し、それぞれメサ型で形成することにより、それぞれの光電変換部からの信号出力が相互に流れ込むことを防止し、クロストークを低減することができる。
【0014】
本発明に係る半導体受光素子の製造方法は、半導体基板上に絶縁膜を形成する絶縁膜形成工程と、絶縁膜上に半導体層を形成する半導体層形成工程と、光電変換部となる光電変換部形成領域の周縁部に相当する領域の半導体層に第1導電型不純物をドーピングする第1導電型不純物ドーピング工程と、光電変換部形成領域の周縁部に囲まれた領域の表層部に第2導電型不純物をドーピングする第2導電型不純物ドーピング工程と、光電変換部形成領域を取り囲む領域の半導体層をエッチングにより除去する半導体層エッチング工程と、光電変換部形成領域を取り囲む領域の絶縁膜をエッチングにより除去する絶縁膜エッチング工程と、半導体基板及び光電変換部の少なくとも上面を覆う反射防止膜を形成する反射防止膜形成工程と、半導体基板上に光電変換部と所定の間隔を隔てて電極パッドを設けると共に、光電変換部と電極パッドとを配線で接続する電極形成及び配線接続工程と、を有し、半導体層エッチング工程は、光電変換部形成領域、電極パッドを形成すべき電極用アイランド部となる領域、及び配線を形成すべきライン状アイランド部となる領域を残して半導体層をエッチングする工程であり、絶縁膜エッチング工程は、半導体層エッチング工程で露出した絶縁膜をエッチングする工程であり、反射防止膜形成工程は、半導体基板と電極用アイランド部及びライン状アイランド部の少なくとも上面に反射防止膜を形成する工程であり、電極形成及び配線接続工程は、半導体層エッチング工程で残された電極用アイランド部上に電極パッドを形成し、半導体層エッチング工程で残されたライン状アイランド部上に配線を形成する工程である、ことを特徴とする。
【0015】
このような製造方法により、読み取りエラーを減少させて読み取り精度を向上させた半導体受光素子を製造できる。また、配線が段差部分を経由することを回避した半導体受光素子を製造することができる。
【0018】
【発明の実施の形態】
以下、この発明の実施形態を図面に基づいて説明する。なお各図において同一要素には同一符号を付し、重複する説明は省略する。
【0019】
図1は、第1実施形態の半導体受光素子を被読取媒体の側から見た正面図、図2は、図1の点線で囲まれた領域IIを斜視した図(一部断面図)である。図1に示す通り、ほぼ正方形の半導体(シリコン)基板10上の中央部には、4つのフォトダイオード11b1〜11b4が結合して形成されるほぼ正方形の光電変換部11bが設けられている。光電変換部11bから4隅に向かって対角線上に光電変換部11bと同等の高さを持つライン状アイランド部16が伸びており、半導体基板10の4隅には電極用アイランド部17が設けられている。ここで、光電変換部11b、ライン状アイランド部16、及び電極用アイランド部17は、図2に示す通りシリコンで形成された半導体層にN型不純物をドーピングしたN型不純物拡散層23で構成され、断面がメサ状をなしており、これらと半導体基板10の間にはSiO2からなる絶縁膜21が介在されている。また、半導体基板10と、フォトダイオード11a、11cと、光電変換部11bと、ライン状アイランド部16、及び電極用アイランド17の上面には反射防止膜26が設けられている。
【0020】
フォトダイオード11aとパッド状のアノード電極135、光電変換部11bとアノード電極132は、図2に示す通りライン状アイランド部16の上面をアルミ配線15が布線され、図示しないスルーホールを通じてフォトダイオード11a及び光電変換部11bと接続されている。パッド状のカソード電極12については後述する。
【0021】
図1に戻って、電極用アイランド部17の上面には左上から時計回りにアノード電極131〜134が設けられ、光電変換部11bを構成する4つのフォトダイオード11b1〜11b4とアノード電極131〜134はライン状アイランド部16の上面に布線されたアルミ配線15で接続されている。
【0022】
アノード電極131と132の中間に別のアノード電極135が設けられ、アノード電極135と光電変換部11bの中間にあるフォトダイオード11aとはライン状アイランド部16で結ばれており、その上面にアルミ配線15が布線され、フォトダイオード11aとアノード電極135は接続されている。フォトダイオード11aから右辺方向に半導体基板の一辺と平行にライン状アイランド部16が伸びており、光電変換部11bとアノード電極132を結ぶライン状アイランド部16に接している。アノード電極132と133の中間にカソード電極12が設けられ、光電変換部11bとカソード電極12は光電変換部11bと同等の高さを有するライン状アイランド部16で結ばれている。また、アノード電極136、光電変換部11c及びそこから延設されたライン状アイランド部16が、光電変換部11bとカソード電極12を結ぶ線に対して、アノード電極135、光電変換部11a及びそこから延設されたライン状アイランド部16と線対称となるように設けられている。
【0023】
図3は図1の領域IIにおけるIII−III断面図である。図3において同一符号は図1と同一もしくは相当する部分を示す。光電変換部11bは4kΩ・cmの固有抵抗を持つ膜厚6μmのN型導電性半導体層22と、それを挟む形で存在するN型不純物拡散層23と、N型導電性半導体層22の表層部の領域SにあるP型不純物拡散層25とから構成される。光電変換部11b、ライン状アイランド部16、電極用アイランド部17のN型導電性半導体層22及びN型不純物拡散層23の上面はSiO2層24が設けられている。カソード電極12はアルミ配線を用いることなく、N型不純物拡散層23からスルーホール27を通じて直接取り出している。カソード電極12はライン状アイランド部16の上面にアルミ配線を布線して接続しても良い。
【0024】
次に実施形態の半導体受光素子の実際の作動について説明する。半導体発光素子から発射された光はLDやDVDなどの被読取媒体で反射し、フォトダイオード11a、11c及び光電変換部11bに入射し電気信号に変換されてアノード電極131〜136から取り出される。光電変換部11bに入射した光は、被読取媒体に記録されたデータとして読み出されるほかフォーカス誤差検出に用いられる。フォトダイオード11a及び11cに入射した光はトラッキング誤差検出に用いられる。
【0025】
この半導体受光素子は、従来の半導体受光素子と比較して半導体基板10、フォトダイオード11a、11c、光電変換部11b、ライン状アイランド部16及び電極用アイランド部17の全体に反射防止膜26が形成されているため、光電変換部11b以外に入射した光の反射を減少させることができ、半導体基板10と被読取媒体との間の光の連続反射による半導体受光素子の読み取りエラーを減少させることができる。また、半導体基板10と、フォトダイオード11a、11c及び光電変換部11bの間にそれぞれ存在するSiO2層21により、フォトダイオード11a、11c及び光電変換部11b以外に入射した光により励起された電子がフォトダイオード11a、11c及び光電変換部11bに侵入することを防止することができ、半導体受光素子の読み取りの精度を向上させることができる。さらにアノード電極131〜電極136及びカソード電極12が半導体基板10の周辺部に形成されているため被読取媒体からの反射光がアノード電極131〜電極136及びカソード電極12に照射しないので、電極パッドでの反射を防止することができる。
【0026】
また、本実施形態のように、ライン状アイランド部16上にアルミ配線15を布線することにより、アルミ配線15が段差部分を経由するのを回避することができ、従って配線の強度を高めることができる。すなわち、いわゆるステップカバレッジを向上させることが可能になる。さらに、カソード電極12を、アルミ配線を使用しないで、N型不純物拡散層23からスルーホール27を通じて取り出しているので、この部分においてアルミ配線による反射を減少させることができる。
【0027】
なお、ライン状アイランド部16、及び電極用アイランド部17は必ずしも必要ではなく図4に示す第2実施形態の様にしても良い。図4は、図2に対応させて第2実施形態の要部を示す図であり、ライン状アイランド部と電極用アイランド部を設けていない。すなわち、図4に示すようにカソード電極12a、12b及びアノード電極131〜136を半導体基板10上に設け、アルミ配線15は半導体基板10上に布線している。このようにすれば、ライン状アイランド部や電極用アイランド部を形成するためのマスクパターンが不要となり、フォトダイオード11a、11cと光電変換部11bとの間でクロストークを防止することができる。また、第1実施形態に比べると配線15のステップカバレッジが光電変換部11bの縁部の段差部分で低下する。
【0028】
また、図10に示すような第3の実施形態も考えられる。第3の実施形態において、第1の実施形態と異なる点はフォトダイオード11a、11cと光電変換部11bとを完全に分離した点である。すなわち、フォトダイオード11aはライン状アイランド16aを介して、電極用アイランド17a、電極用アイランド上のカソード電極12aに接続されている。このようにすることで、第1の実施形態と同様に配線15gが段差部分を経由することがなく、同時に第2実施形態のようにフォトダイオード11aと光電変換部11bとの間のクロストークを防止できる。
【0029】
次に製造方法の実施形態を図1に示す半導体受光素子を製造する場合を例にとって説明する。図5から図8は半導体受光素子の製造工程を示す工程別の断面図であり、図1の領域IIにおけるIII−III断面に対応する。図1及び図5から図8における同一符号は、それぞれ同一または相当する部分を示す。
【0030】
まず、図5のように0.02Ω・cm以下の固有抵抗を持つN型導電性半導体により構成される厚さ525μm、一辺が1.0mmから数mmのほぼ正方形の半導体基板10上に膜厚1μm程度のSiO2層21を形成する。このSiO2層21は半導体基板10と光電変換領域を絶縁するための絶縁膜として機能する。そして、SiO2層21の上に4kΩ・cmの固有抵抗を持つ膜厚6μm程度のN型導電性半導体層22を形成する。
【0031】
次に、図6のように光電変換部形成領域である領域R以外のN型導電性半導体層22に、SiO2層241をマスクとしてN型不純物の拡散処理を行い、N型不純物拡散層23を形成する。ここで拡散するN型不純物の濃度は1×1019atms/cm3以上とする。なお、本実施形態では、領域R以外のすべてのN型導電性半導体層22にN型不純物の拡散処理を行っているが、後にエッチングにより除去される領域について拡散処理を行うかどうかは任意である。
【0032】
次に、図7のように領域RのN型導電性半導体層22の表層部の領域Sに対してSiO2層24をマスクとしてP型不純物の拡散処理を行い、光電変換部11bのアノード部分を形成する。ここで拡散するP型不純物の濃度は1×1018atms/cm3以上とし、P型不純物拡散領域のN型導電性半導体層22との接合深さは0.5μm以下とする。次に、図1のライン状アイランド部16及び電極用アイランド部17が形成される領域を除くN型不純物拡散層23をKOHを用いてエッチングを行い、N型不純物拡散層23のエッチングが終了した後、同領域についてSiO2層21をHFを用いてエッチングする(図8参照)。
【0033】
しかる後、半導体基板10、光電変換部11b、ライン状アイランド部16及び電極用アイランド部17の表面に反射防止膜26を形成する。なお、反射防止膜26にはSiNあるいはSiO2を用いる。そして、フォトダイオード11a、11c及び光電変換部11bのP型不純物拡散層25上の反射防止膜26に電流を取り出すためのスルーホール27を形成する。
【0034】
次に半導体基板10の周辺部に設けた電極用アイランド部17上にアノード電極131〜136を形成し、アノード電極131〜134と光電変換部11bと、アノード電極135とフォトダイオード11aと、アノード電極136とフォトダイオード11cとをアルミ配線15でライン上アイランド部16上に布線することによって接続する。同様に、電極用アイランド部17のSiO2層24、反射防止膜26に電流を取り出すためのスルーホール27を形成し、カソード電極12はN型不純物拡散層23より取り出すことにより、図3に示す断面構造の半導体受光素子が完成される。
【0035】
この製造方法によって製造された半導体受光素子は、反射防止膜26と絶縁用のSiO2層21による光読み取りの精度向上効果に加え、エッチング工程において光電変換部11と電極13とを接続する配線面を光電変換部及び電極パッドと同じ高さのライン状アイランド部16となるように残すため、アルミ配線15を滑らかな面に布線する事ができ、光電変換部11と電極13を接続する配線として、より細いものを使用することができるので半導体受光素子表面の配線による反射をさらに減少させる効果がある。本実施形態では、ライン状アイランド部16がN型不純物拡散層23で形成されているため、カソード電極12をアルミ配線を用いないで電極用アイランド部17から直接取り出すことができ、さらに光の反射を減少させることができる。また、これらの効果に加えてエッチング工程により形成された段差部分を配線が経由することを回避することができ、配線の強度を向上させることができる。
【0036】
なお、上記製造方法においては、ライン状アイランド部16が形成される領域及び電極用アイランド部17を除くN型不純物拡散層23をエッチングにより除去し、N型不純物拡散層23のエッチングが終了した後、同領域についてSiO2層21をHFを用いてエッチングしているが、必ずしもライン状アイランド部16と電極用アイランド部17を残す必要はなく、同領域もエッチングにより除去してしまっても良い。この場合は、カソード電極12、アノード電極131〜136及びアルミ配線15は半導体基板10上に設けることで、図4に示す第2実施形態の半導体受光素子が得られる。
【0037】
ただし、第2実施形態の場合、各フォトダイオード11a、11cは、光電変換部11bのカソード電極12bと完全に分離されているので、それぞれにカソード電極を接続する必要がある。また、フォトダイオード11a、11cに接続するライン状アイランド16a、及び電極用アイランド17aが形成される領域と、光電変換部11が接続されるライン状アイランド16b及び電極用アイランド17bが形成される領域とを所定の間隔だけ隔てて残るよう、N型不純物領域23をKOHにてエッチングしても良い。カソード電極、アノード電極を電極アイランド上に、また配線をライン状アイランドの所定の領域にそれぞれ設けることにより、第3の実施形態の半導体受光素子が製造できる。さらに図9に記載の光ピックアップ用受光素子のように、発光素子モニタ用フォトダイオードを形成する場合であっても、フォトダイオード11a、11cと同様の方法にて、同時に同一基板上に形成することができ、素子間の信号漏れやクロストークも同様に回避することができる。
【0038】
本発明は、上記実施形態に限定されることなく、種々の変形が可能である。例えば、光電変換部は4分割のフォトダイオードで構成したが、8分割などとすることも可能である。また、各半導体層の導電型をN型とP型を逆にしても良く、この場合には、フォトダイオードのアノードとカソードの位置が逆になる。
【0039】
【発明の効果】
本発明によれば、半導体受光素子の光電変換部以外の半導体基板への入射光により励起された電子の光電変換部への侵入、及び半導体受光素子の光電変換部以外の部分と被読取媒体の間における光の連続反射に起因する読み取りエラーを減少させることができる。
【図面の簡単な説明】
【図1】第1実施形態の半導体受光素子を被読取媒体の側から見た図である。
【図2】図1に示した半導体受光素子のII領域における斜視図である。
【図3】図1に示した半導体受光素子のII領域におけるIII−III断面図である。
【図4】第2実施形態の半導体受光素子の要部を示す図である。
【図5】図1に示した半導体受光素子の製造工程を示す図である。
【図6】図1に示した半導体受光素子の製造工程を示す図である。
【図7】図1に示した半導体受光素子の製造工程を示す図である。
【図8】図1に示した半導体受光素子の製造工程を示す図である。
【図9】光読み取り装置に適用される従来の半導体受光素子の概念図である。
【図10】第3実施形態の半導体受光素子の要部を示す図である。
【符号の説明】
10・・・半導体基板、11a、11c・・・フォトダイオード、11b・・・光電変換部、12・・・カソード電極、131、〜136・・・アノード電極、16・・・ライン状アイランド部、17・・・電極用アイランド部、22・・・N型導電性半導体層、23・・・N型不純物層、25・・・P型不純物層、26・・・反射防止膜。
Claims (3)
- 光読み取り装置の受光部に適用可能な半導体受光素子において、
上面が平坦な半導体基板と、
前記半導体基板上の受光領域に形成されたメサ型の半導体層からなる光電変換部と、
前記半導体基板と前記光電変換部との間に介在された絶縁膜と、
前記半導体基板及び前記光電変換部の少なくとも上面を覆う反射防止膜と、
を備え、
前記半導体基板上には前記光電変換部と同等の高さを有すると共に断面がメサ型で上面が平坦な半導体層からなる電極用アイランド部が前記光電変換部と所定の間隔を隔てて設けられ、かつ前記光電変換部と同等の高さを有すると共に断面がメサ型で上面が平坦な半導体層からなるライン状アイランド部が前記光電変換部から前記電極用アイランド部まで延設され、
前記半導体基板と前記電極用アイランド部及び前記ライン状アイランド部の少なくとも上面は前記反射防止膜で被覆されると共に、
前記電極用アイランド部の上面には電極パッドが形成され、かつ前記光電変換部と前記電極パッドとを接続する配線の少なくとも1本は、前記ライン状アイランド部の上面に布線されていることを特徴とする半導体受光素子。 - 前記半導体基板上に前記光電変換部から所定の間隔を隔てて設けられ、前記光電変換部と同等の高さを有すると共に、断面がメサ型で上面が平坦な半導体層からなる第2の光電変換部をさらに備えることを特徴とする請求項1に記載の半導体受光素子。
- 半導体基板上に絶縁膜を形成する絶縁膜形成工程と、
前記絶縁膜上に半導体層を形成する半導体層形成工程と、
光電変換部となる光電変換部形成領域の周縁部に相当する領域の前記半導体層に第1導電型不純物をドーピングする第1導電型不純物ドーピング工程と、
前記光電変換部形成領域の周縁部に囲まれた領域の表層部に第2導電型不純物をドーピングする第2導電型不純物ドーピング工程と、
前記光電変換部形成領域を取り囲む領域の前記半導体層をエッチングにより除去する半導体層エッチング工程と、
前記光電変換部形成領域を取り囲む領域の前記絶縁膜をエッチングにより除去する絶縁膜エッチング工程と、
前記半導体基板及び前記光電変換部の少なくとも上面を覆う反射防止膜を形成する反射防止膜形成工程と、
前記半導体基板上に前記光電変換部と所定の間隔を隔てて電極パッドを設けると共に、前記光電変換部と前記電極パッドとを配線で接続する電極形成及び配線接続工程と、
を有し、
前記半導体層エッチング工程は、前記光電変換部形成領域、前記電極パッドを形成すべき電極用アイランド部となる領域、及び前記配線を形成すべきライン状アイランド部となる領域を残して前記半導体層をエッチングする工程であり、
前記絶縁膜エッチング工程は、前記半導体層エッチング工程で露出した前記絶縁膜をエッチングする工程であり、
前記反射防止膜形成工程は、前記半導体基板と前記電極用アイランド部及び前記ライン状アイランド部の少なくとも上面に前記反射防止膜を形成する工程であり、
前記電極形成及び配線接続工程は、前記半導体層エッチング工程で残された前記電極用アイランド部上に前記電極パッドを形成し、前記半導体層エッチング工程で残された前記ライン状アイランド部上に前記配線を形成する工程である、
ことを特徴とする半導体受光素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028138A JP4334716B2 (ja) | 2000-02-04 | 2000-02-04 | 半導体受光素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028138A JP4334716B2 (ja) | 2000-02-04 | 2000-02-04 | 半導体受光素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217452A JP2001217452A (ja) | 2001-08-10 |
JP4334716B2 true JP4334716B2 (ja) | 2009-09-30 |
Family
ID=18553594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000028138A Expired - Fee Related JP4334716B2 (ja) | 2000-02-04 | 2000-02-04 | 半導体受光素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4334716B2 (ja) |
-
2000
- 2000-02-04 JP JP2000028138A patent/JP4334716B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001217452A (ja) | 2001-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4770857B2 (ja) | 半導体装置 | |
JP4131031B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
JP2799540B2 (ja) | 受光素子 | |
JP4499385B2 (ja) | 裏面入射型光検出素子及び裏面入射型光検出素子の製造方法 | |
JP5007614B2 (ja) | Pinフォトダイオード | |
JP2731115B2 (ja) | 分割型受光素子 | |
US6376871B1 (en) | Semiconductor device having photodetector and optical pickup system using the same | |
KR100892013B1 (ko) | 반도체 장치 제조 방법 | |
JP5049036B2 (ja) | 半導体装置 | |
JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
US7135349B2 (en) | Photodiode and method of fabricating the same | |
JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
JP4334716B2 (ja) | 半導体受光素子及びその製造方法 | |
JP3428828B2 (ja) | 回路内蔵受光素子 | |
JP2007329323A (ja) | 半導体装置及びその製造方法 | |
JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
JP2957834B2 (ja) | 回路内蔵受光素子 | |
JP3504114B2 (ja) | 回路内蔵受光素子 | |
JP2003158251A (ja) | 受光素子、回路内蔵受光素子、回路内蔵受光素子の製造方法および光学装置 | |
JPH09321265A (ja) | 半導体装置 | |
JP3967083B2 (ja) | 半導体受光素子 | |
JP4180708B2 (ja) | 半導体位置検出器 | |
JP2024098906A (ja) | 受光素子および光検出装置 | |
JPH04241458A (ja) | 半導体光検出装置 | |
JP3086514B2 (ja) | 光半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090401 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090624 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120703 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130703 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |