JP2001217452A - 半導体受光素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 光読取装置の受光部に適用される半導体受光
素子において、光電変換部以外の半導体基板への入射光
により励起された電子の光電変換部への侵入、及び半導
体受光素子の光電変換部以外の部分と被読取媒体の間に
おける光の連続反射による光電変換部への余分な光の入
射に起因する読み取りエラーが発生する。 【解決手段】 半導体基板の光電変換部以外の部分に反
射防止膜を設けて光の反射を防止するとともに、半導体
基板と光電変換部の間に絶縁膜を設けて半導体基板に入
射した光により励起された電子の光電変換部への侵入を
防止して読み取りの精度を上げることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光読み取り装置に
適用される半導体受光素子及びその製造方法に関するも
のである。

【０００２】

【従来の技術】光読み取り装置に適用される半導体受光
素子は、半導体基板の特定領域に光電変換部を有して構
成される。このような半導体受光素子では、被読取媒体
からの反射光が広がって光電変換部以外にも入射するこ
とがあり、光電変換部の周辺部に入射した光により励起
された電子が光電変換部に侵入するため読み取りエラー
が発生するという問題がある。

【０００３】特にＬＤ（レーザーディスク）やＤＶＤ
（デジタルビデオディスク）のような光読取媒体に適用
される半導体受光素子においては、被読取媒体が半導体
受光素子から遠くにある第１層と、これに対し半導体受
光素子の側にある第０層とから構成されているため、第
１層からの反射光が広がって光電変換部以外にも入射す
る場合が多い。光電変換部以外に半導体基板への光の入
射という問題を解決するために、従来は特開平５−３０
４２８０号公報記載のようにアルミ遮蔽を行う方法が採
られていた。

【０００４】

【発明が解決しようとする課題】しかし、半導体基板の
光電変換部以外の部分をアルミ遮蔽すると次のような問
題が生ずる。図９は半導体受光素子の光電変換部以外の
領域への光の入射をアルミ遮蔽によって防止した従来の
半導体受光素子の構成を簡略化して示した概念図であ
る。半導体発光素子４１から発射した光は被読取媒体４
２の反射面４７で反射して光電変換部４４ｂに入射する
実線Ｃで示した軌跡を通る。しかし、被読取媒体４２の
反射面４７で反射した光の一部は半導体受光素子４３の
光電変換部４４ｂ周辺の半導体基板４６上のアルミ面４
５に入射するため、アルミ面４５で反射する。この反射
光が再度被読取媒体４２の反射面４７によって反射され
て、光電変換部４４ｂに入射する点線Ｄで示すような軌
跡を通る場合に読取エラーが発生する。

【０００５】また、ＬＤやＤＶＤの光ピックアップ用受
光素子として用いられる図９の受光素子のように、発光
素子４１の光量モニタ用フォトダイオード４８と、トラ
ッキング誤差検出用フォトダイオード部４４ａ、４４ｃ
や信号読取部４４ｂとが同一基板上に形成されている場
合、発光素子４１の出力が大きかったり、トラッキング
誤差検出用フォトダイオード部４４ａ、４４ｃの出力が
大きくなると、光量モニタ用フォトダイオード部４８や
トラッキング誤差検出用フォトダイオード部４４ａ、４
４ｃからの出力が基板表面を流れ、信号読取部４４ｂに
流れ込むという信号漏れによるクロストークの発生とい
う問題もある。

【０００６】そこで本発明は、上記課題を解決した新た
な構成の半導体受光素子とその製造方法を提供すること
を目的とする。

【０００７】

【課題を解決するための手段】本発明に係る半導体受光
素子は、光読み取り装置の受光部に適用可能な半導体受
光素子において、上面が平坦な半導体基板と半導体基板
上の受光領域に形成されたメサ型の半導体層からなる光
電変換部と、半導体基板と光電変換部との間に介在され
た絶縁膜と、半導体基板および光電変換部の少なくとも
上面を覆う反射防止膜と、を備えることを特徴とする。

【０００８】半導体受光素子の表面を覆う反射防止膜に
より半導体受光素子からの光の反射を減少させることが
できるため、半導体基板と被読取媒体との間に起こる連
続反射によって光電変換部に入射する光による半導体受
光素子の読み取りエラーを減少させることができる。一
方、反射防止膜は光を透過させる性質を持つが半導体基
板と光電変換部の間に介在する絶縁膜により、光電変換
部以外に入射した光により励起された電子が光電変換部
に侵入することを防止することができ、半導体受光素子
の読み取りの精度を向上させることができる。

【０００９】上記の半導体受光素子において、半導体基
板上に光電変換部から所定の間隔を隔てて電極パッドが
設けられ、光電変換部と電極パッドとが配線で接続され
たことを特徴としても良い。

【００１０】このように光電変換部から所定の間隔を隔
てて電極パッドを設けることにより、被読取媒体からの
反射光が電極パッドに照射しないようにし、電極パッド
での光の反射を防止することができる。

【００１１】また、上記の半導体受光素子において、半
導体基板上には光電変換部と同等の高さを有すると共に
断面がメサ型で上面が平坦な半導体層からなる電極用ア
イランド部が光電変換部と所定の間隔を隔てて設けら
れ、かつ光電変換部と同等の高さを有すると共に断面が
メサ型で上面が平坦な半導体層からなるライン状アイラ
ンド部が光電変換部から電極用アイランド部まで延設さ
れ、半導体基板と電極用アイランド部及びライン状アイ
ランド部の少なくとも上面は反射防止膜で被覆されると
共に、電極用アイランド部の上面には電極パッドが形成
され、かつ光電変換部と電極パッドとを接続する配線の
少なくとも１本は、ライン状アイランド部の上面に布線
されていることを特徴としても良い。

【００１２】このように光電変換部と電極パッドを接続
する配線が光電変換部及び電極パッドと同等の高さを有
するライン状アイランド部の上面に布線されることによ
り、段差部分を配線が経由することを回避することがで
きる。

【００１３】また、上記半導体受光素子において、半導
体基板上に光電変換部から所定の間隔を隔てて設けら
れ、光電変換部と同等の高さを有すると共に、断面がメ
サ型で上面が平坦な半導体層からなる第２の光電変換部
をさらに備えることを特徴としても良い。このように、
異なる２個の光電変換部を所定の間隔を隔てて配置し、
それぞれメサ型で形成することにより、それぞれの光電
変換部からの信号出力が相互に流れ込むことを防止し、
クロストークを低減することができる。

【００１４】本発明に係る半導体受光素子の製造方法
は、半導体基板上に絶縁膜を形成する絶縁膜形成工程
と、絶縁膜上に半導体層を形成する半導体層形成工程
と、光電変換部形成領域の周縁部に相当する領域の半導
体層に第１導電型不純物をドーピングする第１導電型不
純物ドーピング工程と、光電変換部形成領域の周縁部に
囲まれた領域の表層部に第２導電型不純物をドーピング
する第２導電型不純物ドーピング工程と、光電変換部形
成領域を取り囲む領域の半導体層をエッチングにより除
去する半導体層エッチング工程と、光電変換部形成領域
を取り囲む領域の絶縁膜をエッチングにより除去する絶
縁膜エッチング工程と、半導体基板及び光電変換部の少
なくとも上面を覆う反射防止膜を形成する反射防止膜形
成工程と、半導体基板上に光電変換部と所定の間隔を隔
てて電極パッドを設けると共に、光電変換部と電極パッ
ドとを配線で接続する電極形成及び配線接続工程と、を
有することを特徴とする。

【００１５】このような製造方法により、読み取りエラ
ーを減少させて読み取り精度を向上させた半導体受光素
子を製造できる。

【００１６】上記の半導体受光素子の製造方法におい
て、半導体層エッチング工程は、光電変換部形成領域、
電極パッドを形成すべき領域、及び配線を形成すべき領
域を残して半導体層をエッチングする工程であり、絶縁
膜エッチング工程は、半導体層エッチング工程で露出し
た絶縁膜をエッチングする工程であり、反射防止膜形成
工程は、半導体基板と電極用アイランド部及びライン状
アイランド部の少なくとも上面に反射防止膜を形成する
工程であり、電極形成及び配線接続工程は、半導体層エ
ッチング工程で残された半導体層上に電極パッド及び配
線を形成する工程である、ことを特徴としても良い。

【００１７】このような製造方法により、配線が段差部
分を経由することを回避した半導体受光素子を製造する
ことができる。

【００１８】

【発明の実施の形態】以下、この発明の実施形態を図面
に基づいて説明する。なお各図において同一要素には同
一符号を付し、重複する説明は省略する。

【００１９】図１は、第１実施形態の半導体受光素子を
被読取媒体の側から見た正面図、図２は、図１の点線で
囲まれた領域IIを斜視した図（一部断面図）である。図
１に示す通り、ほぼ正方形の半導体（シリコン）基板１
０上の中央部には、４つのフォトダイオード１１ｂ₁〜
１１ｂ₄が結合して形成されるほぼ正方形の光電変換部
１１ｂが設けられている。光電変換部１１ｂから４隅に
向かって対角線上に光電変換部１１ｂと同等の高さを持
つライン状アイランド部１６が伸びており、半導体基板
１０の４隅には電極用アイランド部１７が設けられてい
る。ここで、光電変換部１１ｂ、ライン状アイランド部
１６、及び電極用アイランド部１７は、図２に示す通り
シリコンで形成された半導体層にＮ型不純物をドーピン
グしたＮ型不純物拡散層２３で構成され、断面がメサ状
をなしており、これらと半導体基板１０の間にはＳｉＯ
₂からなる絶縁膜２１が介在されている。また、半導体
基板１０と、フォトダイオード１１ａ、１１ｃと、光電
変換部１１ｂと、ライン状アイランド部１６、及び電極
用アイランド１７の上面には反射防止膜２６が設けられ
ている。

【００２０】フォトダイオード１１ａとパッド状のアノ
ード電極１３₅、光電変換部１１ｂとアノード電極１３₂
は、図２に示す通りライン状アイランド部１６の上面を
アルミ配線１５が布線され、図示しないスルーホールを
通じてフォトダイオード１１ａ及び光電変換部１１ｂと
接続されている。パッド状のカソード電極１２について
は後述する。

【００２１】図１に戻って、電極用アイランド部１７の
上面には左上から時計回りにアノード電極１３₁〜１３₄
が設けられ、光電変換部１１ｂを構成する４つのフォト
ダイオード１１ｂ₁〜１１ｂ₄とアノード電極１３₁〜１
３₄はライン状アイランド部１６の上面に布線されたア
ルミ配線１５で接続されている。

【００２２】アノード電極１３₁と１３₂の中間に別のア
ノード電極１３₅が設けられ、アノード電極１３₅と光電
変換部１１ｂの中間にあるフォトダイオード１１ａとは
ライン状アイランド部１６で結ばれており、その上面に
アルミ配線１５が布線され、フォトダイオード１１ａと
アノード電極１３₅は接続されている。フォトダイオー
ド１１ａから右辺方向に半導体基板の一辺と平行にライ
ン状アイランド部１６が伸びており、光電変換部１１ｂ
とアノード電極１３₂を結ぶライン状アイランド部１６
に接している。アノード電極１３₂と１３₃の中間にカソ
ード電極１２が設けられ、光電変換部１１ｂとカソード
電極１２は光電変換部１１ｂと同等の高さを有するライ
ン状アイランド部１６で結ばれている。また、アノード
電極１３₆、光電変換部１１ｃ及びそこから延設された
ライン状アイランド部１６が、光電変換部１１ｂとカソ
ード電極１２を結ぶ線に対して、アノード電極１３₅、
光電変換部１１ａ及びそこから延設されたライン状アイ
ランド部１６と線対称となるように設けられている。

【００２３】図３は図１の領域IIにおけるIII−III断面
図である。図３において同一符号は図１と同一もしくは
相当する部分を示す。光電変換部１１ｂは４ｋΩ・ｃｍ
の固有抵抗を持つ膜厚６μｍのＮ型導電性半導体層２２
と、それを挟む形で存在するＮ型不純物拡散層２３と、
Ｎ型導電性半導体層２２の表層部の領域ＳにあるＰ型不
純物拡散層２５とから構成される。光電変換部１１ｂ、
ライン状アイランド部１６、電極用アイランド部１７の
Ｎ型導電性半導体層２２及びＮ型不純物拡散層２３の上
面はＳｉＯ₂層２４が設けられている。カソード電極１
２はアルミ配線を用いることなく、Ｎ型不純物拡散層２
３からスルーホール２７を通じて直接取り出している。
カソード電極１２はライン状アイランド部１６の上面に
アルミ配線を布線して接続しても良い。

【００２４】次に実施形態の半導体受光素子の実際の作
動について説明する。半導体発光素子から発射された光
はＬＤやＤＶＤなどの被読取媒体で反射し、フォトダイ
オード１１ａ、１１ｃ及び光電変換部１１ｂに入射し電
気信号に変換されてアノード電極１３₁〜１３₆から取り
出される。光電変換部１１ｂに入射した光は、被読取媒
体に記録されたデータとして読み出されるほかフォーカ
ス誤差検出に用いられる。フォトダイオード１１ａ及び
１１ｃに入射した光はトラッキング誤差検出に用いられ
る。

【００２５】この半導体受光素子は、従来の半導体受光
素子と比較して半導体基板１０、フォトダイオード１１
ａ、１１ｃ、光電変換部１１ｂ、ライン状アイランド部
１６及び電極用アイランド部１７の全体に反射防止膜２
６が形成されているため、光電変換部１１ｂ以外に入射
した光の反射を減少させることができ、半導体基板１０
と被読取媒体との間の光の連続反射による半導体受光素
子の読み取りエラーを減少させることができる。また、
半導体基板１０と、フォトダイオード１１ａ、１１ｃ及
び光電変換部１１ｂの間にそれぞれ存在するＳｉＯ₂層
２１により、フォトダイオード１１ａ、１１ｃ及び光電
変換部１１ｂ以外に入射した光により励起された電子が
フォトダイオード１１ａ、１１ｃ及び光電変換部１１ｂ
に侵入することを防止することができ、半導体受光素子
の読み取りの精度を向上させることができる。さらにア
ノード電極１３₁〜電極１３₆及びカソード電極１２が半
導体基板１０の周辺部に形成されているため被読取媒体
からの反射光がアノード電極１３₁〜電極１３₆及びカソ
ード電極１２に照射しないので、電極パッドでの反射を
防止することができる。

【００２６】また、本実施形態のように、ライン状アイ
ランド部１６上にアルミ配線１５を布線することによ
り、アルミ配線１５が段差部分を経由するのを回避する
ことができ、従って配線の強度を高めることができる。
すなわち、いわゆるステップカバレッジを向上させるこ
とが可能になる。さらに、カソード電極１２を、アルミ
配線を使用しないで、Ｎ型不純物拡散層２３からスルー
ホール２７を通じて取り出しているので、この部分にお
いてアルミ配線による反射を減少させることができる。

【００２７】なお、ライン状アイランド部１６、及び電
極用アイランド部１７は必ずしも必要ではなく図４に示
す第２実施形態の様にしても良い。図４は、図２に対応
させて第２実施形態の要部を示す図であり、ライン状ア
イランド部と電極用アイランド部を設けていない。すな
わち、図４に示すようにカソード電極１２ａ、１２ｂ及
びアノード電極１３₁〜１３₆を半導体基板１０上に設
け、アルミ配線１５は半導体基板１０上に布線してい
る。このようにすれば、ライン状アイランド部や電極用
アイランド部を形成するためのマスクパターンが不要と
なり、フォトダイオード１１ａ、１１ｃと光電変換部１
１ｂとの間でクロストークを防止することができる。ま
た、第１実施形態に比べると配線１５のステップカバレ
ッジが光電変換部１１ｂの縁部の段差部分で低下する。

【００２８】また、図１０に示すような第３の実施形態
も考えられる。第３の実施形態において、第１の実施形
態と異なる点はフォトダイオード１１ａ、１１ｃと光電
変換部１１ｂとを完全に分離した点である。すなわち、
フォトダイオード１１ａはライン状アイランド１６ａを
介して、電極用アイランド１７ａ、電極用アイランド上
のカソード電極１２ａに接続されている。このようにす
ることで、第１の実施形態と同様に配線１５ｇが段差部
分を経由することがなく、同時に第２実施形態のように
フォトダイオード１１ａと光電変換部１１ｂとの間のク
ロストークを防止できる。

【００２９】次に製造方法の実施形態を図１に示す半導
体受光素子を製造する場合を例にとって説明する。図５
から図８は半導体受光素子の製造工程を示す工程別の断
面図であり、図１の領域IIにおけるIII−III断面に対応
する。図１及び図５から図８における同一符号は、それ
ぞれ同一または相当する部分を示す。

【００３０】まず、図５のように０．０２Ω・ｃｍ以下
の固有抵抗を持つＮ型導電性半導体により構成される厚
さ５２５μｍ、一辺が１．０ｍｍから数ｍｍのほぼ正方
形の半導体基板１０上に膜厚１μｍ程度のＳｉＯ₂層２
１を形成する。このＳｉＯ₂層２１は半導体基板１０と
光電変換領域を絶縁するための絶縁膜として機能する。
そして、ＳｉＯ₂層２１の上に４ｋΩ・ｃｍの固有抵抗
を持つ膜厚６μｍ程度のＮ型導電性半導体層２２を形成
する。

【００３１】次に、図６のように光電変換部形成領域で
ある領域Ｒ以外のＮ型導電性半導体層２２に、ＳｉＯ₂
層２４１をマスクとしてＮ型不純物の拡散処理を行い、
Ｎ型不純物拡散層２３を形成する。ここで拡散するＮ型
不純物の濃度は１×１０¹⁹ａｔｍｓ／ｃｍ³以上とす
る。なお、本実施形態では、領域Ｒ以外のすべてのＮ型
導電性半導体層２２にＮ型不純物の拡散処理を行ってい
るが、後にエッチングにより除去される領域について拡
散処理を行うかどうかは任意である。

【００３２】次に、図７のように領域ＲのＮ型導電性半
導体層２２の表層部の領域Ｓに対してＳｉＯ₂層２４を
マスクとしてＰ型不純物の拡散処理を行い、光電変換部
１１ｂのアノード部分を形成する。ここで拡散するＰ型
不純物の濃度は１×１０¹⁸ａｔｍｓ／ｃｍ³以上とし、
Ｐ型不純物拡散領域のＮ型導電性半導体層２２との接合
深さは０．５μｍ以下とする。次に、図１のライン状ア
イランド部１６及び電極用アイランド部１７が形成され
る領域を除くＮ型不純物拡散層２３をＫＯＨを用いてエ
ッチングを行い、Ｎ型不純物拡散層２３のエッチングが
終了した後、同領域についてＳｉＯ₂層２１をＨＦを用
いてエッチングする（図８参照）。

【００３３】しかる後、半導体基板１０、光電変換部１
１ｂ、ライン状アイランド部１６及び電極用アイランド
部１７の表面に反射防止膜２６を形成する。なお、反射
防止膜２６にはＳｉＮあるいはＳｉＯ₂を用いる。そし
て、フォトダイオード１１ａ、１１ｃ及び光電変換部１
１ｂのＰ型不純物拡散層２５上の反射防止膜２６に電流
を取り出すためのスルーホール２７を形成する。

【００３４】次に半導体基板１０の周辺部に設けた電極
用アイランド部１７上にアノード電極１３₁〜１３₆を形
成し、アノード電極１３₁〜１３₄と光電変換部１１ｂ
と、アノード電極１３₅とフォトダイオード１１ａと、
アノード電極１３₆とフォトダイオード１１ｃとをアル
ミ配線１５でライン上アイランド部１６上に布線するこ
とによって接続する。同様に、電極用アイランド部１７
のＳｉＯ₂層２４、反射防止膜２６に電流を取り出すた
めのスルーホール２７を形成し、カソード電極１２はＮ
型不純物拡散層２３より取り出すことにより、図３に示
す断面構造の半導体受光素子が完成される。

【００３５】この製造方法によって製造された半導体受
光素子は、反射防止膜２６と絶縁用のＳｉＯ₂層２１に
よる光読み取りの精度向上効果に加え、エッチング工程
において光電変換部１１と電極１３とを接続する配線面
を光電変換部及び電極パッドと同じ高さのライン状アイ
ランド部１６となるように残すため、アルミ配線１５を
滑らかな面に布線する事ができ、光電変換部１１と電極
１３を接続する配線として、より細いものを使用するこ
とができるので半導体受光素子表面の配線による反射を
さらに減少させる効果がある。本実施形態では、ライン
状アイランド部１６がＮ型不純物拡散層２３で形成され
ているため、カソード電極１２をアルミ配線を用いない
で電極用アイランド部１７から直接取り出すことがで
き、さらに光の反射を減少させることができる。また、
これらの効果に加えてエッチング工程により形成された
段差部分を配線が経由することを回避することができ、
配線の強度を向上させることができる。

【００３６】なお、上記製造方法においては、ライン状
アイランド部１６が形成される領域及び電極用アイラン
ド部１７を除くＮ型不純物拡散層２３をエッチングによ
り除去し、Ｎ型不純物拡散層２３のエッチングが終了し
た後、同領域についてＳｉＯ ₂層２１をＨＦを用いてエ
ッチングしているが、必ずしもライン状アイランド部１
６と電極用アイランド部１７を残す必要はなく、同領域
もエッチングにより除去してしまっても良い。この場合
は、カソード電極１２、アノード電極１３₁〜１３₆及び
アルミ配線１５は半導体基板１０上に設けることで、図
４に示す第２実施形態の半導体受光素子が得られる。

【００３７】ただし、第２実施形態の場合、各フォトダ
イオード１１ａ、１１ｃは、光電変換部１１ｂのカソー
ド電極１２ｂと完全に分離されているので、それぞれに
カソード電極を接続する必要がある。また、フォトダイ
オード１１ａ、１１ｃに接続するライン状アイランド１
６ａ、及び電極用アイランド１７ａが形成される領域
と、光電変換部１１が接続されるライン状アイランド１
６ｂ及び電極用アイランド１７ｂが形成される領域とを
所定の間隔だけ隔てて残るよう、Ｎ型不純物領域２３を
ＫＯＨにてエッチングしても良い。カソード電極、アノ
ード電極を電極アイランド上に、また配線をライン状ア
イランドの所定の領域にそれぞれ設けることにより、第
３の実施形態の半導体受光素子が製造できる。さらに図
９に記載の光ピックアップ用受光素子のように、発光素
子モニタ用フォトダイオードを形成する場合であって
も、フォトダイオード１１ａ、１１ｃと同様の方法に
て、同時に同一基板上に形成することができ、素子間の
信号漏れやクロストークも同様に回避することができ
る。

【００３８】本発明は、上記実施形態に限定されること
なく、種々の変形が可能である。例えば、光電変換部は
４分割のフォトダイオードで構成したが、８分割などと
することも可能である。また、各半導体層の導電型をＮ
型とＰ型を逆にしても良く、この場合には、フォトダイ
オードのアノードとカソードの位置が逆になる。

【００３９】

【発明の効果】本発明によれば、半導体受光素子の光電
変換部以外の半導体基板への入射光により励起された電
子の光電変換部への侵入、及び半導体受光素子の光電変
換部以外の部分と被読取媒体の間における光の連続反射
に起因する読み取りエラーを減少させることができる。

【図面の簡単な説明】

【図１】第１実施形態の半導体受光素子を被読取媒体の
側から見た図である。

【図２】図１に示した半導体受光素子のII領域における
斜視図である。

【図３】図１に示した半導体受光素子のII領域における
III−III断面図である。

【図４】第２実施形態の半導体受光素子の要部を示す図
である。

【図５】図１に示した半導体受光素子の製造工程を示す
図である。

【図６】図１に示した半導体受光素子の製造工程を示す
図である。

【図７】図１に示した半導体受光素子の製造工程を示す
図である。

【図８】図１に示した半導体受光素子の製造工程を示す
図である。

【図９】光読み取り装置に適用される従来の半導体受光
素子の概念図である。

【図１０】第３実施形態の半導体受光素子の要部を示す
図である。

【符号の説明】

１０・・・半導体基板、１１ａ、１１ｃ・・・フォトダ
イオード、１１ｂ・・・光電変換部、１２・・・カソー
ド電極、１３₁、〜１３₆・・・アノード電極、１６・・
・ライン状アイランド部、１７・・・電極用アイランド
部、２２・・・Ｎ型導電性半導体層、２３・・・Ｎ型不
純物層、２５・・・Ｐ型不純物層、２６・・・反射防止
膜。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤井 義磨郎 静岡県浜松市市野町1126番地の１ 浜松ホ トニクス株式会社内 Ｆターム(参考） 5D119 AA16 AA20 BA01 KA02 KA14 NA06 5F049 MA02 MB03 NA04 NA17 QA11 RA01 SZ03

Claims (6)

【特許請求の範囲】
1. 【請求項１】光読み取り装置の受光部に適用可能な半導
   体受光素子において、 上面が平坦な半導体基板と、 前記半導体基板上の受光領域に形成されたメサ型の半導
   体層からなる光電変換部と、 前記半導体基板と前記光電変換部との間に介在された絶
   縁膜と、 前記半導体基板及び前記光電変換部の少なくとも上面を
   覆う反射防止膜と、を備えることを特徴とする半導体受
   光素子。
2. 【請求項２】前記半導体基板上に前記光電変換部から所
   定の間隔を隔てて電極パッドが設けられ、前記光電変換
   部と前記電極パッドとが配線で接続されたことを特徴と
   する請求項１記載の半導体受光素子。
3. 【請求項３】前記半導体基板上には前記光電変換部と同
   等の高さを有すると共に断面がメサ型で上面が平坦な半
   導体層からなる電極用アイランド部が前記光電変換部と
   所定の間隔を隔てて設けられ、かつ前記光電変換部と同
   等の高さを有すると共に断面がメサ型で上面が平坦な半
   導体層からなるライン状アイランド部が前記光電変換部
   から前記電極用アイランド部まで延設され、 前記半導体基板と前記電極用アイランド部及び前記ライ
   ン状アイランド部の少なくとも上面は前記反射防止膜で
   被覆されると共に、 前記電極用アイランド部の上面には電極パッドが形成さ
   れ、かつ前記光電変換部と前記電極パッドとを接続する
   配線の少なくとも１本は、前記ライン状アイランド部の
   上面に布線されていることを特徴とする請求項１記載の
   半導体受光素子。
4. 【請求項４】前記半導体基板上に前記光電変換部から所
   定の間隔を隔てて設けられ、前記光電変換部と同等の高
   さを有すると共に、断面がメサ型で上面が平坦な半導体
   層からなる第２の光電変換部をさらに備えることを特徴
   とする請求項１〜３のいずれか一項に記載の半導体受光
   素子。
5. 【請求項５】半導体基板上に絶縁膜を形成する絶縁膜形
   成工程と、 前記絶縁膜上に半導体層を形成する半導体層形成工程
   と、 光電変換部形成領域の周縁部に相当する領域の前記半導
   体層に第１導電型不純物をドーピングする第１導電型不
   純物ドーピング工程と、 前記光電変換部形成領域の周縁部に囲まれた領域の表層
   部に第２導電型不純物をドーピングする第２導電型不純
   物ドーピング工程と、 前記光電変換部形成領域を取り囲む領域の前記半導体層
   をエッチングにより除去する半導体層エッチング工程
   と、 前記光電変換部形成領域を取り囲む領域の前記絶縁膜を
   エッチングにより除去する絶縁膜エッチング工程と、 前記半導体基板及び前記光電変換部の少なくとも上面を
   覆う反射防止膜を形成する反射防止膜形成工程と、 前記半導体基板上に前記光電変換部と所定の間隔を隔て
   て電極パッドを設けると共に、前記光電変換部と前記電
   極パッドとを配線で接続する電極形成及び配線接続工程
   と、を有することを特徴とする半導体受光素子の製造方
   法。
6. 【請求項６】前記半導体層エッチング工程は、前記光電
   変換部形成領域、前記電極パッドを形成すべき領域、及
   び前記配線を形成すべき領域を残して前記半導体層をエ
   ッチングする工程であり、 前記絶縁膜エッチング工程は、前記半導体層エッチング
   工程で露出した前記絶縁膜をエッチングする工程であ
   り、 前記反射防止膜形成工程は、前記半導体基板と前記電極
   用アイランド部及び前記ライン状アイランド部の少なく
   とも上面に前記反射防止膜を形成する工程であり、 前記電極形成及び配線接続工程は、前記半導体層エッチ
   ング工程で残された前記半導体層上に電極パッド及び配
   線を形成する工程である、ことを特徴とする請求項５記
   載の半導体受光素子の製造方法。