JP2004186686A - 光電検出装置及びその製造方法 - Google Patents

Abstract

【課題】 占有率を増加させると同時にピクセル間の光学的な分離（光相互変調）を促進するように、センス回路の表面に構造を与えること。
【解決手段】 絶縁基板（１）上に検出要素のマトリックスを備えた光電検出装置であって、検出器のそれぞれは、下部電極（２）と感光性材料層（３）と光透過性上部電極（４）とからなる積層体を備え、上部電極は、全ての検出要素に共通であり、下部電極（２）のそれぞれは、センス回路に対して互いに独立して接続されている。本発明によれば、下部電極（２）は、それぞれが絶縁基板（１）よりも高い個別化された絶縁区域（６）上に位置している。その上、上部電極（４）は、平らではなく、かつその上さらに、下部電極の高さよりも下の高さに到達するまで、２つの隣接する区域（６）の間に挿入されている。
【選択図】 図２

Description

本発明の分野は、センス回路（sense circuit）、特にマイクロエレクトロニクスの分野におけるいわゆる「ＩＣ上」構造すなわち集積回路上構造に従って製造されるセンス回路、に結び付けられた検出層を一般に備えた光検出器の分野である。

光検出器は一般的に、光強度を検出し光強度を電気信号へ変換するよう意図されており、電気信号の振幅は検出された光強度に比例する。これらの電気信号は一般的に検出された箇所の像を再現するために処理され、特にはセンス回路で処理される。

これらの検出装置を小型化するために、実際の検出を該検出に関連した信号処理回路に結合する試みが行われてきた。

その上、検出回路は検出層の下層に横たわっているので、「ＩＣ上」構造の原理は、検出ピクセルに対して１００％に近い占有率を達成することを可能にするという利点を有する。

絶縁基板を介してセンス回路と互いに連結された検出層は従来、マトリックス形状の複数の検出要素（elementary detector）からなる。これら検出要素のそれぞれは、前記絶縁基板上に形成された典型的にはシリカ又は窒化ケイ素のいわゆる下部電極を有し、該下部電極は、伝統的に「プラグ」又は「ヴィア」と称される、基板を通過する電気的導体によってセンス回路へ接続されている。この下部電極は、通常アモルファスシリコンから形成されたＰ−Ｉ−Ｎダイオード、Ｎ−Ｉ−Ｐダイオード、Ｐ−Ｉダイオード、Ｎ−Ｉダイオード、Ｉ−Ｐダイオード、又はＩ−Ｎダイオードからなる感光性層で覆われており、マトリックスの全ては光透過性上部電極で覆われ、したがってマトリックスの全てのピクセルと共通している。

ダイオードは、上部電極と下部電極との間に数ボルトの電圧を印加することで逆バイアスされる。

したがって固有感光性層が光子を吸収したとき、感光性層は金属下部電極及び金属上部電極それぞれへ向けてこれらの電極に課された力線に沿って拡散する電子・正孔対を放射し、粒子は、最終的にセンス回路によって計数される前に、所定の積分時間（integration time）の間収集され蓄積される。

感光性層がアモルファスシリコンから形成されている場合には、そのような材料から形成された検出層の全体の厚さは、部分的には観測されかつ検出されるべき波長に依存し、通常、赤い光を正確に検出するためには５００ナノメートルのオーダーの厚さを有し、青い光の吸収のみを続けるためには５０ナノメートルのオーダーの厚さを有する。

検出層は、光透過性上部層を下げて、センス回路のコネクタすなわち「プラグ」と直接接触させることによって光透過性上部層をバイアスすることを可能にするために、マトリックスの端縁部でエッチングしてもよい。

下部電極の各ピクセルは、個別にセンス回路へ接続されている。これによって各ピクセルをアドレスし、読み取り、得られた情報を多重化することができ、観測された検出結果に対応する像を、得られた情報から構成することができる。

この種の構造がしばしば直面する問題の一つには、特に２つの隣接する下部電極間の電位差の出現による、下部電極における内部ピクセルの漏れ電流が含まれる。

この困難を克服するために、特許文献１は、光電検出器に対してＰ−Ｉ−Ｎダイオード又はＮ−Ｉ−Ｐダイオードの特定構造を提案してきた。これら光電検出器は、特に固有検出層を備えた特定のプロファイルを採択しており、該プロファイルは、下部電極の金属のみを覆うようにドープされた下部層をマトリックス化することによって得られる。各ピクセルの感光性層は、酸化物、典型的には酸化ケイ素又はＳｉ_３Ｎ_４、或いはこれら２つの組み合わせによって隣接するピクセルの感光性層から隔離されている。感光性層を隣接するピクセルの感光性層から隔離する目的は、光相互変調（optical intermodulation）を制限するためであり、光相互変調という用語は広く、前述の内部ピクセルの漏れ電流現象を記述するために用いられる。

しかしながら、感光性層をマトリックス化することには、マトリックス化されるよう意図されたそれぞれの高さにおいて再成長を要求するという欠点がある。表面の汚染及び繰返し接点（repeated contact）の汚染に固有の問題によって、このようにして得られた検出器の暗電流が増加し、したがって照度が弱いのに比べてこれら検出器の感度が増加するという効果がもたらされることがわかった。

例えば特許文献２には、ショットキー接触型の金属感光性層の接触特性を正確に選択するよう注意することによって、ドープされた下部層を省略することも提案されている。

そのような光電検出器を製造する目的において克服すべき他の困難は、高い占有率が検出器自身に備えられるよう意図されていることである。内部ピクセル空間はしたがって、できるだけ小さくするべきであり、典型的には５００ナノメートルのオーダーとするべきである。ここでピクセルのサイズは、数マイクロメートル程度とすることができる。

しかしながら、内部ピクセル空間を減少させると、光相互変調現象が増加し、これこそが、除去されるべき又は少なくとも制限されるべきものである。

これらの欠点を克服するために、例えば特許文献３には、各ピクセルで曲線的なプロファイルを有する感光性層を備えることが提案されてきた。したがって図１は、当該検出器の概略図を表す。検出器は、特に酸化ケイ素から形成された絶縁基板（１）と、アモルファスシリコンから形成され曲線プロファイルを採択した感光性層（３）が上に形成された一ピクセル当たり一つの下部電極（２）と、を有する。このようにして得られた組立体は、前記感光性層のプロファイルに従う光透過性上部電極（４）で覆われている。しかしながら、この種のマトリックス化はまた、特許文献１で述べられたのと同一の、表面の汚染の問題を有する層の再成長を要求するという欠点を有する。

用いられる技術、すなわち集積回路上に取り付けることによってさらに、センス回路上で上部層が結合するという問題が生じる。特にアモルファスシリコンの検出器が用いられる場合、高い水素密度を有する厚くひずんだ層を結合するにはかなりの困難が生じる。

この問題は、Ｉ−Ｐ構造又はＩ−Ｎ構造の場合のように、結合すべき層がドープされていない場合に、よりさらに悪化する。
米国特許第６，２１５，１６４号明細書 米国特許第６，１１４，７３９号明細書 欧州特許第０，４９４，６９４号明細書

この発明の目的は、これらの様々な欠点を未然に回避することである。この発明はまず、占有率を増加させると同時にピクセル間の光学的な分離（光相互変調）を促進するように、センス回路の表面に構造を与えることに関する。

したがって、本発明は、絶縁基板上に検出要素のマトリックスを備えた光電検出装置であって、検出要素のそれぞれは、下部電極と感光性材料層と光透過性上部電極とからなる積層体を備え、上部電極は、全ての検出要素に共通であり、下部電極のそれぞれは、センス回路に対して互いに独立して接続されている光電検出装置を提供する。

本発明は、下部電極は、それぞれが絶縁基板よりも高い個別化された絶縁区域上に位置しており；上部電極は、平らではなく、かつその上さらに、下部電極の高さよりも下の高さに到達するまで、２つの隣接する区域の間に挿入されている；ことを特徴とする。

光学的分離（optical isolation）を達成すること、及びしたがって検出層をマトリックス化する必要なしに光相互変調を減少させることが可能であるのは事実である。

特に、このようにクレームされた特定の構造によって、ピクセルの端縁部における電気力線は、内部ピクセル領域の中心の両側で反対の方向を有する電場を得るように曲げられる。

この結果キャリヤーは、最も近い電極へ向けられる。

本発明によれば、絶縁基板は、信号処理回路上に堆積された絶縁材料層からなる。

本発明の第１実施例によれば、区域はそれぞれ、絶縁基板上に堆積された個別化された追加絶縁層からなる。

本発明の他の実施例によれば、区域は、絶縁基板の構成部分を形成する。

好適には、表面区域は突出形状を有し、その結果２つの隣接するピクセルの感光性材料層が、厳密に異極性を有して前記ピクセルの端縁部で実質的に垂直に互いに向かい合う。

本発明の他の好適な特徴によれば、光電検出装置は、ＰＩＮダイオード、ＮＩＰダイオード、ＰＩダイオード、ＮＩダイオード、ＩＰダイオード、又はＩＮダイオードから構成されている。

その上、本発明によれば、感光性材料層は、任意に水素、ゲルマニウム、又は炭素と混ぜられた、シリコンをベースにしている。

その上、本発明の他の好適な特徴によれば、２つの隣接する検出器の感光性材料間の空間は、透明電極（transparent electrode）の厚さの２倍、典型的には１００ｎｍのオーダーの厚さに縮小される。

本発明はまた、上述の種類の光電検出器の製造方法にも関する。

絶縁基板上に堆積され、センス回路に結び付けられた検出要素のマトリックスからなる検出回路の製造方法は、検出要素のそれぞれに対して、絶縁基板を通過する導体によってセンス回路へ接続された金属被覆層を形成する段階と；金属被覆層を囲むように、絶縁基板上に区域を形成する電気的絶縁材料層を堆積する段階と；金属被覆層に到達するまで層にホールを形成し、このようにして形成されたホールを電気的導電性材料で充填することで電気的導電性材料が金属被覆層と電気的に接触するようになる段階と；絶縁材料層の上部表面上に下部電極となるよう意図され電気的導電性材料と電気的に接触する電極を堆積する段階と；絶縁材料層及び下部電極からなる複数の基本組立体のそれぞれの形状に実質的に従って、このようにして形成された全てのマトリックス上に感光性材料層を堆積する段階と；同様にまた絶縁材料層の形状に従って、このようにして形成された積層体上に単一の光透過性上部電極を堆積し、その結果このようにして形成された内部検出器領域で光透過性上部電極が下部電極の高さよりも下の高さに下がる段階と；からなる。

本発明はまた、そのような光電検出器の他の製造方法に関する。

絶縁基板上に堆積され、センス回路に結び付けられた検出要素のマトリックスからなる検出回路の製造方法は、導電性金属層を堆積し、導体によって導電性金属層をセンス回路へ接続する段階と；リソグラフィーを実施して金属層をエッチングし、個別化された下部電極を形成する段階と；絶縁基板内に深いエッチングを実施する段階と；絶縁基板がエッチングされた箇所を含めて感光性層を堆積し、その結果感光性層がこのようにして形成された特定のプロファイルに従う段階と；絶縁基板がエッチングされた箇所を含めて単一の光透過性上部電極を堆積し、その結果上部電極が下部電極の高さよりも下の高さまで下がるように、上部電極が内部ピクセル空間に挿入される段階と；からなる。

本発明が具現化される方法、及びその方法による利点は、指示によって与えられた次の典型的な実施例から、あらゆる限定を含むことなく添付の図面を参照して、より容易に明らかとなろう。

したがって本発明に係る光電検出器は図２に関して表されている。概念図を簡単にするために、センス回路はこの図には表現されていない。その上、従来技術の構成素子又は構成要素と同一の構成素子又は構成要素に対応する様々な参照番号は、そのままにされている。

本発明によれば、各ピクセルに対して、光電検出器はまず、比較的大きな厚さ、典型的には１μｍの厚さを有する金属被覆層９を含んでおり、該金属被覆層は、導体すなわち「プラグ」７によってセンス回路へ接続されている。

次いでこの金属被覆層９は、酸化ケイ素、窒化ケイ素、酸化窒化ケイ素（silicon oxynitride）、又はこれらのあらゆる組み合わせのような絶縁体堆積物６で囲まれる。したがってこの絶縁体堆積物６は、絶縁支持体１のシリコンと接触するようになり、図２に見られるように、凸形状の区域を構成する。この堆積物６は、プラズマ援用ＣＶＤ（plasma-assisted CVD）（化学気相蒸着）によって低温（４００℃）で製造することができる。

ひとたび区域６が形成されれば、金属被覆層９に到達するまで、ホールは前記区域の上部表面から形成される。このホールは、電気的導電性材料８で充填され、今度は金属被覆層９と接触するようになる。

次いでピクセルの下部電極２は、例えば陰極スパッタリングによって、区域６の上部表面に堆積される。この、比較的小さな厚さ、典型的には５０ｎｍの厚さを有する下部電極は、区域６の両側で出来るだけ遠くまで下がるが、基板１と接触している区域の基部に到達することはない。

次いでＰＩＮ型、ＮＩＰ型、ＮＩ型、ＰＩ型、ＩＮ型、又はＩＰ型のダイオード３の堆積が、特にアモルファスシリコンを用いて実施される。

図２から明らかにわかるように、このアモルファスシリコン層は、様々な区域６の輪郭に従い、その上２つの隣接する区域間の内部ピクセルギャップ５を満たす。

次いで検出器の全てのピクセルに対して単一の上部電極４の堆積が実施され、この上部電極は光透過性であり、特に導電性ガラス（ＩＴＯ）から形成されている。

本発明の一つの特徴によれば、上部電極４はまた、２つの隣接する区域間の内部ピクセル空間５へ挿入され、特に、上部電極は、下部電極２が到達する高さよりも低い高さに到達する。

内部ピクセル領域５の電気力線同士が反対であり、したがってキャリヤーが最も近い下部電極へ向けられる、ということが見られるのは事実である。その上これら力線のいくつかは、得られた結果を図示するために図２で印をつけられている。

本発明の一つの好適な特徴によれば、２つの隣接するピクセルの２つの感光性材料間の隔離距離は、光透過性上部電極４の厚さの約２倍（４００〜８００ｎｍの可視光線を検出するためには１００ｎｍ）であり、この距離は光相互変調現象を制限するのを助ける。かくしてピクセルの検出領域は、隣接するピクセルの検出領域に出来るだけ近く、光子によって生成された電子は、一のピクセル又は他のピクセルで結合される。したがってピクセルの光学的分離が改善される。

同時に、下部電極２に付随した区域６の凸状プロファイル（すなわちいかなる鋭角もない形状）は、暗電流を制限することを可能にし、これにより、このようにして製造された検出システムの動的応答を増加させることができる。

しかしながら、図３に表された本発明の変形例によれば、そのような凸形状の下部電極を用いないことも可能である。

この実施例では、絶縁基板１上の金属層の堆積はまず、従来の方法で実施され、前記層は導体すなわち「プラグ」７によってセンス回路へ接続される。

次いでこの金属層のリソグラフィー及びエッチングが、下部電極２を形成するように実施される。次いで深いエッチングが絶縁基板１内で実施される。

次いで検出ダイオードを形成するよう意図された感光性層３が、絶縁基板がエッチングされた箇所を含んで、このようにして形成された組立体上に堆積され、その結果感光性層はこのようにして形成された特定のプロファイルに従う。

次いで光透過性上部電極４が堆積され、内部ピクセル空間５へ挿入される。内部ピクセル空間５では、下部電極２の高さよりも著しく下の高さまで下がっている様子を見ることができ、したがって図２に関連して述べられた実施例に関する限りは光相互変調現象を減少させることができる。

内部ピクセル壁の高さは、述べられた実施例においては比較的高く、１μｍのオーダーである。それにもかかわらず、エッチング又は堆積によって形成されたなだらかな傾斜を、この高さで描くことができる。その上この場合、電気力線は各ピクセルの周りに放射状に向けられ、上部電極の両側で反対の方向に向けられ、さらにキャリヤーは最も近い下部電極へ向けられる。

採択された実施例に関係なく、そのような基板構造を使用すると様々な層を局所ひずみ緩和効果（local strain relaxation effect）によって互いに機械的に結合することに関して利益があることは強調されるべきである。

これは、感光性材料のひずみは堆積の表面の至るところへ伝播しないが、各ピクセルの表面へ閉じ込められるからである。堆積物の結合状態は、基板の粗さによって改善され、この粗さは表面の構造によって生み出される。

したがって、平坦化された構造の場合のようにもはやいかなるひずみの伝播もなく、したがって結合はこれによって著しく改善される。

従来技術に係る光電検出器の概略図である。 本発明の第１実施例に係る光電検出器の概略断面図である。 本発明の他の実施例に係る光電検出器の概略断面図である。

符号の説明

１ 絶縁基板
２ 下部電極
３ 感光性材料層
４ 光透過性上部電極
５ 内部検出器領域
６ 絶縁区域（電気的絶縁材料層）
８ 電気的導電性材料
９ 金属被覆層

Claims (10)

1. 絶縁基板（１）上に検出要素のマトリックスを備えた光電検出装置であって、前記検出要素のそれぞれは、下部電極（２）と感光性材料層（３）と光透過性上部電極（４）とからなる積層体を備え、前記上部電極は、全ての前記検出要素に共通であり、前記下部電極（２）のそれぞれは、センス回路に対して互いに独立して接続されている、光電検出装置において、
   前記下部電極（２）は、それぞれが前記絶縁基板（１）よりも高い個別化された絶縁区域（６）上に位置しており；
   前記上部電極（４）は、平らではなく、かつその上さらに、前記下部電極の高さよりも下の高さに到達するまで、２つの隣接する区域（６）の間に挿入されている；
   ことを特徴とする光電検出装置。
2. 請求項１記載の光電検出装置において、
   前記絶縁基板（１）は、信号処理回路上に堆積された絶縁材料層からなることを特徴とする光電検出装置。
3. 請求項１又は２記載の光電検出装置において、
   前記区域（６）はそれぞれ、前記絶縁基板（１）上に堆積された個別化された追加絶縁層からなることを特徴とする光電検出装置。
4. 請求項１又は２記載の光電検出装置において、
   前記区域（６）は、前記絶縁基板（１）の構成部分を形成することを特徴とする光電検出装置。
5. 請求項１から４のいずれか一項に記載の光電検出装置において、
   前記区域（６）は突出形状を有し、その結果２つの隣接するピクセルの感光性材料層（３）が、厳密に異極性を有して前記ピクセルの端縁部で実質的に垂直に互いに向かい合うことを特徴とする光電検出装置。
6. 請求項１から５のいずれか一項に記載の光電検出装置において、
   前記光電検出装置は、ＰＩＮダイオード、ＮＩＰダイオード、ＰＩダイオード、ＮＩダイオード、ＩＰダイオード、又はＩＮダイオードから構成されていることを特徴とする光電検出装置。
7. 請求項１から５のいずれか一項に記載の光電検出装置において、
   前記感光性材料層（３）は、シリコンをベースにしていることを特徴とする光電検出装置。
8. 請求項１から５のいずれか一項に記載の光電検出装置において、
   前記感光性材料層（３）は、水素、ゲルマニウム、又は炭素と混ぜられたシリコンをベースにしていることを特徴とする光電検出装置。
9. 絶縁基板（１）上に堆積され、センス回路に結び付けられた検出要素のマトリックスからなる検出回路の製造方法であって、
   前記検出要素のそれぞれに対して、前記絶縁基板を通過する導体によって前記センス回路へ接続された金属被覆層（９）を形成する段階と；
   前記金属被覆層（９）を囲むように、前記絶縁基板上に区域を形成する電気的絶縁材料層（６）を堆積する段階と；
   前記金属被覆層（９）に到達するまで前記層（６）にホールを形成し、このようにして形成された前記ホールを電気的導電性材料（８）で充填することで該電気的導電性材料が前記金属被覆層（９）と電気的に接触するようになる段階と；
   前記絶縁材料層（６）の上部表面上に、下部電極となるように前記電気的導電性材料（８）と電気的に接触する電極（２）を堆積する段階と；
   前記絶縁材料層及び前記下部電極からなる複数の基本組立体のそれぞれの形状に実質的に従って、このようにして形成された全てのマトリックス上に感光性材料層（３）を堆積する段階と；
   同様にまた前記絶縁材料層（６）の形状に従って、このようにして形成された積層体上に単一の光透過性上部電極（４）を堆積し、その結果このようにして形成された内部検出器領域（５）で前記光透過性上部電極が前記下部電極の高さよりも下の高さに下がる段階と；
   からなることを特徴とする検出回路の製造方法。
10. 絶縁基板（１）上に堆積され、センス回路に結び付けられた検出要素のマトリックスからなる検出回路の製造方法であって、
    導電性金属層を堆積し、導体によって前記導電性金属層を前記センス回路へ接続する段階と；
    リソグラフィーを実施して前記金属層をエッチングし、個別化された下部電極を形成する段階と；
    前記絶縁基板内に深いエッチングを実施する段階と；
    前記絶縁基板がエッチングされた箇所を含めて感光性層を堆積し、その結果前記感光性層がこのようにして形成された特定のプロファイルに従う段階と；
    前記絶縁基板がエッチングされた箇所を含めて単一の光透過性上部電極を堆積し、その結果前記上部電極が前記下部電極の高さよりも下の高さまで下がるように、前記上部電極が内部ピクセル空間に挿入される段階と；
    からなることを特徴とする検出回路の製造方法。

Images