JP2002280536A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP2002280536A JP2002280536A JP2001081469A JP2001081469A JP2002280536A JP 2002280536 A JP2002280536 A JP 2002280536A JP 2001081469 A JP2001081469 A JP 2001081469A JP 2001081469 A JP2001081469 A JP 2001081469A JP 2002280536 A JP2002280536 A JP 2002280536A
- Authority
- JP
- Japan
- Prior art keywords
- region
- light receiving
- type
- semiconductor device
- optical semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
- Local Oxidation Of Silicon (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】入射する光の検出精度を改善し、光信号の応答
速度の向上を図り、低ノイズ化を実現する光半導体装置
を提供する。 【解決手段】第１導電型の半導体基板２上に成膜された
第２導電型の半導体領域３と、複数の受光素子とを備え
た光半導体装置であって、前記複数の受光素子間の分離
をＬＯＣＯＳ膜６により行なう光半導体装置とする。
速度の向上を図り、低ノイズ化を実現する光半導体装置
を提供する。 【解決手段】第１導電型の半導体基板２上に成膜された
第２導電型の半導体領域３と、複数の受光素子とを備え
た光半導体装置であって、前記複数の受光素子間の分離
をＬＯＣＯＳ膜６により行なう光半導体装置とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光電変換信号を処
理する受光素子を備えた光半導体装置に関し、特に複数
の受光素子間の分離領域におけるクロストークを抑制
し、高速、低ノイズな受光素子を実現するための光半導
体装置に関するものである。
理する受光素子を備えた光半導体装置に関し、特に複数
の受光素子間の分離領域におけるクロストークを抑制
し、高速、低ノイズな受光素子を実現するための光半導
体装置に関するものである。
【０００２】
【従来の技術】従来からＣＤやＤＶＤ等の光ディスクに
おいて、ディスクから反射されたレーザ光の検出を行な
うために複数の受光領域を持つ光半導体装置が用いられ
ている。近年、光ディスク装置の小型高性能化に伴い、
外来ノイズに強く、高速の周波数特性を有する回路内蔵
の受光素子が主流となってきている。また、ＤＶＤの光
ディスク装置における高性能化のため、光半導体装置の
高速化、高感度化、低ノイズ化がより要求されている。
おいて、ディスクから反射されたレーザ光の検出を行な
うために複数の受光領域を持つ光半導体装置が用いられ
ている。近年、光ディスク装置の小型高性能化に伴い、
外来ノイズに強く、高速の周波数特性を有する回路内蔵
の受光素子が主流となってきている。また、ＤＶＤの光
ディスク装置における高性能化のため、光半導体装置の
高速化、高感度化、低ノイズ化がより要求されている。
【０００３】以下、従来の光半導体装置の構造について
説明する。
説明する。
【０００４】図６は、従来の光半導体装置における第１
の構造を示す断面図である。１０１は受光素子部であ
る。１０２はＰ型シリコンからなるＰ型半導体基板、１
０３はＰ型半導体基板１０２上に成膜されたＮ型半導体
層、１０４はＮ型半導体層１０３上に成膜された絶縁
膜、１０５は受光素子部１０１に形成された反射防止
膜、１０６は複数の受光素子間及び受光素子とトランジ
スタの間を分離するＰ＋埋め込み領域、１０７は複数の
受光素子間及び受光素子とトランジスタの間を分離する
Ｐ＋拡散領域である。１０８は受光素子部１０１のカソ
ード領域、１１１はカソード領域１０８上に形成された
カソードコンタクト領域、１１２はカソードコンタクト
領域１１１上に形成されたカソード電極である。一方、
１１４はアノード領域であるＰ型半導体基板１０２上に
選択的に形成されたアノード引き出し領域、１１５はア
ノード引き出し領域１１４上に形成されたアノードコン
タクト領域、１１６はアノードコンタクト領域１１５上
に形成されたアノード電極である。
の構造を示す断面図である。１０１は受光素子部であ
る。１０２はＰ型シリコンからなるＰ型半導体基板、１
０３はＰ型半導体基板１０２上に成膜されたＮ型半導体
層、１０４はＮ型半導体層１０３上に成膜された絶縁
膜、１０５は受光素子部１０１に形成された反射防止
膜、１０６は複数の受光素子間及び受光素子とトランジ
スタの間を分離するＰ＋埋め込み領域、１０７は複数の
受光素子間及び受光素子とトランジスタの間を分離する
Ｐ＋拡散領域である。１０８は受光素子部１０１のカソ
ード領域、１１１はカソード領域１０８上に形成された
カソードコンタクト領域、１１２はカソードコンタクト
領域１１１上に形成されたカソード電極である。一方、
１１４はアノード領域であるＰ型半導体基板１０２上に
選択的に形成されたアノード引き出し領域、１１５はア
ノード引き出し領域１１４上に形成されたアノードコン
タクト領域、１１６はアノードコンタクト領域１１５上
に形成されたアノード電極である。
【０００５】１１８はトランジスタ部である。１１９は
ＮＰＮトランジスタのＮ＋型コレクタ埋め込み領域、１
２０はＮ型コレクタ領域、１２１はＮ型コレクタ領域１
２０の周辺上に選択的に形成されたＮ＋型コレクタ引き
出し領域、１２２はＮ＋型コレクタ引き出し領域１２１
上に形成されたＮ＋型コレクタコンタクト領域、１２３
はＮ＋型コレクタコンタクト領域上に形成されたコレク
タ電極である。また、１２４はＮ型コレクタ領域１２０
に選択的に形成されたＰ型ベース領域、１２５はＰ型ベ
ース領域１２４の周辺部片側上に選択的に形成されたＰ
＋型ベースコンタクト領域、１２６はＰ＋型ベースコン
タクト領域１２５に形成されたベース電極である。一
方、１２７はＰ＋型ベースコンタクト領域１２５に対向
して選択的に形成されたＮ＋型エミッタ領域、１２８は
Ｎ＋型エミッタ領域１２７上に形成されたエミッタ電極
である。
ＮＰＮトランジスタのＮ＋型コレクタ埋め込み領域、１
２０はＮ型コレクタ領域、１２１はＮ型コレクタ領域１
２０の周辺上に選択的に形成されたＮ＋型コレクタ引き
出し領域、１２２はＮ＋型コレクタ引き出し領域１２１
上に形成されたＮ＋型コレクタコンタクト領域、１２３
はＮ＋型コレクタコンタクト領域上に形成されたコレク
タ電極である。また、１２４はＮ型コレクタ領域１２０
に選択的に形成されたＰ型ベース領域、１２５はＰ型ベ
ース領域１２４の周辺部片側上に選択的に形成されたＰ
＋型ベースコンタクト領域、１２６はＰ＋型ベースコン
タクト領域１２５に形成されたベース電極である。一
方、１２７はＰ＋型ベースコンタクト領域１２５に対向
して選択的に形成されたＮ＋型エミッタ領域、１２８は
Ｎ＋型エミッタ領域１２７上に形成されたエミッタ電極
である。
【０００６】受光素子部１０１において、光が受光領域
に入射されることによって電子正孔対が生成され、この
生成されたキャリアは逆バイアスを印加した受光素子部
１０１のＰＮ接合部近傍における空乏層内の電界により
ドリフトされて電極より光電流として出力される。一
方、キャリア濃度勾配による拡散電流も電極より光電流
として出力されるが、一般的に拡散時間はドリフト走行
時間よりも長いため応答速度を低下させる要因の一つと
なっている。
に入射されることによって電子正孔対が生成され、この
生成されたキャリアは逆バイアスを印加した受光素子部
１０１のＰＮ接合部近傍における空乏層内の電界により
ドリフトされて電極より光電流として出力される。一
方、キャリア濃度勾配による拡散電流も電極より光電流
として出力されるが、一般的に拡散時間はドリフト走行
時間よりも長いため応答速度を低下させる要因の一つと
なっている。
【０００７】第１の従来構造においては、アノード領域
となるＰ型半導体基板１０２とカソード領域１０８のＰ
Ｎ接合部近傍で吸収された光によりキャリアが生成され
て光電流として外部に出力されるので、特にシリコンに
対して光の浸入深さが深い赤外光の場合に有利な構造で
ある。また、複数の受光素子はＰＮ分離領域で素子間を
完全に分離できるという利点があるが、分離幅が比較的
広くなるため集積度を向上できない点が不利である。
となるＰ型半導体基板１０２とカソード領域１０８のＰ
Ｎ接合部近傍で吸収された光によりキャリアが生成され
て光電流として外部に出力されるので、特にシリコンに
対して光の浸入深さが深い赤外光の場合に有利な構造で
ある。また、複数の受光素子はＰＮ分離領域で素子間を
完全に分離できるという利点があるが、分離幅が比較的
広くなるため集積度を向上できない点が不利である。
【０００８】図７は、電流電圧変換の回路を示す図であ
り、１２９は受光素子、１３０は受光素子１２９に入射
される入射光（光信号）、１３１はアンプ、１３２はゲ
イン抵抗である。図７に示すような回路において受光素
子１２９に入射された光が光電変換され、この電流がト
ランジスタと容量素子と抵抗素子などで構成されるアン
プ１３１により電流電圧変換されて信号出力される。Ｃ
Ｄなどの光ピックアップ装置では、それぞれの受光領域
から出力される光電流による信号検出を行なうだけでな
く、通常、複数の受光素子を用いてレーザ光の位置や形
状の変化からトラッキング信号やフォーカス信号を得る
ことにより光ピックアップ装置を制御している。
り、１２９は受光素子、１３０は受光素子１２９に入射
される入射光（光信号）、１３１はアンプ、１３２はゲ
イン抵抗である。図７に示すような回路において受光素
子１２９に入射された光が光電変換され、この電流がト
ランジスタと容量素子と抵抗素子などで構成されるアン
プ１３１により電流電圧変換されて信号出力される。Ｃ
Ｄなどの光ピックアップ装置では、それぞれの受光領域
から出力される光電流による信号検出を行なうだけでな
く、通常、複数の受光素子を用いてレーザ光の位置や形
状の変化からトラッキング信号やフォーカス信号を得る
ことにより光ピックアップ装置を制御している。
【０００９】図８は、従来の光半導体装置における第２
の構造を示す断面図である。１０９はＮ型カソード埋め
込み領域、１１０はＮ型カソード引き出し領域、１１３
はアノード領域、１１７はＮ＋型拡散層により受光領域
を分離するＮ＋型チャネルストッパー領域である。
の構造を示す断面図である。１０９はＮ型カソード埋め
込み領域、１１０はＮ型カソード引き出し領域、１１３
はアノード領域、１１７はＮ＋型拡散層により受光領域
を分離するＮ＋型チャネルストッパー領域である。
【００１０】第２の従来構造においては、カソード領域
１０８とアノード領域１１３のＰＮ接合部近傍で光信号
を検出することになり、特にシリコンに対して光の浸入
深さが浅い赤色光や青色光の場合に有利な構造である。
また、第１の従来構造に対して、Ｎ＋型チャネルストッ
パー領域１１７により受光素子間の分離幅を比較的狭く
できる利点があるが、Ｎ＋型チャネルストッパー領域１
１７はＰ型半導体基板１０２まで到達していないため、
第１の従来構造よりも複数の受光素子の分離特性が劣る
という点が不利である。
１０８とアノード領域１１３のＰＮ接合部近傍で光信号
を検出することになり、特にシリコンに対して光の浸入
深さが浅い赤色光や青色光の場合に有利な構造である。
また、第１の従来構造に対して、Ｎ＋型チャネルストッ
パー領域１１７により受光素子間の分離幅を比較的狭く
できる利点があるが、Ｎ＋型チャネルストッパー領域１
１７はＰ型半導体基板１０２まで到達していないため、
第１の従来構造よりも複数の受光素子の分離特性が劣る
という点が不利である。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
構成では、受光素子間の分離幅が広くなるとともに、分
離部にＰＮ接合が形成されるため、クロストークの原因
となり検出精度が低下することになる。
構成では、受光素子間の分離幅が広くなるとともに、分
離部にＰＮ接合が形成されるため、クロストークの原因
となり検出精度が低下することになる。
【００１２】図５（ａ）は、光ピックアップ装置等で用
いられる受光素子部の平面図であり、３１は第１の受光
部Ａ、３２は第２の受光部Ｂ、３３は従来の分離部、３
４は本発明の分離部、３５は光スキャン方向である。図
５（ｂ）は、受光素子の光スキャン特性を示した図であ
り、３６は従来の分離部３３における光スキャン特性、
３７は従来の分離部３３との相対的な関係を示した本発
明の分離部３４におけるスキャン特性である。
いられる受光素子部の平面図であり、３１は第１の受光
部Ａ、３２は第２の受光部Ｂ、３３は従来の分離部、３
４は本発明の分離部、３５は光スキャン方向である。図
５（ｂ）は、受光素子の光スキャン特性を示した図であ
り、３６は従来の分離部３３における光スキャン特性、
３７は従来の分離部３３との相対的な関係を示した本発
明の分離部３４におけるスキャン特性である。
【００１３】図５（ａ）のように受光部と分離部を図の
矢印の方向へ光スキャンした時に、図５（ｂ）に示すよ
うに従来の分離部３３における光スキャン特性３６で
は、複数の受光素子間でのクロストークが大きくなる。
従来の分離構造では、ＰＮ接合或いは不純物濃度差を利
用したものであるため、分離領域に照射された光により
生成したキャリアは、キャリアの濃度勾配に依存した方
向へ拡散して異なる受光領域に光電流として出力され、
クロストークの原因となり検出精度が低下することにな
る。更に、埋め込み領域とカソード領域間のポテンシャ
ルバリアにより応答速度が低下するという問題もある。
また、埋め込み領域による分離領域下では半導体基板に
空乏層が形成されず、しかも不純物濃度差によりポテン
シャルバリアが形成され、分離領域直下にて生成された
キャリアがＰＮ接合部に到達するまで時間がかかるため
応答速度が低下する。更に、分離領域のＰＮ接合による
寄生容量により周波数特性が低下するという問題もあ
る。
矢印の方向へ光スキャンした時に、図５（ｂ）に示すよ
うに従来の分離部３３における光スキャン特性３６で
は、複数の受光素子間でのクロストークが大きくなる。
従来の分離構造では、ＰＮ接合或いは不純物濃度差を利
用したものであるため、分離領域に照射された光により
生成したキャリアは、キャリアの濃度勾配に依存した方
向へ拡散して異なる受光領域に光電流として出力され、
クロストークの原因となり検出精度が低下することにな
る。更に、埋め込み領域とカソード領域間のポテンシャ
ルバリアにより応答速度が低下するという問題もある。
また、埋め込み領域による分離領域下では半導体基板に
空乏層が形成されず、しかも不純物濃度差によりポテン
シャルバリアが形成され、分離領域直下にて生成された
キャリアがＰＮ接合部に到達するまで時間がかかるため
応答速度が低下する。更に、分離領域のＰＮ接合による
寄生容量により周波数特性が低下するという問題もあ
る。
【００１４】そこで、本発明は、前記従来の問題を解決
するため、入射する光の検出精度を改善し、光信号の応
答速度の向上を図り、低ノイズ化を実現する光半導体装
置を提供することを目的とする。
するため、入射する光の検出精度を改善し、光信号の応
答速度の向上を図り、低ノイズ化を実現する光半導体装
置を提供することを目的とする。
【００１５】
【課題を解決するための手段】前記目的を達成するた
め、本発明の光半導体装置は、複数の受光素子を備えた
光半導体装置であって、前記複数の受光素子間をＬＯＣ
ＯＳ膜により分離することを特徴とする。
め、本発明の光半導体装置は、複数の受光素子を備えた
光半導体装置であって、前記複数の受光素子間をＬＯＣ
ＯＳ膜により分離することを特徴とする。
【００１６】また、本発明の光半導体装置は、第１導電
型の半導体基板上に成膜された第２導電型の半導体領域
と、複数の受光素子とを備えた光半導体装置であって、
前記複数の受光素子間をＬＯＣＯＳ膜により分離するこ
とを特徴とする。
型の半導体基板上に成膜された第２導電型の半導体領域
と、複数の受光素子とを備えた光半導体装置であって、
前記複数の受光素子間をＬＯＣＯＳ膜により分離するこ
とを特徴とする。
【００１７】また、本発明の光半導体装置は、第１導電
型の半導体基板上に成膜された第２導電型の半導体領域
と、複数の受光素子とを備えた光半導体装置であって、
前記複数の受光素子間をＬＯＣＯＳ膜により分離し、前
記ＬＯＣＯＳ膜の直下に前記半導体基板に比べて高不純
物濃度の第１導電型の埋め込み領域を形成したことを特
徴とする。
型の半導体基板上に成膜された第２導電型の半導体領域
と、複数の受光素子とを備えた光半導体装置であって、
前記複数の受光素子間をＬＯＣＯＳ膜により分離し、前
記ＬＯＣＯＳ膜の直下に前記半導体基板に比べて高不純
物濃度の第１導電型の埋め込み領域を形成したことを特
徴とする。
【００１８】また、本発明の光半導体装置は、第１導電
型の半導体基板上に高不純物濃度の第２導電型の埋め込
み領域を有し、前記埋め込み領域上に成膜された第２導
電型の半導体領域と、前記第２導電型の半導体領域の表
面に第１導電型の高濃度不純物領域を形成した光半導体
装置であって、前記光半導体装置が複数の受光素子を備
え、前記複数の受光素子間をＬＯＣＯＳ膜により分離す
ることを特徴とする。
型の半導体基板上に高不純物濃度の第２導電型の埋め込
み領域を有し、前記埋め込み領域上に成膜された第２導
電型の半導体領域と、前記第２導電型の半導体領域の表
面に第１導電型の高濃度不純物領域を形成した光半導体
装置であって、前記光半導体装置が複数の受光素子を備
え、前記複数の受光素子間をＬＯＣＯＳ膜により分離す
ることを特徴とする。
【００１９】以上により、隣接した複数の受光素子を形
成する場合に各受光素子間をＬＯＣＯＳ膜で分離してい
るため、分離領域に光が入射されても分離領域において
その光によりキャリアは発生せず、隣接した受光素子間
でのクロストークを抑えられ、検出精度を格段に向上さ
せることができる。また、ＬＯＣＯＳ膜により従来構造
の分離部のＰＮ接合がなくなり、光信号の応答速度を低
下させるようなポテンシャルバリアがなくなるため、周
波数特性を向上できる。更に、ＰＮ接合による寄生容量
がなくなることで容量を低減できるため、周波数特性の
向上ができる。
成する場合に各受光素子間をＬＯＣＯＳ膜で分離してい
るため、分離領域に光が入射されても分離領域において
その光によりキャリアは発生せず、隣接した受光素子間
でのクロストークを抑えられ、検出精度を格段に向上さ
せることができる。また、ＬＯＣＯＳ膜により従来構造
の分離部のＰＮ接合がなくなり、光信号の応答速度を低
下させるようなポテンシャルバリアがなくなるため、周
波数特性を向上できる。更に、ＰＮ接合による寄生容量
がなくなることで容量を低減できるため、周波数特性の
向上ができる。
【００２０】また、本発明の光半導体装置は、前記ＬＯ
ＣＯＳ膜の幅を２μｍ以下にすることが好ましい。
ＣＯＳ膜の幅を２μｍ以下にすることが好ましい。
【００２１】また、本発明の光半導体装置は、前記ＬＯ
ＣＯＳ膜が、前記第２導電型の半導体領域を貫通してい
る構造とすることもできる。
ＣＯＳ膜が、前記第２導電型の半導体領域を貫通してい
る構造とすることもできる。
【００２２】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
説明する。
【００２３】（実施形態１）図１は、本発明の第１の実
施形態における光半導体装置の構造を示す断面図であ
る。１は受光素子部である。２はＰ型シリコンからなる
第１導電型のＰ型半導体基板、３はＰ型半導体基板２上
に成膜された第２導電型のＮ型半導体層、４はＮ型半導
体層３上に成膜された絶縁膜、５は受光素子部１に形成
された反射防止膜、６は複数の受光素子間及び受光素子
とトランジスタの間を分離するＬＯＣＯＳ膜である。Ｌ
ＯＣＯＳ膜による分離は、シリコン基板に形成したシリ
コン窒化膜（図示せず）をマスクとして選択的にシリコ
ン基板を熱酸化し、厚い酸化膜（絶縁膜）で素子間分離
を行なうものである。
施形態における光半導体装置の構造を示す断面図であ
る。１は受光素子部である。２はＰ型シリコンからなる
第１導電型のＰ型半導体基板、３はＰ型半導体基板２上
に成膜された第２導電型のＮ型半導体層、４はＮ型半導
体層３上に成膜された絶縁膜、５は受光素子部１に形成
された反射防止膜、６は複数の受光素子間及び受光素子
とトランジスタの間を分離するＬＯＣＯＳ膜である。Ｌ
ＯＣＯＳ膜による分離は、シリコン基板に形成したシリ
コン窒化膜（図示せず）をマスクとして選択的にシリコ
ン基板を熱酸化し、厚い酸化膜（絶縁膜）で素子間分離
を行なうものである。
【００２４】７は受光素子部１のカソード領域、１０は
カソード領域７上に形成されたカソードコンタクト領
域、１１はカソードコンタクト領域１０上に形成された
カソード電極である。一方、１３はアノード領域である
Ｐ型半導体基板２上に選択的に形成されたアノード引き
出し領域、１４はアノード引き出し領域１３上に形成さ
れたアノードコンタクト領域、１５はアノードコンタク
ト領域１４上に形成されたアノード電極である。
カソード領域７上に形成されたカソードコンタクト領
域、１１はカソードコンタクト領域１０上に形成された
カソード電極である。一方、１３はアノード領域である
Ｐ型半導体基板２上に選択的に形成されたアノード引き
出し領域、１４はアノード引き出し領域１３上に形成さ
れたアノードコンタクト領域、１５はアノードコンタク
ト領域１４上に形成されたアノード電極である。
【００２５】１６はトランジスタ部である。１７はＮ＋
型コレクタ埋め込み領域、１８はＮ型コレクタ領域、１
９はＮ型コレクタ領域１８の周辺上に選択的に形成され
たＮ＋型コレクタ引き出し領域、２０はＮ＋型コレクタ
引き出し領域１９上に形成されたＮ＋型コレクタコンタ
クト領域、２１はＮ＋型コレクタコンタクト領域２０上
に形成されたコレクタ電極である。また、２２はＮ型コ
レクタ領域１８に選択的に形成されたＰ型ベース領域、
２３はＰ型ベース領域２２の周辺部片側上に選択的に形
成されたＰ＋型ベースコンタクト領域、２４はＰ＋型ベ
ースコンタクト領域２３に形成されたベース電極であ
る。一方、２５はＰ＋型ベースコンタクト領域２３に対
向して選択的に形成されたＮ＋型エミッタ領域、２６は
Ｎ＋型エミッタ領域２５上に形成されたエミッタ電極で
ある。
型コレクタ埋め込み領域、１８はＮ型コレクタ領域、１
９はＮ型コレクタ領域１８の周辺上に選択的に形成され
たＮ＋型コレクタ引き出し領域、２０はＮ＋型コレクタ
引き出し領域１９上に形成されたＮ＋型コレクタコンタ
クト領域、２１はＮ＋型コレクタコンタクト領域２０上
に形成されたコレクタ電極である。また、２２はＮ型コ
レクタ領域１８に選択的に形成されたＰ型ベース領域、
２３はＰ型ベース領域２２の周辺部片側上に選択的に形
成されたＰ＋型ベースコンタクト領域、２４はＰ＋型ベ
ースコンタクト領域２３に形成されたベース電極であ
る。一方、２５はＰ＋型ベースコンタクト領域２３に対
向して選択的に形成されたＮ＋型エミッタ領域、２６は
Ｎ＋型エミッタ領域２５上に形成されたエミッタ電極で
ある。
【００２６】本実施形態１の構造においては、アノード
領域となるＰ型半導体基板２とカソード領域７のＰＮ接
合部近傍で吸収された光によりキャリアが生成されて光
電流として外部に出力されるので、特にシリコンに対し
て光の浸入深さが深い赤外光の場合に有利な構造であ
る。本実施形態１では複数の受光素子がＬＯＣＯＳ膜６
によって電気的に分離されるため、分離領域に入射され
る光電信号のクロストークを抑制できることになる。更
に、分離が絶縁膜であるためＰＮ接合容量がなくなり受
光素子の寄生容量が低減され、ｆ＝２π／ＲＣ（Ｒはシ
リーズ抵抗、ＣはＰＮ接合容量）の式で表される受光素
子の周波数特性が向上することになる。
領域となるＰ型半導体基板２とカソード領域７のＰＮ接
合部近傍で吸収された光によりキャリアが生成されて光
電流として外部に出力されるので、特にシリコンに対し
て光の浸入深さが深い赤外光の場合に有利な構造であ
る。本実施形態１では複数の受光素子がＬＯＣＯＳ膜６
によって電気的に分離されるため、分離領域に入射され
る光電信号のクロストークを抑制できることになる。更
に、分離が絶縁膜であるためＰＮ接合容量がなくなり受
光素子の寄生容量が低減され、ｆ＝２π／ＲＣ（Ｒはシ
リーズ抵抗、ＣはＰＮ接合容量）の式で表される受光素
子の周波数特性が向上することになる。
【００２７】図２（ａ）は、光を照射した受光素子部の
平面図であり、３８は第１の受光部Ａ、３９は第２の受
光部Ｂ、４０は受光素子間の分離部、４１は受光部の中
央に光を照射したビーム位置１、４２は分離部に光を照
射したビーム位置２を示す。図２（ｂ）は、従来の分離
部における周波数特性を示す図である。図２（ｃ）は、
本発明の分離部における周波数特性を示す図である。
平面図であり、３８は第１の受光部Ａ、３９は第２の受
光部Ｂ、４０は受光素子間の分離部、４１は受光部の中
央に光を照射したビーム位置１、４２は分離部に光を照
射したビーム位置２を示す。図２（ｂ）は、従来の分離
部における周波数特性を示す図である。図２（ｃ）は、
本発明の分離部における周波数特性を示す図である。
【００２８】図２（ａ）のように受光部の中央と分離部
に照射したとき、図２（ｂ）のように従来の分離部では
周波数特性が低下するのに対して、図２（ｃ）のように
本発明の分離部では周波数特性が低下しないという利点
がある。
に照射したとき、図２（ｂ）のように従来の分離部では
周波数特性が低下するのに対して、図２（ｃ）のように
本発明の分離部では周波数特性が低下しないという利点
がある。
【００２９】（実施形態２）図３は、本発明における第
２の実施形態における光半導体装置の構造を示す断面図
であり、２７はＬＯＣＯＳ膜６直下の第１導電型のＰ＋
型埋め込み領域である。その他の構成は、実施形態１と
同じである。
２の実施形態における光半導体装置の構造を示す断面図
であり、２７はＬＯＣＯＳ膜６直下の第１導電型のＰ＋
型埋め込み領域である。その他の構成は、実施形態１と
同じである。
【００３０】本実施形態２においては、受光領域のＬＯ
ＣＯＳ膜６直下にＰ＋型埋め込み領域２７を形成してい
ることを特徴とし、Ｐ＋型埋め込み領域２７の不純物濃
度をＰ型半導体基板２より高くすることによって、ポテ
ンシャルバリアが高くなるため、ＬＯＣＯＳ膜６直下で
発生したキャリアによるリーク電流を抑制することが可
能になり、クロストークを低減することができる。
ＣＯＳ膜６直下にＰ＋型埋め込み領域２７を形成してい
ることを特徴とし、Ｐ＋型埋め込み領域２７の不純物濃
度をＰ型半導体基板２より高くすることによって、ポテ
ンシャルバリアが高くなるため、ＬＯＣＯＳ膜６直下で
発生したキャリアによるリーク電流を抑制することが可
能になり、クロストークを低減することができる。
【００３１】（実施形態３）図４は、本発明における第
３の実施形態における光半導体装置の構造を示す断面図
である。８は応答速度を改善するためのカソード埋め込
み領域、９はカソード埋め込み領域８上に選択的に形成
されたカソード引き出し領域である。一方、１２はＮ型
半導体層３の表面からの拡散深さが浅く、高不純物濃度
としたアノード領域である。２８はＰ＋型引き出し領
域、２９はＰ＋型コンタクト領域、３０はグランド電極
である。本実施形態３の構造においては、カソード領域
７とアノード領域１２のＰＮ接合部近傍で吸収された光
によりキャリアが生成されて光電流として外部に出力さ
れるので、特にシリコンに対して光の浸入深さが浅い赤
色光や青色光の場合に有利な構造である。本実施形態３
では、従来構造と比較して複数の受光素子がＬＯＣＯＳ
膜６によって電気的に完全に分離されるため、分離領域
に入射される光電信号のクロストークを抑制できること
になる。また、複数の受光素子におけるアノード間隔を
従来構造と比較して格段に狭くすることが可能になるた
め、受光素子部１において集積度の向上と配列自由度の
向上が実現できる。
３の実施形態における光半導体装置の構造を示す断面図
である。８は応答速度を改善するためのカソード埋め込
み領域、９はカソード埋め込み領域８上に選択的に形成
されたカソード引き出し領域である。一方、１２はＮ型
半導体層３の表面からの拡散深さが浅く、高不純物濃度
としたアノード領域である。２８はＰ＋型引き出し領
域、２９はＰ＋型コンタクト領域、３０はグランド電極
である。本実施形態３の構造においては、カソード領域
７とアノード領域１２のＰＮ接合部近傍で吸収された光
によりキャリアが生成されて光電流として外部に出力さ
れるので、特にシリコンに対して光の浸入深さが浅い赤
色光や青色光の場合に有利な構造である。本実施形態３
では、従来構造と比較して複数の受光素子がＬＯＣＯＳ
膜６によって電気的に完全に分離されるため、分離領域
に入射される光電信号のクロストークを抑制できること
になる。また、複数の受光素子におけるアノード間隔を
従来構造と比較して格段に狭くすることが可能になるた
め、受光素子部１において集積度の向上と配列自由度の
向上が実現できる。
【００３２】前記実施形態１〜３の構造においては、Ｌ
ＯＣＯＳ膜の幅を２μｍ以下とすることが可能になり、
従来構造と比較して入射する光の検出精度が改善される
だけでなく、集積度を上げることと、受光素子間の分離
幅の制限が低減されるため、所望の受光部の設計ができ
るという利点がある。
ＯＣＯＳ膜の幅を２μｍ以下とすることが可能になり、
従来構造と比較して入射する光の検出精度が改善される
だけでなく、集積度を上げることと、受光素子間の分離
幅の制限が低減されるため、所望の受光部の設計ができ
るという利点がある。
【００３３】また、実施形態１及び実施形態２の構造に
おいて、ＬＯＣＯＳ膜がＮ型半導体層３を貫通している
場合には、複数の受光素子間が電気的に分離されるた
め、従来構造と比較して格段にクロストークを低減する
ことができ、光信号の応答速度の向上を実現できるとい
う利点がある。
おいて、ＬＯＣＯＳ膜がＮ型半導体層３を貫通している
場合には、複数の受光素子間が電気的に分離されるた
め、従来構造と比較して格段にクロストークを低減する
ことができ、光信号の応答速度の向上を実現できるとい
う利点がある。
【００３４】更に、実施形態１及び実施形態２の構造に
おいて、ＬＯＣＯＳ膜６がＮ型半導体層３を貫通しない
場合には、例えばＬＯＣＯＳ膜６直下にＰ＋型埋め込み
領域を形成したり、Ｎ型半導体層３を高比抵抗にして受
光素子間におけるクロストークを低減することができ
る。本実施形態は、Ｎ型半導体層３が厚い場合にＬＯＣ
ＯＳ膜がＮ型半導体層３を貫通させることが難しい場合
に適しており、従来構造と比較してクロストークを低減
することができ、光信号の応答速度の向上を実現できる
という利点がある。
おいて、ＬＯＣＯＳ膜６がＮ型半導体層３を貫通しない
場合には、例えばＬＯＣＯＳ膜６直下にＰ＋型埋め込み
領域を形成したり、Ｎ型半導体層３を高比抵抗にして受
光素子間におけるクロストークを低減することができ
る。本実施形態は、Ｎ型半導体層３が厚い場合にＬＯＣ
ＯＳ膜がＮ型半導体層３を貫通させることが難しい場合
に適しており、従来構造と比較してクロストークを低減
することができ、光信号の応答速度の向上を実現できる
という利点がある。
【００３５】なお、上述の実施形態１〜３では第１導電
型の半導体基板をＰ型半導体基板として、第２導電型の
半導体層をＮ型半導体層とした事例で説明したが、Ｐ型
とＮ型を交互に置き換えて実施した場合においても、前
記の実施形態と同様の効果が得られる。
型の半導体基板をＰ型半導体基板として、第２導電型の
半導体層をＮ型半導体層とした事例で説明したが、Ｐ型
とＮ型を交互に置き換えて実施した場合においても、前
記の実施形態と同様の効果が得られる。
【００３６】
【発明の効果】以上のように本発明は、複数の受光領域
間の分離領域に前記ＬＯＣＯＳ膜を形成することによ
り、受光領域間のクロストークを低減することで検出精
度が向上し、更に周波数特性が向上する光半導体装置を
実現することができる。また、受光領域間の分離領域に
前記ＬＯＣＯＳ膜を用いることで、複数の受光素子の配
列に自由度が増し、従来と比較して近接した配置が可能
となるため、集積度の向上とクロストークの低減を同時
に実現できる。
間の分離領域に前記ＬＯＣＯＳ膜を形成することによ
り、受光領域間のクロストークを低減することで検出精
度が向上し、更に周波数特性が向上する光半導体装置を
実現することができる。また、受光領域間の分離領域に
前記ＬＯＣＯＳ膜を用いることで、複数の受光素子の配
列に自由度が増し、従来と比較して近接した配置が可能
となるため、集積度の向上とクロストークの低減を同時
に実現できる。
【図１】本発明の第１の実施形態における光半導体装置
の構造を示す断面図である。
の構造を示す断面図である。
【図２（ａ）】光を照射した受光素子部の平面図であ
る。
る。
【図２（ｂ）】従来の分離部における周波数特性を示す
図である。
図である。
【図２（ｃ）】本発明の分離部における周波数特性を示
す図である。
す図である。
【図３】本発明の第２の実施形態における光半導体装置
の構造を示す断面図である。
の構造を示す断面図である。
【図４】本発明の第３の実施形態における光半導体装置
の構造を示す断面図である。
の構造を示す断面図である。
【図５（ａ）】受光素子部の平面図である。
【図５（ｂ）】受光素子の光スキャン特性を示した図で
ある。
ある。
【図６】従来の光半導体装置の第１の構造を示す断面図
である。
である。
【図７】電流電圧変換の回路図である。
【図８】従来の光半導体装置の第２の構造を示す断面図
である。
である。
１ 受光素子部 ２ Ｐ型半導体基板 ３ Ｎ型半導体層 ４ 絶縁膜 ５ 反射防止膜 ６ ＬＯＣＯＳ膜 ７ カソード領域 ８ カソード埋め込み領域 ９ カソード引き出し領域 １０ カソードコンタクト領域 １１ カソード電極 １２ アノード領域 １３ アノード引き出し領域 １４ アノードコンタクト領域 １５ アノード電極 １６ トランジスタ部 １７ Ｎ＋型コレクタ埋め込み領域 １８ Ｎ型コレクタ領域 １９ Ｎ＋型コレクタ引き出し領域 ２０ Ｎ＋型コレクタコンタクト領域 ２１ コレクタ電極 ２２ Ｐ型ベース領域 ２３ Ｐ＋型ベースコンタクト領域 ２４ ベース電極 ２５ Ｎ＋型エミッタ領域 ２６ エミッタ電極 ２７ Ｐ＋型埋め込み領域 ２８ Ｐ＋型引き出し領域 ２９ Ｐ＋型コンタクト領域 ３０ グランド電極 ３１ 受光部Ａ ３２ 受光部Ｂ ３３ 従来の分離部 ３４ 本発明の分離部 ３５ 光スキャン方向 ３６ 従来の分離部におけるスキャン特性 ３７ 本発明の分離部におけるスキャン特性 ３８ 受光部Ａ ３９ 受光部Ｂ ４０ 分離部 ４１ ビーム位置１ ４２ ビーム位置２ １０１ 受光素子部 １０２ Ｐ型半導体基板 １０３ Ｎ型半導体層 １０４ 絶縁膜 １０５ 反射防止膜 １０６ Ｐ＋埋め込み領域 １０７ Ｐ＋拡散領域 １０８ カソード領域 １０９ Ｎ型カソード埋め込み領域 １１０ Ｎ型カソード引き出し領域 １１１ カソードコンタクト領域 １１２ カソード電極 １１３ アノード領域 １１４ アノード引き出し領域 １１５ アノードコンタクト領域 １１６ アノード電極 １１７ Ｎ＋型チャネルストッパー領域 １１８ トランジスタ部 １１９ Ｎ＋型コレクタ埋め込み領域 １２０ Ｎ型コレクタ領域 １２１ Ｎ＋型コレクタ引き出し領域 １２２ Ｎ＋型コレクタコンタクト領域 １２３ コレクタ電極 １２４ Ｐ型ベース領域 １２５ Ｐ＋型ベースコンタクト領域 １２６ ベース電極 １２７ Ｎ＋型エミッタ領域 １２８ エミッタ電極 １２９ 受光素子 １３０ 入射光 １３１ アンプ １３２ ゲイン抵抗
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 31/10 (72)発明者 岩井 誉貴 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 4M108 AB04 AB34 AD11 AD14 4M118 AA05 AA10 AB10 BA02 CA03 DD09 FC09 FC18 5F032 AA14 AB02 BA01 BB01 CA18 CA21 5F049 MA02 NA03 NA04 NA19 NB08 RA04 RA06 SS02 UA01 5F082 AA17 AA36 BA04 BA11 BC01 BC11 FA20
Claims (6)
- 【請求項１】 複数の受光素子を備えた光半導体装置で
あって、前記複数の受光素子間をＬＯＣＯＳ膜により分
離することを特徴とする光半導体装置。 - 【請求項２】 第１導電型の半導体基板上に成膜された
第２導電型の半導体領域と、複数の受光素子とを備えた
光半導体装置であって、前記複数の受光素子間をＬＯＣ
ＯＳ膜により分離することを特徴とする光半導体装置。 - 【請求項３】 第１導電型の半導体基板上に成膜された
第２導電型の半導体領域と、複数の受光素子とを備えた
光半導体装置であって、前記複数の受光素子間をＬＯＣ
ＯＳ膜により分離し、前記ＬＯＣＯＳ膜の直下に前記半
導体基板に比べて高不純物濃度の第１導電型の埋め込み
領域を形成したことを特徴とする光半導体装置。 - 【請求項４】 第１導電型の半導体基板上に高不純物濃
度の第２導電型の埋め込み領域を有し、前記埋め込み領
域上に成膜された第２導電型の半導体領域と、前記第２
導電型の半導体領域の表面に第１導電型の高濃度不純物
領域を形成した光半導体装置であって、前記光半導体装
置が複数の受光素子を備え、前記複数の受光素子間をＬ
ＯＣＯＳ膜により分離することを特徴とする光半導体装
置。 - 【請求項５】 前記ＬＯＣＯＳ膜の幅を２μｍ以下にし
た請求項１〜４のいずれかに記載の光半導体装置。 - 【請求項６】 前記ＬＯＣＯＳ膜が、前記第２導電型の
半導体領域を貫通している請求項２〜４のいずれかに記
載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001081469A JP2002280536A (ja) | 2001-03-21 | 2001-03-21 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001081469A JP2002280536A (ja) | 2001-03-21 | 2001-03-21 | 光半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002280536A true JP2002280536A (ja) | 2002-09-27 |
Family
ID=18937576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001081469A Pending JP2002280536A (ja) | 2001-03-21 | 2001-03-21 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002280536A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049460A1 (ja) * | 2002-11-28 | 2004-06-10 | Matsushita Electric Industrial Co., Ltd. | 光半導体装置 |
| JP2007227750A (ja) * | 2006-02-24 | 2007-09-06 | Seiko Instruments Inc | 半導体装置及び半導体装置の製造方法 |
-
2001
- 2001-03-21 JP JP2001081469A patent/JP2002280536A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049460A1 (ja) * | 2002-11-28 | 2004-06-10 | Matsushita Electric Industrial Co., Ltd. | 光半導体装置 |
| JP2007227750A (ja) * | 2006-02-24 | 2007-09-06 | Seiko Instruments Inc | 半導体装置及び半導体装置の製造方法 |
| JP4584159B2 (ja) * | 2006-02-24 | 2010-11-17 | セイコーインスツル株式会社 | 半導体装置及び半導体装置の製造方法 |
| US8022492B2 (en) | 2006-02-24 | 2011-09-20 | Seiko Instruments Inc. | Semiconductor device for performing photoelectric conversion |
| TWI406429B (zh) * | 2006-02-24 | 2013-08-21 | Seiko Instr Inc | 半導體裝置及製造半導體裝置的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4131031B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| JP3317942B2 (ja) | 半導体装置およびその製造方法 | |
| US7736923B2 (en) | Optical semiconductor device and method for fabricating the same | |
| JP2009218457A (ja) | 光半導体装置 | |
| JP4131059B2 (ja) | 受光素子を有する半導体装置、光学ピックアップ装置、および受光素子を有する半導体装置の製造方法 | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| US20090115016A1 (en) | Optical semiconductor device and method for manufacturing the same | |
| US20090261441A1 (en) | Optical semiconductor device | |
| JP4083553B2 (ja) | 光半導体装置 | |
| US7135349B2 (en) | Photodiode and method of fabricating the same | |
| JP2007317975A (ja) | 光半導体装置 | |
| JP2002280536A (ja) | 光半導体装置 | |
| JP2006210494A (ja) | 光半導体装置 | |
| JPH1146010A (ja) | アバランシェフォトダイオード | |
| JP2007129024A (ja) | 半導体装置 | |
| JP2004260181A (ja) | 受光素子及びその製造方法及びそれを適用した光電子集積回路 | |
| JP4100474B2 (ja) | 光半導体装置及びその製造方法 | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JP2957834B2 (ja) | 回路内蔵受光素子 | |
| JPS6057234B2 (ja) | 電荷結合型半導体ホトダイオード | |
| JPH05145051A (ja) | 光半導体装置 | |
| JP3544567B2 (ja) | 回路内蔵受光素子 | |
| JPH09321265A (ja) | 半導体装置 | |
| JP2004119632A (ja) | 回路内蔵受光素子およびその検査方法 | |
| JP3086514B2 (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050815 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |