JPH11312823A

JPH11312823A - 受光素子

Info

Publication number: JPH11312823A
Application number: JP10119733A
Authority: JP
Inventors: Isamu Okubo; 勇大久保; Naoki Fukunaga; 直樹福永
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-04-28
Filing date: 1998-04-28
Publication date: 1999-11-09

Abstract

(57)【要約】【課題】高周波ノイズ特性が改善される受光素子を提
供する。【解決手段】本発明による受光素子は、第１導電型を
有する半導体基板１と、該半導体基板１上に形成された
第２導電型を有する第１の半導体層４と、該第１の半導
体層４の表面から該半導体基板１の表面に達するように
形成され、該第１の半導体層４を複数の第１の領域に分
割する該第１導電型を有する第２の半導体層５と、を備
えた受光素子であって、該複数の第１の領域と、該半導
体基板１の該複数の第１の領域の下に位置する部分と、
によって信号光を検出する複数のフォトダイオード部が
構成され、該第１の半導体層４の表面に、該第１導電型
を有する第３の半導体層１６がさらに設けられており、
該第３の半導体層１６は、該第１の半導体層４に電気的
に接続されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換信号を処
理する回路を内蔵した回路内蔵受光素子に関し、特に、
受光領域が複数の光検出部に分割された分割フォトダイ
オードにおいて、書き込み可能ディスク等、フォトダイ
オードに入射される光量が大きい場合の信号処理時の応
答速度と高周波ノイズ特性の向上に関する。

【０００２】

【従来の技術】分割フォトダイオードは、たとえば光ピ
ックアップの信号検出用素子として従来から用いられて
いる。近年、光ディスク装置の小型高性能化に伴い、光
ピックアップの小型軽量化が重要となっている。これを
実現するために、トラッキングビームを生成するための
機能、光分岐を行うための機能、誤差信号を生成するた
めの機能を１つのホログラム素子に集積化し、レーザダ
イオード及びフォトダイオード等を１つのパッケージ
（図示せず）内に収容し、上記ホログラム素子をパッケ
ージ上面に配した構造の光モジュールが提案されてい
る。

【０００３】図４は、上記ピックアップ光学系の概略構
成を示す。この光学系における信号検出原理を、以下に
簡単に説明する。レーザダイオードＬＤから出射された
光は、ホログラム素子３１の裏面側に配置されたトラッ
キングビーム生成用回折格子３０により、二つのトラッ
キング用副ビームと情報信号読みだし用主ビームとの三
つの光ビームに分けられる。そして上記パッケージ上面
のホログラム素子３１を０次光として透過したこれらの
光は、コリメートレンズ３２で平行光に変換された後、
対物レンズ３３によってディスク３４上に集光される。
このディスク３４上のピットによる変調を受けた反射光
は、対物レンズ３３、コリメートレンズ３２を透過した
後、ホログラム素子３１によって回折され、１次回折光
として、分割された５つの光検出部（以下、光検出フォ
トダイオード部という。）Ｄ１〜Ｄ５を有する５分割フ
ォトダイオードＰＤ上に導かれる。ここで上記ホログラ
ム素子３１は、回折周期の異なる二つの領域からなり、
主ビームの反射光のうち、その一方の領域に入射したも
のが、上記光検出部Ｄ２及びＤ３を分割する分割線上
に、上記主ビームの反射光のうち、他方の領域に入射し
たものが光検出部Ｄ４上に集光されるようになってい
る。また、副ビームの反射光は上記ホログラム素子３１
によりそれぞれ光検出部Ｄ１、Ｄ５上に集光される。

【０００４】上記光学系は、ホログラム素子３１とディ
スク３４との距離の変化に応じて、主ビームの反射光の
フォトダイオードＰＤ上での位置が光検出フォトダイオ
ード部Ｄ２、Ｄ３の並ぶ方向に変化するようになってお
り、主ビームの焦点がディスク上で合っている時は、そ
の反射光が上記光検出フォトダイオード部Ｄ２とＤ３の
間の分割部分に入射するようになっている。

【０００５】５分割フォトダイオードＰＤの、上記各光
検出部Ｄ１〜Ｄ５に対応する出力をＳ１〜Ｓ５とする
と、フォーカス誤差信号ＦＥＳは、ＦＥＳ＝Ｓ２−Ｓ３で与えられる。一方、トラッキング誤差はいわゆる３ビ
ーム法で検出される。２つのトラッキング用副ビームは
それぞれ光検出部Ｄ１、Ｄ５上に集光されるので、トラ
ッキング誤差信号ＴＥＳは、ＴＥＳ＝Ｓ１−Ｓ５で与えられる。この誤差信号ＴＥＳが０であるとき、主
ビームが照射すべきトラック上に位置していることにな
る。また、再生信号ＲＦは、主ビームの反射光を受光す
る光検出部Ｄ２〜Ｄ４の出力の総和としてＲＦ＝Ｓ２＋Ｓ３＋Ｓ４で与えられる。

【０００６】図５及び６は、上記光学系の構成に組み込
まれる５分割フォトダイオード素子ＰＤの構造を示す。
図５は平面図であり、図６は図５に示されるＶI−ＶI線
に沿った断面構造を示す図である。この５分割フォトダ
イオードの形状は、上記光学系により決まり、図５では
縦長の形状を有する。このような分割フォトダイオード
素子は、例えば特開平８−３２１００号公報に開示され
ている。

【０００７】図５に示されるように、上記従来の光検出
用の５分割フォトダイオードＰＤは、光検出フォトダイ
オード部Ｄ１〜Ｄ５と、各光検出フォトダイオード部Ｄ
１〜Ｄ５に共通のアノード電極２０２と、各光検出フォ
トダイオード部Ｄ１〜Ｄ５に対応するカソード電極２０
３ａ〜２０３ｅとを有する。この図では、メタル処理工
程以後の工程により形成される構造、例えば多層配線、
保護膜等は省略している。

【０００８】以下に、図７（ａ）〜（ｄ）を参照しなが
ら、上記フォトダイオードＰＤの製造方法を説明する。
図７（ａ）に示すように、例えばＰ型シリコン基板１上
の、光検出フォトダイオード部を形成すべき部分（フォ
トダイオード形成予定領域）の一部にＮ型埋め込み拡散
層３を形成する。さらに、Ｐ型半導体基板１上の、光検
出部を分割する分割部となる領域に、Ｐ型埋め込み拡散
層２を形成する。

【０００９】次に、図７（ｂ）に示すように、Ｐ型半導
体基板１の表面全面にＮ型エピタキシャル層４を形成す
る。ついで、図７（ｃ）に示されるように、Ｎ型エピタ
キシャル層４の表面からＰ型埋め込み拡散層２に対応す
る部分にＰ型分離拡散層５を形成する。これにより、電
気的に分離された光検出部Ｄ１〜Ｄ５が形成される。次
いで、Ｎ型エピタキシャル層４の表面および光検出部Ｄ
１〜Ｄ５の分割部となるＰ型分離拡散層５の表面にＰ型
拡散層６を形成する（図７（ｃ）。次いで、図７（ｄ）
に示すように、Ｐ型拡散層６の形成時に表面に形成され
た酸化膜７のうち、Ｐ型拡散層６の表面の受光領域に対
応する部分を除去して、基板表面の全面に窒化膜８を形
成する。この際、該窒化膜８の膜厚は、これが反射防止
膜となるよう、レーザダイオードの波長に合わせて設定
される。

【００１０】次いで、上記窒化膜８及び酸化膜７に電極
の形成のための窓を開口して、電極配線９ａを形成する
（図６を参照）。それと同時に、窒化膜８の表面の信号
光があたらない部分に金属膜９を形成して、図６に示す
構造の５分割フォトダイオードを得る。なお、信号処理
回路部分（図示せず）は、通常のバイポーラＩＣプロセ
スにより上記半導体基板１上に作製される。

【００１１】上記構成において、実際に集光ビームが当
たるフォトダイオードの光検出部Ｄ２及びＤ３間の分割
部で、集光ビームの受光面での反射は窒化膜８により低
反射に抑えられるため、フォトダイオードの高感度化が
実現できる。また、信号光が当たらない部分に、ここで
は光検出部Ｄ１とＤ２の間、及び光検出部Ｄ３とＤ５の
間に金属膜９が形成されているため、迷光などの影響を
受けにくくなり、フォトダイオードのＳ／Ｎを向上する
ことができる。

【００１２】また、応答速度の改善手段として、上記従
来技術において、第１導電型（Ｐ型）半導体基板１の表
面領域に第２導電型（Ｎ型）半導体埋め込み層３を形成
することによって、ＰＮ接合位置を受光素子表面からよ
り深い位置になるようにしている。このことによって、
深い位置で発生する光キャリアが捕獲され、さらに深い
位置で発生する光キャリアが接合まで到達するのにかか
る時間が短縮されることで応答速度特性が改善される。

【００１３】また、上記従来技術のように、不純物濃度
の高いＮ型埋込層３が存在する場合、高濃度Ｎ型埋込層
３のＮ＋拡散の濃度勾配は、Ｎ型エピタキシャル層４の
表面領域で発生する光キャリアに対して、ポテンシャル
バリアとして働く。このため、上記光キャリアが半導体
基板１側に移動するのに埋め込み層３を迂回するので、
キャリアが移動する距離が長くなり応答が遅くなる。こ
のことを防ぐために、Ｎ型エピタキシャル層４の表面に
Ｐ型拡散層６を形成し、Ｐ型拡散層６を半導体基板１と
電気的に短絡させることで、上記Ｎ＋拡散により発生す
る上記光キャリアを引き抜き、応答特性を改善してい
る。

【００１４】また、特開平９−１５３６０５号公報にお
いて、第１導電型半導体基板の比抵抗を高く設定するこ
とで、第１導電型半導体基板内に広がる空乏層を広がり
やすくし、空乏層内でキャリアが遠くまで移動できるよ
うにすることによって、基板内で発生したキャリアの移
動速度が速くなり応答特性が改善できる。これと同時
に、基板の比抵抗を高くすることで、第１導電型半導体
基板と第２導電型半導体層とによって形成される接合容
量が小さくなるため、高周波ノイズ特性も向上する。

【００１５】

【発明が解決しようとする課題】書き込み可能ディスク
等の信号処理には、フォトダイオードに１００μＷ以上
の大きな光量の光が照射されることになる。これは、デ
ィスクにデータを書き込む時に、レーザ光によりディス
ク表面の相変換を行うため、レーザの出射光量が大きく
なる。この場合、ディスクで反射された大光量のレーザ
光は、信号処理を行うフォトダイオードに照射される。
しかし、図８に示すように、フォトダイオードに入射さ
れる光量が大きいと応答が遅くなることがわかった。特
に基板比抵抗が高いほど光量が大きい時の応答が遅くな
る。

【００１６】フォトダイオードに光が入射されると、キ
ャリアが発生するが、入射される光量が大きくなると、
発生するキャリアが多くなり、基板内にキャリアが蓄積
される。蓄積されたキャリアにより、基板のポテンシャ
ルは光照射された部分近傍で変化し、光キャリアの移動
に寄与する電界が部分的に弱くなる。この部分で発生し
たキャリアの移動速度が遅くなり、応答が遅くなる。ま
たこの場合、基板の空乏層の拡がりが大きく、空乏層の
電界強度が弱くなるため、キャリアの蓄積が起こりやす
くなる。

【００１７】従って、書き込み可能ディスク等の光量の
大きい用途に使用されるフォトダイオードの応答を速く
するためには、４０Ωｃｍ程度以下の比抵抗の低い基板
を用いる必要がある。しかし基板の比低抗が低くなる
と、フォトダイオードの接合容量が大きくなり、高周波
ノイズ特性が低下してしまう。

【００１８】高周波ノイズ特性は、フォトダイオードの
接合容量が大きいほど悪くなる。その理由は次のように
考えられる。図９は、光ピックアップに用いられる回路
内蔵受光素子の回路構成を、高周波ノイズに関する要素
を含む簡単な等価回路であらわしたものである。上記回
路内蔵受光素子には、アンプ等の信号処理回路ＳＣの前
段は帰還回路（Ｒｆ）が設けられているため、この等価
回路では、信号処理回路の入力には、分割フォトダイオ
ードの容量Ｃ_PDと帰還回路の抵抗Ｒｆとが並列に接続さ
れている。なお、図中、Ｖは上記アンプ等の信号処理回
路の基準電圧である。

【００１９】そして、このような等価回路におけるノイ
ズは次の式（１）であらわすことができる。

【００２０】

【数１】式（１）における変数および定数は以下の通りである。ｉ_n：信号処理回路全体に対する入力換算ノイズ電流源
の出力電流（複素数）ｉ_na：帰還回路に対する入力換算ノイズ電流源の出力電
流（複素数）Ｖ_na：帰還回路に対する入力換算ノイズ電圧源の出力電
圧（複素数） Δｆ：信号処理回路で扱う信号の周波数帯域Ｒｆ：帰還回路の抵抗（フィードバック抵抗）Ｃ_PD：フォトダイオードの容量ｋ：ボルツマン定数Ｔ：絶対温度 ω＝２πｆ：角速度ｆ：信号の周波数式（１）の第１項はショットノイズを示し、第２項は高
周波ノイズ、第３項が熱雑音を示している。このうちシ
ョットノイズと熱雑音は周波数に依存しない。式（１）
から分かるように、周波数依存性のある第２項は、負荷
抵抗Ｒｆとフォトダイオードの容量Ｃ_PDに依存してい
る。負荷抵抗Ｒｆは増幅回路（信号処理回路）ＳＣの増
幅率に関係するため、その値は自由には変えられないも
のである。したがって、高周波ノイズレベルを低減する
には、フォトダイオードの容量Ｃ _PDを低減する必要があ
る。

【００２１】上記の通り、フォトダイオードに入射され
る光量が大きいと応答が遅くなる。特に、基板比抵抗が
高いほど光量が大きい時の応答が遅くなる。このため、
フォトダイオードに入射される光量が大きい場合の応答
特性を改善するために、第１導電型半導体基板の比抵抗
を４０Ω程度以下に設定する。こうすると、接合容量が
大きくなり高周波ノイズ特性が劣化してしまう。

【００２２】本発明は、上記事情に鑑みてなされたもの
であって、その目的とするところは、書き込み可能ディ
スク等の光量の大きい場合に使用されるフォトダイオー
ドについて速い応答を実現し、高周波ノイズ特性を改善
できる受光素子を提供することにある。

【００２３】

【課題を解決するための手段】本発明による受光素子
は、第１導電型を有する半導体基板と、該半導体基板上
に形成された第２導電型を有する第１の半導体層と、該
第１の半導体層の表面から該半導体基板の表面に達する
ように形成され、該第１の半導体層を複数の第１の領域
に分割する該第１導電型を有する第２の半導体層と、を
備えた受光素子であって、該複数の第１の領域と、該半
導体基板の該複数の第１の領域の下に位置する部分と、
によって信号光を検出する複数のフォトダイオード部が
構成され、該第１の半導体層の表面に、該第１導電型を
有する第３の半導体層がさらに設けられており、該第３
の半導体層は、該第１の半導体層に電気的に接続されて
おり、そのことにより上記目的が達成される。

【００２４】ある実施形態では、前記半導体基板の、前
記複数のフォトダイオード部を構成する部分に、前記第
２導電型を有する第４の半導体層がさらに設けられてい
る。

【００２５】以下に、本発明の作用を説明する。

【００２６】図６に示される特開平８−３２１００号公
報の構造において、フォトダイオードの接合容量を構成
する接合は、第２導電型半導体層（Ｎ型エピタキシャル
層４）と第１導電型半導体分離拡散層（Ｐ型分離拡散層
５）との接合、第２導電型半導体層と第１導電型半導体
基板との接合、及び第２導電型半導体層とその表面に形
成された第１導電型半導体層（Ｐ型拡散層６）との接合
の３つの接合から成る。本発明では、上記接合の内の第
２導電型半導体層とその表面に形成された第１導電型半
導体層との間に形成される接合を短絡することで、接合
容量を低減する。

【００２７】本発明によると、第２導電型を有する第１
の半導体層と、その表面に形成された第１導電型を有す
る第３の半導体層とが電気的に接続されているのため、
接合容量が低減する。また、第１の半導体層内で発生す
る光キャリアが第３の半導体層と第１の半導体層とで消
費されるので、上記光キャリアはＮ型埋込拡散層３を迂
回し半導体基板までに移動することなく、応答速度の劣
化が避けられる。接合容量の低減により、接合容量とゲ
イン抵抗との積によって決まる高周波ノイズ特性が向上
する。

【００２８】

【発明の実施の形態】以下に、本発明の実施形態とし
て、受光素子である分割フォトダイオード素子１００
を、図１及び２を参照しながら説明する。

【００２９】図１及び２はそれぞれ、図５におけるＶI
−ＶI線及びII−II線に沿った断面構造を示す。図１及
び２では、メタル配線の処理工程以降に形成される構
造、例えば多層配線、保護膜等は省略されている。

【００３０】図１及び２に示されるように、分割フォト
ダイオード素子１００は、Ｐ型（第１導電型）半導体基
板１と、その上に形成されたＮ型（第２導電型）エピタ
キシャル層４（第１の半導体層）と、Ｎ型エピタキシャ
ル層４の表面から半導体基板１の表面に達するように形
成されたＰ型分離拡散層５と、Ｐ型分離拡散層５に対応
する半導体基板１の表面領域に形成されたＰ型埋め込み
拡散層２と、を備えている。Ｐ型分離拡散層５及びＰ型
埋め込み拡散層２は、Ｎ型エピタキシャル層４を複数の
領域（第１の領域）に分割し、本発明における第２の半
導体層を構成する。複数の第１の領域と、半導体基板１
の複数の第１の領域の下に位置する部分と、によって信
号光を検出する複数の光検出フォトダイオード部Ｄ１〜
Ｄ５が構成される。

【００３１】分割フォトダイオード素子１００は、さら
に、Ｎ型エピタキシャル層４の表面領域に形成されたＰ
型拡散層１６（第３の半導体層）と、Ｎ型エピタキシャ
ル層４の表面上の酸化膜７及び１０並びに窒化膜８と、
酸化膜７及び８内に設けられた開口部内に形成された金
属膜（電極配線）９ａ及び９ｂと、窒化膜８上のＰ型分
離拡散層５に対応する位置に形成された金属膜９と、半
導体基板１の光検出フォトダイオード部を構成する部分
に形成されたＮ型埋め込み拡散層３と、を備えている。

【００３２】上記構成において、Ｐ型拡散層１６は、分
離拡散層５と分離して形成されており、かつＮ型エピタ
キシャル層４とは、金属膜９ｂ等によって電気的に接続
されている。

【００３３】なお、上記構成において、Ｐ型半導体基板
１としては、フォトダイオードに入射される光量が大き
い時の応答速度を改善するために、４０Ωｃｍ程度以下
の比抵抗を有する基板を用いる。

【００３４】以下に、分割フォトダイオード素子１００
の製造方法を、図３（ａ）〜（ｄ）を参照しながら説明
する。図３（ａ）〜（ｄ）は、図１に対応する断面図で
ある。

【００３５】まず、図３（ａ）に示すように、例えばＰ
型シリコン基板１上の、光検出フォトダイオード部を形
成すべき部分（フォトダイオード形成予定領域）の一部
に、Ｎ型埋め込み拡散層３を形成する。さらに、基板１
上の光検出フォトダイオード部の分割部となるべき領域
にＰ型埋め込み拡散層２を形成する。

【００３６】次に、図３（ｂ）に示すように、Ｐ型シリ
コン基板１表面の全面に、Ｎ型エピタキシャル層４を成
長させる。続いて、Ｎ型エピタキシャル層４の表面から
Ｐ型埋め込み分離拡散層２に対応する領域に、Ｐ型分離
拡散層５を形成する。

【００３７】次に、図３（ｃ）に示されるように、Ｎ型
エピタキシャル層４の、分割フォトダイオードＤ１、Ｄ
２、Ｄ３及びＤ５を構成する部分の表面に、Ｐ型拡散層
１６を、Ｐ型分離拡散層５と分離している状態で形成す
る。Ｐ型拡散層１６とＰ型分離拡散層５との間の間隔
は、約３〜１０μm程度の範囲にある。Ｐ型拡散層１６
の拡散深さは、約０．５μm程度である。この時点で、
Ｐ型拡散層１６およびＮ型エピタキシャル層４の表面
に、シリコン酸化膜７が熱処理によって形成される。

【００３８】次に、図３（ｄ）に示されるように、シリ
コン酸化膜７を、Ｐ型拡散層１６の表面の受光領域に対
応する部分を選択的に除去し、薄く残された部分として
シリコン酸化膜１０が形成される。その後、シリコン窒
化膜８を基板全面に形成する。シリコン窒化膜８とその
下の酸化膜１０は、反射防止膜として機能するように、
レーザダイオードの波長にあわせて膜厚が設定される。

【００３９】最後に、窒化膜８並びに酸化膜７及び１０
に、電極の形成のための開口部、及びＮ型エピタキシャ
ル層４とＰ型拡散層１６とを接続する金属配線の形成の
ための開口部を形成して、アルミ等による金属膜９ａ及
び９ｂを形成する。それと同時に、光検出フォトダイオ
ード部の分割部のうち、信号光が照射されない部分の上
に、シリコン窒化膜８を介して、アルミ等による金属膜
９を形成して、図１及び２に示される受光素子が得られ
る。上記のように、Ｐ型拡散層１６とＮ型エピタキシャ
ル層４とは、金属膜９ｂにより接続されている。

【００４０】なお、信号処理回路部分（図示せず）は、
通常のバイポーラＩＣプロセスによって、上記半導体基
板１上に形成される。以上の説明は、図１に対応する図
面を参照して行ったが、図２の構成に対応する部分（Ｄ
４を含んでいる部分）は、同様な工程で形成できること
は言うまでもない。

【００４１】本発明によると、例えばＮ型エピタキシャ
ル層４が高い不純物濃度を有する場合、上記構成によっ
て接合容量は、例えば、従来の０．８ＰＦから０．４８
ＰＦまでに約４０％低減できる。ただし、上記構成にお
いて、Ｎ型エピタキシャル層４の表面近傍で発生する光
キャリアが光感度に寄与しないため、感度が約３５％
（λ＝７８０ｎｍ、Ｎ型エピタキシャル層４の厚さが３
μｍである場合）低下してしまう。しかし、回路ゲイン
抵抗を１．５倍まで高くできることで、上記容量接合を
短絡しない場合に比べて、同等の出力電圧を得ることが
出来る。総合的に見ると、本発明によると、高周波ノイ
ズの原因であるＣＲ積（ゲイン抵抗と接合容量の積）
は、従来の６０％（４０％低減）にすることが出来る。
また、本発明によれば、特開平８−３２１００号公報に
おけるカソード側で発生するキャリアが迂回する問題を
防止する効果等も同時に実現できるため、応答速度特性
を低下することなく、高周波ノイズ特性の改善が図れ
る。

【００４２】

【発明の効果】本発明の受光素子によれば、分割フォト
ダイオードを構成する第２導電型半導体層（例えばＮ型
エピタキシャル層４）と、その表面に形成された第１導
電型半導体層（例えばＰ型拡散層１６）と、を短絡する
ことによって、接合容量が低減される。その結果、フォ
トダイオードに入射される光量が大きい場合の応答速度
が改善され、良好な高周波ノイズ特性が実現できる。

【図面の簡単な説明】

【図１】本発明の実施例による分割フォトダイオード
（受光素子）の断面図である。図５のＶI−ＶI線に沿っ
た断面に対応する。

【図２】本発明の実施例による分割フォトダイオード
（受光素子）の断面図である。図５のII−II線に沿った
断面に対応する。

【図３】（ａ）〜（ｄ）は、図１及び２の分割フォトダ
イオードの製造工程を示す断面図である。

【図４】従来のホログラム素子を用いた光ピックアップ
の構成を示す図である。

【図５】図４に示す光ピックアップに用いる、光検出部
が複数の領域に分割された従来の分割フォトダイオード
を示す平面図である。

【図６】図５に示す従来の分割フォトダイオードのＶI
−ＶI線部分の断面図である。

【図７】（ａ）〜（ｄ）は、図５及び６に示す従来の分
割フォトダイオードの製造工程を示す断面図である。

【図８】図５及び６に示す従来のフォトダイオードにお
ける応答の入射光量依存性を示す図である。

【図９】従来の一般的な回路内蔵受光素子の等価回路と
して、高周波ノイズに関連する要素を含む等価回路を示
す図である。

【符号の説明】

１Ｐ型半導体基板２Ｐ型埋め込み拡散層３Ｎ型埋め込み拡散層４Ｎ型エピタキシャル層５Ｐ型分離拡散層６、１６Ｐ型拡散層７酸化膜８窒化膜（反射防止膜）９金属膜９ａ、９ｂ金属膜（電極配線）１０酸化膜（反射防止膜）１００、ＰＤ分割フォトダイオード素子Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５光検出フォトダイオー
ド部

Claims

【特許請求の範囲】

【請求項１】第１導電型を有する半導体基板と、該半導体基板上に形成された第２導電型を有する第１の
半導体層と、該第１の半導体層の表面から該半導体基板の表面に達す
るように形成され、該第１の半導体層を複数の第１の領
域に分割する該第１導電型を有する第２の半導体層と、を備えた受光素子であって、該複数の第１の領域と、該
半導体基板の該複数の第１の領域の下に位置する部分
と、によって信号光を検出する複数のフォトダイオード
部が構成され、該第１の半導体層の表面に、該第１導電型を有する第３
の半導体層がさらに設けられており、該第３の半導体層
は、該第１の半導体層に電気的に接続されている、受光
素子。
【請求項２】前記半導体基板の、前記複数のフォトダ
イオード部を構成する部分に、前記第２導電型を有する
第４の半導体層がさらに設けられている、請求項１に記
載の受光素子。