JP3311564B2 - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JP3311564B2 JP3311564B2 JP31138295A JP31138295A JP3311564B2 JP 3311564 B2 JP3311564 B2 JP 3311564B2 JP 31138295 A JP31138295 A JP 31138295A JP 31138295 A JP31138295 A JP 31138295A JP 3311564 B2 JP3311564 B2 JP 3311564B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- photodiode
- layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は光半導体装置に関
し、更に詳しくいえば、入射面での光の反射を防止した
フォトダイオードを有する光半導体装置に関する。近
年、ＤＶＤ（Digital Video Disk）、ＣＤ（Compact Di
sk）ＲＯＭ、ＭＤ（Mini Disk ）などの光検出部等に用
いる検出素子として、フォトダイオードとその周辺回路
を同一半導体基板上に集積化した光半導体装置の需要が
高まってきており、これらの受光素子として用いられる
フォトダイオードの感度のさらなる向上が要求されてき
ている。
し、更に詳しくいえば、入射面での光の反射を防止した
フォトダイオードを有する光半導体装置に関する。近
年、ＤＶＤ（Digital Video Disk）、ＣＤ（Compact Di
sk）ＲＯＭ、ＭＤ（Mini Disk ）などの光検出部等に用
いる検出素子として、フォトダイオードとその周辺回路
を同一半導体基板上に集積化した光半導体装置の需要が
高まってきており、これらの受光素子として用いられる
フォトダイオードの感度のさらなる向上が要求されてき
ている。
【０００２】
【従来の技術】フォトダイオードとその周辺回路とを同
一半導体基板に集積化した光半導体装置は、受光素子及
び周辺回路を別個に形成してハイブリッドＩＣ化したも
のと異なり、小型軽量であるとともに、コストダウンが
期待でき、また、外部電磁界による雑音に対して強いと
いう利点を有している。
一半導体基板に集積化した光半導体装置は、受光素子及
び周辺回路を別個に形成してハイブリッドＩＣ化したも
のと異なり、小型軽量であるとともに、コストダウンが
期待でき、また、外部電磁界による雑音に対して強いと
いう利点を有している。
【０００３】この種の光半導体装置としては、例えば特
開平４−２４５４７８号公報に記載された構造が公知で
ある。すなわち、図９に示すように、Ｐ型シリコン基板
（３１）上には、Ｎ- 型エピタキシャル層（３２）が１
０〜１２μｍの厚さで形成されている。このエピタキシ
ャル層（３２）は、素子分離領域（３５）により、フォ
トダイオード形成領域（３０）及びＮＰＮトランジスタ
形成領域（４０）等の複数の素子領域に分離されてい
る。なお、素子分離領域（３５）は、基板（３１）から
エピタキシャル層（３２）にＰ型不純物を拡散させて形
成した下拡散層（３３）と、エピタキシャル層（３２）
の表面からＰ型不純物を拡散させて形成した上拡散層
（３３）とにより構成される。
開平４−２４５４７８号公報に記載された構造が公知で
ある。すなわち、図９に示すように、Ｐ型シリコン基板
（３１）上には、Ｎ- 型エピタキシャル層（３２）が１
０〜１２μｍの厚さで形成されている。このエピタキシ
ャル層（３２）は、素子分離領域（３５）により、フォ
トダイオード形成領域（３０）及びＮＰＮトランジスタ
形成領域（４０）等の複数の素子領域に分離されてい
る。なお、素子分離領域（３５）は、基板（３１）から
エピタキシャル層（３２）にＰ型不純物を拡散させて形
成した下拡散層（３３）と、エピタキシャル層（３２）
の表面からＰ型不純物を拡散させて形成した上拡散層
（３３）とにより構成される。
【０００４】フォトダイオード形成領域（３０）におい
ては、エピタキシャル層（３２）の表面にＮ+ 型拡散領
域（３６）が形成されている。ＮＰＮトランジスタ形成
領域（４０）においては、基板（３１）とエピタキシャ
ル層（３２）との間にアンチモン（Ｓｂ）を導入して形
成したＮ+ 型埋め込み層（４１）が設けられている。ま
た、埋め込み層（４１）上には、エピタキシャル層より
成るＮ型コレクタ領域（４３）が形成されている。この
Ｎ型コレクタ領域（４３）の表面にはＮ+ 型コンタクト
領域（４４）及びＰ型ベース領域（４５）が相互に離隔
して形成されている。そして、Ｐ型ベース領域（４５）
の表面には、Ｎ+ 型エミッタ領域（４６）が形成されて
いる。
ては、エピタキシャル層（３２）の表面にＮ+ 型拡散領
域（３６）が形成されている。ＮＰＮトランジスタ形成
領域（４０）においては、基板（３１）とエピタキシャ
ル層（３２）との間にアンチモン（Ｓｂ）を導入して形
成したＮ+ 型埋め込み層（４１）が設けられている。ま
た、埋め込み層（４１）上には、エピタキシャル層より
成るＮ型コレクタ領域（４３）が形成されている。この
Ｎ型コレクタ領域（４３）の表面にはＮ+ 型コンタクト
領域（４４）及びＰ型ベース領域（４５）が相互に離隔
して形成されている。そして、Ｐ型ベース領域（４５）
の表面には、Ｎ+ 型エミッタ領域（４６）が形成されて
いる。
【０００５】エピタキシャル層（３２）上の全面にはＳ
ｉＯ2 膜（３８）が形成されており、Ｎ+ 型拡散領域
（３６）、Ｎ+ 型コンタクト領域（４４）、Ｐ型ベース
領域（４５）及びＮ+ 型エミッタ領域（４６）は、それ
ぞれＳｉＯ2 膜（３８）に形成されたコンタクトホール
を介して、電極（４８）に電気的に接続されている。ま
た、ＳｉＯ2 膜（３８）上は、エポキシ系のパッケージ
樹脂層（４９）により覆われている。
ｉＯ2 膜（３８）が形成されており、Ｎ+ 型拡散領域
（３６）、Ｎ+ 型コンタクト領域（４４）、Ｐ型ベース
領域（４５）及びＮ+ 型エミッタ領域（４６）は、それ
ぞれＳｉＯ2 膜（３８）に形成されたコンタクトホール
を介して、電極（４８）に電気的に接続されている。ま
た、ＳｉＯ2 膜（３８）上は、エポキシ系のパッケージ
樹脂層（４９）により覆われている。
【０００６】このように構成されたフォトダイオードを
有する半導体装置において、電極（４８）を介して基板
（３１）とＮ+ 型拡散領域（３６）との間には逆電圧が
印加されている。この状態でエピタキシャル層に到達し
た光は、これにより発生するホールが基板側に流れ（ま
たは基板（３１）に到達した光は電子を発生させ）、光
として検出されることになる。
有する半導体装置において、電極（４８）を介して基板
（３１）とＮ+ 型拡散領域（３６）との間には逆電圧が
印加されている。この状態でエピタキシャル層に到達し
た光は、これにより発生するホールが基板側に流れ（ま
たは基板（３１）に到達した光は電子を発生させ）、光
として検出されることになる。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
た従来の光半導体装置は、特にＳｉＯ2 膜（３８）とＮ
+ 型拡散領域（３６）との界面での光の反射率が比較的
高く、基板やエピタキシャル層に入射する光量が少ない
ため、感度が低いという問題点がある。以下、その問題
点について、更に詳細に説明する。
た従来の光半導体装置は、特にＳｉＯ2 膜（３８）とＮ
+ 型拡散領域（３６）との界面での光の反射率が比較的
高く、基板やエピタキシャル層に入射する光量が少ない
ため、感度が低いという問題点がある。以下、その問題
点について、更に詳細に説明する。
【０００８】図１０に示すように、フォトダイオードに
入射する光の一部は、パッケージ樹脂層（４９）とＳｉ
Ｏ2 膜（３８）との界面、及びＳｉＯ2 膜（３８）とエ
ピタキシャル層（３２）との界面で反射される。光の垂
直入射の場合、膜厚の影響及び多重反射の影響を考えな
いとすると、屈折率ｎ1 の物質の層と屈折率ｎ2 の物質
の層との界面での反射率Ｒは、下記数式１で与えられ
る。 （数式１） Ｒ＝｛（ｎ2 −ｎ1 ）／（ｎ2 ＋ｎ1 ）｝2 ×１００
（％） 通常のフォトダイオードの場合、パッケージ樹脂層（４
９）の屈折率は約１．５５、ＳｉＯ2 膜（３８）の屈折
率は約１．４５、エピタキシャル層（３２）の屈折率は
約３．４であるので、パッケージ樹脂層（４９）とＳｉ
Ｏ2 膜（３８）との界面での反射率Ｒ01は約０．１％と
小さいものの、ＳｉＯ2 膜（３８）とエピタキシャル層
（３２）との界面での反射率は約１６．２％と大きい。
このため、従来のフォトダイオードにおいては、空乏層
に到達する光の量が十分でなく、感度が低い。
入射する光の一部は、パッケージ樹脂層（４９）とＳｉ
Ｏ2 膜（３８）との界面、及びＳｉＯ2 膜（３８）とエ
ピタキシャル層（３２）との界面で反射される。光の垂
直入射の場合、膜厚の影響及び多重反射の影響を考えな
いとすると、屈折率ｎ1 の物質の層と屈折率ｎ2 の物質
の層との界面での反射率Ｒは、下記数式１で与えられ
る。 （数式１） Ｒ＝｛（ｎ2 −ｎ1 ）／（ｎ2 ＋ｎ1 ）｝2 ×１００
（％） 通常のフォトダイオードの場合、パッケージ樹脂層（４
９）の屈折率は約１．５５、ＳｉＯ2 膜（３８）の屈折
率は約１．４５、エピタキシャル層（３２）の屈折率は
約３．４であるので、パッケージ樹脂層（４９）とＳｉ
Ｏ2 膜（３８）との界面での反射率Ｒ01は約０．１％と
小さいものの、ＳｉＯ2 膜（３８）とエピタキシャル層
（３２）との界面での反射率は約１６．２％と大きい。
このため、従来のフォトダイオードにおいては、空乏層
に到達する光の量が十分でなく、感度が低い。
【０００９】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑みて成されたもので、図１に例示するように、一導
電型半導体基板と、この半導体基板上に形成された逆導
電型半導体層と、この逆導電型半導体層上に形成された
反射防止膜と、この反射防止膜上に形成された絶縁膜
と、この絶縁膜上に形成されたパッケージ樹脂層とによ
り構成されたフォトダイオードを有し、前記反射防止膜
は、前記絶縁膜の屈折率と前記逆導電型半導体層の屈折
率との間の屈折率を有する材料により形成されているこ
とを特徴とする光半導体装置により、フォトダイオード
の受光面での反射を低減し、感度の向上を図ることを目
的とする。
に鑑みて成されたもので、図１に例示するように、一導
電型半導体基板と、この半導体基板上に形成された逆導
電型半導体層と、この逆導電型半導体層上に形成された
反射防止膜と、この反射防止膜上に形成された絶縁膜
と、この絶縁膜上に形成されたパッケージ樹脂層とによ
り構成されたフォトダイオードを有し、前記反射防止膜
は、前記絶縁膜の屈折率と前記逆導電型半導体層の屈折
率との間の屈折率を有する材料により形成されているこ
とを特徴とする光半導体装置により、フォトダイオード
の受光面での反射を低減し、感度の向上を図ることを目
的とする。
【００１０】
【発明の実施の形態】以下で、本発明の実施の形態に係
る光半導体装置について、図面を参照しながら説明す
る。 （第１の実施形態）図１は、本発明の第１の実施形態に
係るフォトダイオードを備えた光半導体装置の構造を示
す断面図である。
る光半導体装置について、図面を参照しながら説明す
る。 （第１の実施形態）図１は、本発明の第１の実施形態に
係るフォトダイオードを備えた光半導体装置の構造を示
す断面図である。
【００１１】Ｐ型シリコン基板（１）上にはＮ型エピタ
キシャル層（２）が形成されている。このエピタキシャ
ル層（２）は、エピタキシャル層（２）の表面から基板
（１）に到達する素子分離領域（５）により、フォトダ
イオード形成領域（１０）及びＮＰＮトランジスタ形成
領域（２０）等の複数の素子領域に分離されている。な
お、素子分離領域（５）は、基板（１）の表面にＰ型不
純物を導入し、該不純物を上方に拡散させて形成した下
拡散層（３）と、エピタキシャル層（２）の表面にＰ型
不純物を導入し、該不純物を下方に拡散させて形成した
上拡散層（４）とにより構成されている。
キシャル層（２）が形成されている。このエピタキシャ
ル層（２）は、エピタキシャル層（２）の表面から基板
（１）に到達する素子分離領域（５）により、フォトダ
イオード形成領域（１０）及びＮＰＮトランジスタ形成
領域（２０）等の複数の素子領域に分離されている。な
お、素子分離領域（５）は、基板（１）の表面にＰ型不
純物を導入し、該不純物を上方に拡散させて形成した下
拡散層（３）と、エピタキシャル層（２）の表面にＰ型
不純物を導入し、該不純物を下方に拡散させて形成した
上拡散層（４）とにより構成されている。
【００１２】素子分離領域（５）により分離された素子
領域のうち、フォトダイオード形成領域（１０）におい
ては、エピタキシャル層（２）の表面にＮ+ 型拡散領域
（６）が形成されている。一方、ＮＰＮトランジスタ形
成領域（２０）においては、基板（１）とエピタキシャ
ル層（２）との間にＮ+ 型埋め込み層（１１）が設けら
れている。また、埋め込み層（１１）上のエピタキシャ
ル層（２）の表面にはＮ+ 型コンタクト領域（１３）及
びＰ型ベース領域（１２）が相互に離隔して形成されて
いる。そして、Ｐ型ベース領域（１２）の表面には、Ｎ
+ 型エミッタ領域（１４）が形成されている。
領域のうち、フォトダイオード形成領域（１０）におい
ては、エピタキシャル層（２）の表面にＮ+ 型拡散領域
（６）が形成されている。一方、ＮＰＮトランジスタ形
成領域（２０）においては、基板（１）とエピタキシャ
ル層（２）との間にＮ+ 型埋め込み層（１１）が設けら
れている。また、埋め込み層（１１）上のエピタキシャ
ル層（２）の表面にはＮ+ 型コンタクト領域（１３）及
びＰ型ベース領域（１２）が相互に離隔して形成されて
いる。そして、Ｐ型ベース領域（１２）の表面には、Ｎ
+ 型エミッタ領域（１４）が形成されている。
【００１３】エピタキシャル層（２）上の全面には第１
のＳｉＯ2 膜（１６）が形成されている。この第１のＳ
ｉＯ2 膜（１６）は、フォトダイオード形成領域（１
０）上で開口されており、その開口部分には、エピタキ
シャル層（２）上からＳｉＯ2膜（１６）上に若干延び
るようにしてＳｉＮ膜（反射防止膜）（７）が形成され
ている。
のＳｉＯ2 膜（１６）が形成されている。この第１のＳ
ｉＯ2 膜（１６）は、フォトダイオード形成領域（１
０）上で開口されており、その開口部分には、エピタキ
シャル層（２）上からＳｉＯ2膜（１６）上に若干延び
るようにしてＳｉＮ膜（反射防止膜）（７）が形成され
ている。
【００１４】また、第１のＳｉＯ2 膜（１６）及びＳｉ
Ｎ膜（７）上には第２のＳｉＯ2 膜（１７）が形成され
ている。そして、Ｎ+ 型拡散領域（６）、フォトダイオ
ード形成領域（１０）に隣接する素子分離領域（５）、
Ｎ+ 型コンタクト領域（１３）、Ｐ型ベース領域（１
２）及びＮ型エミッタ領域（１４）は、第１及び第２の
ＳｉＯ2 膜（１６）（１７）を貫通するコンタクトホー
ルを介して、それぞれ電極（１５）に電気的に接続され
ている。
Ｎ膜（７）上には第２のＳｉＯ2 膜（１７）が形成され
ている。そして、Ｎ+ 型拡散領域（６）、フォトダイオ
ード形成領域（１０）に隣接する素子分離領域（５）、
Ｎ+ 型コンタクト領域（１３）、Ｐ型ベース領域（１
２）及びＮ型エミッタ領域（１４）は、第１及び第２の
ＳｉＯ2 膜（１６）（１７）を貫通するコンタクトホー
ルを介して、それぞれ電極（１５）に電気的に接続され
ている。
【００１５】そして、ＳｉＯ2 膜（９）上は、エポキシ
系のパッケージ樹脂層（１８）で覆われている。このよ
うに構成された本実施形態の光半導体装置において、電
極（１５）を介してフォトダイオード形成領域（１０）
の基板（１）とエピタキシャル層（２）との間に逆電圧
を印加すると、基板（１）とエピタキシャル層（２）と
の間に空乏層が広がる。この空乏層に光が到達すると、
電子・正孔対が形成されて、基板（１）とＮ+ 型拡散領
域（６）との間に電流が流れる。フォトダイオード形成
領域（１０）に隣接した素子領域に形成されたＮＰＮト
ランジスタによりこの電流を増幅して、後段の回路に伝
達する。
系のパッケージ樹脂層（１８）で覆われている。このよ
うに構成された本実施形態の光半導体装置において、電
極（１５）を介してフォトダイオード形成領域（１０）
の基板（１）とエピタキシャル層（２）との間に逆電圧
を印加すると、基板（１）とエピタキシャル層（２）と
の間に空乏層が広がる。この空乏層に光が到達すると、
電子・正孔対が形成されて、基板（１）とＮ+ 型拡散領
域（６）との間に電流が流れる。フォトダイオード形成
領域（１０）に隣接した素子領域に形成されたＮＰＮト
ランジスタによりこの電流を増幅して、後段の回路に伝
達する。
【００１６】このとき、図２に示すように、入射光の一
部は、パッケージ樹脂層（１８）とＳｉＯ2 膜（１７）
との界面、ＳｉＯ2 膜（１７）とＳｉＮ膜（７）との界
面、ＳｉＮ膜（７）とエピタキシャル層（２）との界面
で反射される。この場合に、パッケージ樹脂層（１８）
の屈折率は約１．５５、ＳｉＯ2 膜（１７）の屈折率は
約１．４５、ＳｉＮ膜（７）の屈折率は約２．０、エピ
タキシャル層（２）の屈折率は約３．４であるので、前
記数式１により、パッケージ樹脂（１８）とＳｉＯ2 膜
（１７）との界面での反射率Ｒ01は約０．１％、ＳｉＯ
2 膜（１７）とＳｉＮ膜（７）との界面での反射率Ｒ12
は約２．５％、ＳｉＮ膜（７）とエピタキシャル層
（２）との界面で反射率Ｒ23は約６．７％となる。
部は、パッケージ樹脂層（１８）とＳｉＯ2 膜（１７）
との界面、ＳｉＯ2 膜（１７）とＳｉＮ膜（７）との界
面、ＳｉＮ膜（７）とエピタキシャル層（２）との界面
で反射される。この場合に、パッケージ樹脂層（１８）
の屈折率は約１．５５、ＳｉＯ2 膜（１７）の屈折率は
約１．４５、ＳｉＮ膜（７）の屈折率は約２．０、エピ
タキシャル層（２）の屈折率は約３．４であるので、前
記数式１により、パッケージ樹脂（１８）とＳｉＯ2 膜
（１７）との界面での反射率Ｒ01は約０．１％、ＳｉＯ
2 膜（１７）とＳｉＮ膜（７）との界面での反射率Ｒ12
は約２．５％、ＳｉＮ膜（７）とエピタキシャル層
（２）との界面で反射率Ｒ23は約６．７％となる。
【００１７】すなわち、本形態においては、エピタキシ
ャル層（２）とＳｉＯ2 膜（１７）との間に、その両者
の間の屈折率を有するＳｉＮ膜（７）を介在させたの
で、全体の反射率を低減することができる。これによ
り、空乏層に到達する光の量が増加し、フォトダイオー
ドの感度が向上する。以下、上述のフォトダイオードを
有する光半導体装置の製造方法について説明する。ま
ず、図３に示すように、Ｐ型シリコン基板（１）上に、
埋め込み層（１１）形成予定領域に対応する部分が開口
されたマスク（図示せず）を形成し、このマスクの開口
部を介して基板（１）の表面に埋め込み層（１１）を形
成するアンチモン（Ｓｂ）をイオン注入する。その後、
前記マスクを除去した後、下拡散層（３）に対応する部
分が開口されたマスク（図示せず）を基板（１）上に形
成する。そして、このマスクの開口部を介して基板
（１）の表面に下拡散層（３）を形成するボロン（Ｂ）
を導入する。その後、前記マスクを除去する。
ャル層（２）とＳｉＯ2 膜（１７）との間に、その両者
の間の屈折率を有するＳｉＮ膜（７）を介在させたの
で、全体の反射率を低減することができる。これによ
り、空乏層に到達する光の量が増加し、フォトダイオー
ドの感度が向上する。以下、上述のフォトダイオードを
有する光半導体装置の製造方法について説明する。ま
ず、図３に示すように、Ｐ型シリコン基板（１）上に、
埋め込み層（１１）形成予定領域に対応する部分が開口
されたマスク（図示せず）を形成し、このマスクの開口
部を介して基板（１）の表面に埋め込み層（１１）を形
成するアンチモン（Ｓｂ）をイオン注入する。その後、
前記マスクを除去した後、下拡散層（３）に対応する部
分が開口されたマスク（図示せず）を基板（１）上に形
成する。そして、このマスクの開口部を介して基板
（１）の表面に下拡散層（３）を形成するボロン（Ｂ）
を導入する。その後、前記マスクを除去する。
【００１８】次に、図４に示すように、基板（１）上に
Ｎ型エピタキシャル層（２）を１０〜１２μｍの厚さに
形成する。このとき、前工程で基板（１）に導入した不
純物がエピタキシャル層（２）に拡散して、各不純物領
域が拡大する。次に、図５に示すように、エピタキシャ
ル層（２）表面の上拡散層（４）形成予定領域及びベー
ス領域（１２）形成予定領域にＰ型不純物を選択的に導
入した後、該不純物を拡散させる。この拡散により上拡
散層（４）と下拡散層（３）とを連結させて、素子分離
領域（５）を形成する。
Ｎ型エピタキシャル層（２）を１０〜１２μｍの厚さに
形成する。このとき、前工程で基板（１）に導入した不
純物がエピタキシャル層（２）に拡散して、各不純物領
域が拡大する。次に、図５に示すように、エピタキシャ
ル層（２）表面の上拡散層（４）形成予定領域及びベー
ス領域（１２）形成予定領域にＰ型不純物を選択的に導
入した後、該不純物を拡散させる。この拡散により上拡
散層（４）と下拡散層（３）とを連結させて、素子分離
領域（５）を形成する。
【００１９】その後、図６に示すように、エピタキシャ
ル層（２）の表面のＮ+ 型拡散領域（６）形成予定領
域、Ｎ+ 型コンタクト領域（１３）形成予定領域及びエ
ミッタ領域（１４）形成予定領域にＮ型不純物を導入し
た後、その不純物を拡散させる。次に、エピタキシャル
層（２）上にＳｉＯ2 膜（１６）を形成した後、フォト
リソグラフィ法により、フォトダイオード形成領域（１
０）上のＳｉＯ2 膜（１６）を開口して、この開口部分
のエピタキシャル層（２）上にＳｉＮ膜（７）を形成す
る。このとき、例えば他の領域において、容量素子の誘
電体として作用するＳｉＮ膜を形成する場合に、そのＳ
ｉＮ膜とフォトダイオード形成領域（１０）のＳｉＮ膜
（１７）とを同時に形成することにより、工程数の増加
を回避することができる。
ル層（２）の表面のＮ+ 型拡散領域（６）形成予定領
域、Ｎ+ 型コンタクト領域（１３）形成予定領域及びエ
ミッタ領域（１４）形成予定領域にＮ型不純物を導入し
た後、その不純物を拡散させる。次に、エピタキシャル
層（２）上にＳｉＯ2 膜（１６）を形成した後、フォト
リソグラフィ法により、フォトダイオード形成領域（１
０）上のＳｉＯ2 膜（１６）を開口して、この開口部分
のエピタキシャル層（２）上にＳｉＮ膜（７）を形成す
る。このとき、例えば他の領域において、容量素子の誘
電体として作用するＳｉＮ膜を形成する場合に、そのＳ
ｉＮ膜とフォトダイオード形成領域（１０）のＳｉＮ膜
（１７）とを同時に形成することにより、工程数の増加
を回避することができる。
【００２０】次いで、図１に示すように、全面にＳｉＯ
2 膜（１７）を形成した後、このＳｉＯ2 膜（１７）に
コンタクト孔を形成し、このコンタクト孔を介してＮ+
型拡散領域（６）、コンタクト領域（１３）、ベース領
域（１２）、エミッタ領域（１４）及び素子分離領域
（５）に接続する電極１５を形成する。その後、全面に
パッケージ樹脂層（１８）を形成する。これにより、本
実施形態の光半導体装置の製造が完了する。
2 膜（１７）を形成した後、このＳｉＯ2 膜（１７）に
コンタクト孔を形成し、このコンタクト孔を介してＮ+
型拡散領域（６）、コンタクト領域（１３）、ベース領
域（１２）、エミッタ領域（１４）及び素子分離領域
（５）に接続する電極１５を形成する。その後、全面に
パッケージ樹脂層（１８）を形成する。これにより、本
実施形態の光半導体装置の製造が完了する。
【００２１】なお、上述の説明においては、フォトダイ
オードをバイポーラトランジスタとともに集積化する場
合について説明したが、本発明はこれに限定されるもの
ではなく、フォトダイオードをＭＯＳトランジスタとと
もに集積化したり、ＢｉＣＭＯＳとともに集積化するこ
とも可能である。 （第２の実施形態）図７，８は本発明の第２の実施形態
に係る光半導体装置のフォトダイオード部を示す断面図
及び上面図である。
オードをバイポーラトランジスタとともに集積化する場
合について説明したが、本発明はこれに限定されるもの
ではなく、フォトダイオードをＭＯＳトランジスタとと
もに集積化したり、ＢｉＣＭＯＳとともに集積化するこ
とも可能である。 （第２の実施形態）図７，８は本発明の第２の実施形態
に係る光半導体装置のフォトダイオード部を示す断面図
及び上面図である。
【００２２】Ｐ型シリコン基板（１）上にはＮ型エピタ
キシャル層（２）が形成されており、フォトダイオード
形成領域のエピタキシャル層（２）の表面上には、Ｓｉ
Ｏ２膜（１６）及び反射防止膜としてもＳｉＮ膜（２
７）がストライプ上に複数隣接して配設されている。な
お、ＳｉＮ膜（２７）は、エピタキシャル層（２）の表
面上からＳｉＯ２膜（１６）の上に若干延び出すように
して形成されている。また、エピタキシャル層（２）の
表面の各ＳｉＮ膜（２７）の間の領域には、Ｎ＋型拡散
領域（２６）が形成されている。また、ＳｉＯ２膜（１
６）及びＳｉＮ膜（２７）上にはＳｉＯ２膜（１７）が
形成されている。そして、このＳｉＯ２膜（１７）上
は、パッケージ樹脂層（１８）により覆われている。な
お、Ｎ＋型拡散領域（２６）は、ＳｉＯ２膜（１６）
（１７）に選択的に形成されたコンタクトホールを介し
て電極（図示せず）に電気的に接続されている。
キシャル層（２）が形成されており、フォトダイオード
形成領域のエピタキシャル層（２）の表面上には、Ｓｉ
Ｏ２膜（１６）及び反射防止膜としてもＳｉＮ膜（２
７）がストライプ上に複数隣接して配設されている。な
お、ＳｉＮ膜（２７）は、エピタキシャル層（２）の表
面上からＳｉＯ２膜（１６）の上に若干延び出すように
して形成されている。また、エピタキシャル層（２）の
表面の各ＳｉＮ膜（２７）の間の領域には、Ｎ＋型拡散
領域（２６）が形成されている。また、ＳｉＯ２膜（１
６）及びＳｉＮ膜（２７）上にはＳｉＯ２膜（１７）が
形成されている。そして、このＳｉＯ２膜（１７）上
は、パッケージ樹脂層（１８）により覆われている。な
お、Ｎ＋型拡散領域（２６）は、ＳｉＯ２膜（１６）
（１７）に選択的に形成されたコンタクトホールを介し
て電極（図示せず）に電気的に接続されている。
【００２３】ところで、ＳｉＯ2 膜（１７）とＳｉＮ膜
（２７）との界面での光の反射率は、ＳｉＯ2 膜（１
７）の厚さに関係する。フォトダイオードに入射する光
の波長をλとすると、ＳｉＯ2 膜（１７）の厚さによる
反射率のばらつきを小さくするためには、ＳｉＯ2 膜
（１７）の厚さをλ／４以下の精度で制御することが必
要がある。しかし、ＳｉＯ2 膜（１７）の膜厚をこのよ
うな精度で制御することは極めて困難である。
（２７）との界面での光の反射率は、ＳｉＯ2 膜（１
７）の厚さに関係する。フォトダイオードに入射する光
の波長をλとすると、ＳｉＯ2 膜（１７）の厚さによる
反射率のばらつきを小さくするためには、ＳｉＯ2 膜
（１７）の厚さをλ／４以下の精度で制御することが必
要がある。しかし、ＳｉＯ2 膜（１７）の膜厚をこのよ
うな精度で制御することは極めて困難である。
【００２４】本形態においては、Ｎ+ 型拡散領域（６）
上にＳｉＮ膜（２７）がストライプ状に形成されてお
り、図７に示すように、ＳｉＯ2 膜（１７）の表面には
凹凸が形成される。すなわち、各ＳｉＮ膜（２７）上に
は、ＳｉＯ2 膜（１７）の膜厚が厚い部分と薄い部分と
が連続している。従って、本形態においては、各ＳｉＮ
膜（２７）上に、反射率が小さい部分が必ず存在する。
これにより、フォトダイオードの感度のばらつきを抑制
することができて、品質の均一化を図ることができる。
また、本実施形態においても、第１の実施形態と同様
に、エピタキシャル層（２）とＳｉＯ2 膜（１７）との
間に、両者の間の屈折率を有するＳｉＮ膜（２７）を介
在させているので、感度が良好なフォトダイオードが得
られる。
上にＳｉＮ膜（２７）がストライプ状に形成されてお
り、図７に示すように、ＳｉＯ2 膜（１７）の表面には
凹凸が形成される。すなわち、各ＳｉＮ膜（２７）上に
は、ＳｉＯ2 膜（１７）の膜厚が厚い部分と薄い部分と
が連続している。従って、本形態においては、各ＳｉＮ
膜（２７）上に、反射率が小さい部分が必ず存在する。
これにより、フォトダイオードの感度のばらつきを抑制
することができて、品質の均一化を図ることができる。
また、本実施形態においても、第１の実施形態と同様
に、エピタキシャル層（２）とＳｉＯ2 膜（１７）との
間に、両者の間の屈折率を有するＳｉＮ膜（２７）を介
在させているので、感度が良好なフォトダイオードが得
られる。
【００２５】なお、本実施形態のフォトダイオードも、
第１の実施形態と同様に、バイポーラトランジスタ又は
ＭＯＳトランジスタ等とともに同一半導体基板に集積化
することが可能である。
第１の実施形態と同様に、バイポーラトランジスタ又は
ＭＯＳトランジスタ等とともに同一半導体基板に集積化
することが可能である。
【００２６】
【発明の効果】以上説明したように本発明に係る光半導
体装置によれば、一導電型半導体基板上に形成された逆
導電型半導体層と、この逆導電型半導体層上の絶縁膜と
の間に、前記逆導電型半導体層の屈折率と前記絶縁膜の
屈折率との間の屈折率を有する材料からなる反射防止膜
が介在しているので、入射光の反射率を低減することが
できる。これにより、フォトダイオードの空乏層に到達
する光の量が増加し、フォトダイオードの感度が向上す
る。
体装置によれば、一導電型半導体基板上に形成された逆
導電型半導体層と、この逆導電型半導体層上の絶縁膜と
の間に、前記逆導電型半導体層の屈折率と前記絶縁膜の
屈折率との間の屈折率を有する材料からなる反射防止膜
が介在しているので、入射光の反射率を低減することが
できる。これにより、フォトダイオードの空乏層に到達
する光の量が増加し、フォトダイオードの感度が向上す
る。
【００２７】また、前記反射防止膜をストライプ状に形
成することにより、絶縁膜の厚さのばらつきに起因する
感度のばらつきを抑制することができて、品質の均一化
を図ることができるという効果を奏する。
成することにより、絶縁膜の厚さのばらつきに起因する
感度のばらつきを抑制することができて、品質の均一化
を図ることができるという効果を奏する。
【図１】本発明の第１の実施形態に係る光半導体装置の
構造を説明する断面図である。
構造を説明する断面図である。
【図２】本発明の第１の実施形態に係る光半導体装置の
フォトダイオードにおける反射を説明する模式図であ
る。
フォトダイオードにおける反射を説明する模式図であ
る。
【図３】本発明の第１の実施形態に係る光半導体装置の
製造方法を説明する第１の断面図である。
製造方法を説明する第１の断面図である。
【図４】本発明の第１の実施形態に係る光半導体装置の
製造方法を説明する第２の断面図である。
製造方法を説明する第２の断面図である。
【図５】本発明の第１の実施形態に係る光半導体装置の
製造方法を説明する第３の断面図である。
製造方法を説明する第３の断面図である。
【図６】本発明の第１の実施形態に係る光半導体装置の
製造方法を説明する第４の断面図である。
製造方法を説明する第４の断面図である。
【図７】本発明の第２の実施形態に係る光半導体装置の
フォトダイオードの構造を説明する断面図である。
フォトダイオードの構造を説明する断面図である。
【図８】本発明の第２の実施形態に係る光半導体装置の
フォトダイオードの構造を説明する上面図である。
フォトダイオードの構造を説明する上面図である。
【図９】従来のフォトダイオードを備えた光半導体装置
の構造を説明する断面図である。
の構造を説明する断面図である。
【図１０】従来の光半導体装置のフォトダイオードにお
ける光の反射を説明する模式図である。
ける光の反射を説明する模式図である。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/339 H01L 27/14 - 27/148 H01L 29/762 - 29/768
Claims (3)
- 【請求項１】 一導電型半導体基板と、 この半導体基板上に形成された逆導電型半導体層と、 この逆導電型半導体層上に形成された反射防止膜と、 この反射防止膜上に形成された絶縁膜と、 この絶縁膜上に形成されたパッケージ樹脂層とにより構
成されたフォトダイオードを有し、 前記逆導電型半導体層上にはストライプ状の反射防止膜
が複数隣接して形成されていることを特徴とする光半導
体装置。 - 【請求項２】 前記逆導電型半導体層上の前記反射防止
膜間には前記絶縁膜の一部が形成されており、前記絶縁
膜下部領域にはカソード取り出し領域となる逆導電型の
拡散領域が形成されていることを特徴とする請求項１記
載の光半導体装置。 - 【請求項３】 前記反射防止膜はシリコン 窒化膜からな
り、前記絶縁膜はシリコン酸化膜からなることを特徴と
する請求項１または請求項２記載の光半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31138295A JP3311564B2 (ja) | 1995-11-29 | 1995-11-29 | 光半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31138295A JP3311564B2 (ja) | 1995-11-29 | 1995-11-29 | 光半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09153604A JPH09153604A (ja) | 1997-06-10 |
| JP3311564B2 true JP3311564B2 (ja) | 2002-08-05 |
Family
ID=18016513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31138295A Expired - Fee Related JP3311564B2 (ja) | 1995-11-29 | 1995-11-29 | 光半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3311564B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7196314B2 (en) | 2004-11-09 | 2007-03-27 | Omnivision Technologies, Inc. | Image sensor and pixel having an anti-reflective coating over the photodiode |
| JP6711692B2 (ja) | 2016-05-24 | 2020-06-17 | キヤノン株式会社 | 光電変換装置及び画像読み取り装置 |
-
1995
- 1995-11-29 JP JP31138295A patent/JP3311564B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09153604A (ja) | 1997-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100460404B1 (ko) | 회로내장 감광 장치 | |
| US7956432B2 (en) | Photodiode for multiple wavelength operation | |
| US6291811B1 (en) | Solid state image sensing element improved in sensitivity and production cost, process of fabrication thereof and solid state image sensing device using the same | |
| KR100564266B1 (ko) | 수광소자내장형 반도체장치, 그의 제조방법 및 상기 수광소자내장형 반도체장치를 구비하는 광픽업 | |
| US7476598B2 (en) | Photodiode and method of manufacturing the same | |
| JP2678400B2 (ja) | 回路内蔵受光素子 | |
| US6593165B2 (en) | Circuit-incorporating light receiving device and method of fabricating the same | |
| US4791070A (en) | Method of fabricating a solid state image sensing device | |
| KR100428926B1 (ko) | 회로내장 수광장치 | |
| JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| JPH0691233B2 (ja) | 半導体受光素子の製造方法 | |
| US7135349B2 (en) | Photodiode and method of fabricating the same | |
| JP3311564B2 (ja) | 光半導体装置 | |
| JPH0691228B2 (ja) | 半導体装置 | |
| JPH09232556A (ja) | 半導体装置 | |
| US6153446A (en) | Method for forming a metallic reflecting layer in a semiconductor photodiode | |
| JP2001237452A (ja) | フォトダイオード及びフォトダイオードの製造方法 | |
| JPH10289994A (ja) | 光センサ集積回路装置 | |
| US20040012021A1 (en) | Semiconductor device and optical device including the same | |
| JP3900552B2 (ja) | 光センサの製造方法 | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| JP2705594B2 (ja) | 赤外線検出素子 | |
| JP3139454B2 (ja) | 回路内蔵受光素子 | |
| JPH02226777A (ja) | 半導体受光素子及びその製造方法 | |
| JPH05145051A (ja) | 光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |