JPH0691228B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0691228B2 JPH0691228B2 JP61068398A JP6839886A JPH0691228B2 JP H0691228 B2 JPH0691228 B2 JP H0691228B2 JP 61068398 A JP61068398 A JP 61068398A JP 6839886 A JP6839886 A JP 6839886A JP H0691228 B2 JPH0691228 B2 JP H0691228B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- semiconductor device
- substrate
- circuit portion
- light shielding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 239000000758 substrate Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 description 8
- 150000004767 nitrides Chemical class 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は遮光を必要とする回路部を少なくとも有する半
導体装置に係り、特に回路部への光の侵入を阻止すると
ともに、回路動作を安定させることを企図した半導体装
置に関する。
導体装置に係り、特に回路部への光の侵入を阻止すると
ともに、回路動作を安定させることを企図した半導体装
置に関する。
［従来技術］ 以下、一例として、光センサ部とアンプ等の周辺回路と
が同一基板に形成された光センサ装置の場合を説明す
る。
が同一基板に形成された光センサ装置の場合を説明す
る。
第５図は、従来例としての光センサ装置（基本的には特
願昭59-183149号公報に記載されている。）の概略的断
面図である。
願昭59-183149号公報に記載されている。）の概略的断
面図である。
同図において、Ｐ型半導体の基板１には光センサ部PD、
MOSトランジスタ部MOS、バイポーラトランジスタ部BIが
素子分離領域としてのP+領域を挟んで各々形成されてい
る。
MOSトランジスタ部MOS、バイポーラトランジスタ部BIが
素子分離領域としてのP+領域を挟んで各々形成されてい
る。
光センサ部PDにおいて、N-領域２内にP+領域３が形成さ
れ、P+−N-型のフォトダイオードが形成されている。MO
Sトラジスタ部MOSには、N-領域４内にP+領域５がソース
およびドレイン領域として形成され、また、バイポーラ
トランジス部BIには、N-領域６内にベース領域としての
P+領域７が形成されている。
れ、P+−N-型のフォトダイオードが形成されている。MO
Sトラジスタ部MOSには、N-領域４内にP+領域５がソース
およびドレイン領域として形成され、また、バイポーラ
トランジス部BIには、N-領域６内にベース領域としての
P+領域７が形成されている。
このような基板１上に厚さ500Åのゲート酸化膜を形成
し、N+領域を形成しようとする部分を選択的にエッチン
グ除去する。そして、リンをドープしたポリシリコンを
堆積してパターニングすることによって、フォトダイオ
ードの電極８、MOSトランジスタのゲート電極９、バイ
ポーラトランジスタのエミッタ電極10およびコレクタ電
極11を各々形成する。続いて、熱酸化により厚さ1500〜
2000Åの酸化膜12を形成するとともに、ポリシリコン中
の不織物リンを基板１内に拡散させ、N+領域13、エミッ
タ領域14およびN+領域15を各々形成する。
し、N+領域を形成しようとする部分を選択的にエッチン
グ除去する。そして、リンをドープしたポリシリコンを
堆積してパターニングすることによって、フォトダイオ
ードの電極８、MOSトランジスタのゲート電極９、バイ
ポーラトランジスタのエミッタ電極10およびコレクタ電
極11を各々形成する。続いて、熱酸化により厚さ1500〜
2000Åの酸化膜12を形成するとともに、ポリシリコン中
の不織物リンを基板１内に拡散させ、N+領域13、エミッ
タ領域14およびN+領域15を各々形成する。
次に、酸化膜12上にCVD法により厚さ6000ÅのPSG膜16を
形成した後、酸化膜12およびPSG膜16にコンタクトホー
ルを形成し、Al配線17を各素子に形成する。続いて、プ
ラズマ窒化膜18を形成した後、Alの遮光層19を形成し、
更にパッシベーション用プラズマ窒化膜20を形成する。
続いて、プラズマエッチングによって、フォトダイオー
ドPD上のプラズマ窒化膜20および18と遮光層19を除去
し、受光部21を形成する。
形成した後、酸化膜12およびPSG膜16にコンタクトホー
ルを形成し、Al配線17を各素子に形成する。続いて、プ
ラズマ窒化膜18を形成した後、Alの遮光層19を形成し、
更にパッシベーション用プラズマ窒化膜20を形成する。
続いて、プラズマエッチングによって、フォトダイオー
ドPD上のプラズマ窒化膜20および18と遮光層19を除去
し、受光部21を形成する。
このような構成において、外光は受光部21を通してフォ
トダイオードPDに入射するだけであり、その他の部分は
遮光層19によって外光が遮断されている。
トダイオードPDに入射するだけであり、その他の部分は
遮光層19によって外光が遮断されている。
［発明が解決しようとする技術課題］ しかしながら、このような構成の半導体装置では、強い
光が斜めに入射した場合、遮光する必要のある回路部に
光が侵入し出力特性を変動させることがあった。
光が斜めに入射した場合、遮光する必要のある回路部に
光が侵入し出力特性を変動させることがあった。
第６図は、上記従来例の端部の模式的断面図である。同
図において、光22が斜めに入射すると、基板１の界面と
遮光層19の界面との間で多重反射を繰返し、トランジス
タ等の素子部に到達するしてしまう。通常は、数回の反
射で光強度は急激に減衰するために問題とはならない
が、強い光の場合は多重反射を繰返して素子部に到達
し、その出力特性を変動させる結果となる。このような
多重反射は、屈折率の異なる絶縁層が積層されている場
合の界面間においても生ずる。
図において、光22が斜めに入射すると、基板１の界面と
遮光層19の界面との間で多重反射を繰返し、トランジス
タ等の素子部に到達するしてしまう。通常は、数回の反
射で光強度は急激に減衰するために問題とはならない
が、強い光の場合は多重反射を繰返して素子部に到達
し、その出力特性を変動させる結果となる。このような
多重反射は、屈折率の異なる絶縁層が積層されている場
合の界面間においても生ずる。
また、光センサ装置の端部（チップ端部）だけではな
く、受光部21から斜めに光が入射する場合にも同様の出
力特性の変動が生じてしまう。
く、受光部21から斜めに光が入射する場合にも同様の出
力特性の変動が生じてしまう。
［課題を解決するための手段］ 本発明は、前記技術課題を解決するための手段として、
基板の表面側に並置された受光部及び該受光部からの出
力信号を増幅する回路部と、前記回路部上に少なくとも
１つの絶縁層を介して積層され前記回路部を遮光する為
の遮光手段と、を有する半導体装置において、 前記遮光手段は、前記回路部を略々囲むように前記回路
部上に設けられた前記絶縁層の端面を覆う遮光部を有し
ており、該遮光部により前記絶縁層の端面から前記回路
部への光の入射が妨げられていることを特徴とする半導
体装置を提供するものである。
基板の表面側に並置された受光部及び該受光部からの出
力信号を増幅する回路部と、前記回路部上に少なくとも
１つの絶縁層を介して積層され前記回路部を遮光する為
の遮光手段と、を有する半導体装置において、 前記遮光手段は、前記回路部を略々囲むように前記回路
部上に設けられた前記絶縁層の端面を覆う遮光部を有し
ており、該遮光部により前記絶縁層の端面から前記回路
部への光の入射が妨げられていることを特徴とする半導
体装置を提供するものである。
また、基板に形成された受光部及び回路部と、前記回路
部上に少なくとも１つの絶縁層を介して積層され前記回
路部を遮光する為の遮光手段と、を有する半導体装置に
おいて、 前記遮光手段は、前記回路部を略々囲むように前記受光
部と前記回路部との間及び前記半導体装置の端部に遮光
部を有しており、該遮光部により前記絶縁層の端面が実
質的に遮光されていることを特徴とする半導体装置によ
り、前記技術課題を解決しようとするものである。
部上に少なくとも１つの絶縁層を介して積層され前記回
路部を遮光する為の遮光手段と、を有する半導体装置に
おいて、 前記遮光手段は、前記回路部を略々囲むように前記受光
部と前記回路部との間及び前記半導体装置の端部に遮光
部を有しており、該遮光部により前記絶縁層の端面が実
質的に遮光されていることを特徴とする半導体装置によ
り、前記技術課題を解決しようとするものである。
［作用］ このように、回路部を囲む絶縁層の端面が遮光されてい
ることで、回路部に斜めに入射する外光の影響を防止す
ることができ、特性の安定した半導体装置を提供するこ
とができる。
ることで、回路部に斜めに入射する外光の影響を防止す
ることができ、特性の安定した半導体装置を提供するこ
とができる。
［実施例］ 以下、本発明の実施例を図面に基づいて詳細に説明する
が、まず、第１乃至３図を用いて本発明の最も特徴的な
遮光手段の構成について説明する。
が、まず、第１乃至３図を用いて本発明の最も特徴的な
遮光手段の構成について説明する。
第１図は、本発明による半導体装置の部分的な断面図で
ある。
ある。
同図において、Ｐ型半導体基板101にはトランジスタ等
から成る回路部が形成され、基板101上には例えばMOSト
ランジスタのゲート絶縁膜となる厚さ約1500Å程度の薄
い絶縁層102が形成されている。その上に厚い絶縁層103
および104が形成され、更に回路部を遮光するためのAl
等の遮光層105が絶縁層104上と絶縁層103および104の端
面とに形成されている。
から成る回路部が形成され、基板101上には例えばMOSト
ランジスタのゲート絶縁膜となる厚さ約1500Å程度の薄
い絶縁層102が形成されている。その上に厚い絶縁層103
および104が形成され、更に回路部を遮光するためのAl
等の遮光層105が絶縁層104上と絶縁層103および104の端
面とに形成されている。
絶縁層103および104の厚さの合計は14000〜18000Åであ
り、絶縁層102に比べて十分に厚いために、絶縁層103お
よび104の端面を遮光層105の遮光部で覆うことで、斜め
に入射する光の影響を十分に防止することができる。
り、絶縁層102に比べて十分に厚いために、絶縁層103お
よび104の端面を遮光層105の遮光部で覆うことで、斜め
に入射する光の影響を十分に防止することができる。
また、本実施例では、遮光層105がAl等の導電性材料で
形成されているが、基板101と絶縁層102を挟んで設けら
れているために、電気的には浮遊状態にある。勿論、遮
光層105をコンタクトホール等を通して基板101に接続し
接地電位に固定してもよい。
形成されているが、基板101と絶縁層102を挟んで設けら
れているために、電気的には浮遊状態にある。勿論、遮
光層105をコンタクトホール等を通して基板101に接続し
接地電位に固定してもよい。
第２図は、本発明の別の例の部分的な断面図である。
本例では、回路部がウエハのスクライブラインに面して
おり、絶縁層102、103および104の端面が遮光層105の遮
光部によって完全に覆われている。このために、斜めに
入射する光をより完全に阻止することができる。
おり、絶縁層102、103および104の端面が遮光層105の遮
光部によって完全に覆われている。このために、斜めに
入射する光をより完全に阻止することができる。
第３図は、本発明の他の部分的な断面図である。
本例では、たとえば受光部を有するフォトダイオード部
106と回路部107とが素子分離領域108によって電気的に
分離されている場合を示している。この場合、受光部の
側壁から斜めに入射した光が多重反射によって回路部10
7に到達する可能性がある。
106と回路部107とが素子分離領域108によって電気的に
分離されている場合を示している。この場合、受光部の
側壁から斜めに入射した光が多重反射によって回路部10
7に到達する可能性がある。
これを防止するために、回路部107上の絶縁層102、103
および104の端面をP+素子分離領域108上に形成し、その
端面を遮光層105の遮光部で覆って回路部107への光の入
射を防止している。
および104の端面をP+素子分離領域108上に形成し、その
端面を遮光層105の遮光部で覆って回路部107への光の入
射を防止している。
また、遮光層105は不純物濃度の高いP+素子分離領域108
に接続しているために、常に一定電位に維持されてお
り、遮光層105および基板101との間の寄生容量を小さ
く、かつ安定化することができ、回路部の特性を向上さ
せることができる。
に接続しているために、常に一定電位に維持されてお
り、遮光層105および基板101との間の寄生容量を小さ
く、かつ安定化することができ、回路部の特性を向上さ
せることができる。
第４図（Ａ）は、本発明の実施例による半導体装置とし
ての光センサ装置の概略的平面図、第４図（Ｂ）は、そ
のＩ−Ｉ線断面図である。
ての光センサ装置の概略的平面図、第４図（Ｂ）は、そ
のＩ−Ｉ線断面図である。
各図において、フォトダイオード部106と回路部107とは
P+素子分離領域108によって電気的に分離されている。
P+素子分離領域108によって電気的に分離されている。
フォトダイオード部106および回路部107は、次にように
構成されている。まず、N+埋込層109上にＮ領域110およ
びコレクタ領域111が形成され、Ｎ領域110にＰ領域112
が形成されてフォトダイオード106を構成し、またコレ
クタ領域111にベース領域113が形成される。ベース領域
113には更にエミッタ領域114が形成され、同時にコレク
タ電極とオーミックコンタクトをとるためのN+層115が
形成される。
構成されている。まず、N+埋込層109上にＮ領域110およ
びコレクタ領域111が形成され、Ｎ領域110にＰ領域112
が形成されてフォトダイオード106を構成し、またコレ
クタ領域111にベース領域113が形成される。ベース領域
113には更にエミッタ領域114が形成され、同時にコレク
タ電極とオーミックコンタクトをとるためのN+層115が
形成される。
このようなフォトダイオード部106および回路部107上
に、絶縁層102、103および104と配線116とが形成され、
更に回路部107を囲むように絶縁層103および104が除去
される。続いて、遮光手段として、Al等の導電性材料か
ら成る遮光層105および遮光部105′がフォトダイオード
106の受光部117を除いて形成される。ただし、遮光部10
5′は絶縁層103および104の端面となる段差部に形成さ
れる遮光層105の一部分である。この遮光部105′が絶縁
層の端面を覆っているために、強い光が斜めに入射して
も、回路部107への光の侵入は阻止され、回路特性の安
定化が達成される。
に、絶縁層102、103および104と配線116とが形成され、
更に回路部107を囲むように絶縁層103および104が除去
される。続いて、遮光手段として、Al等の導電性材料か
ら成る遮光層105および遮光部105′がフォトダイオード
106の受光部117を除いて形成される。ただし、遮光部10
5′は絶縁層103および104の端面となる段差部に形成さ
れる遮光層105の一部分である。この遮光部105′が絶縁
層の端面を覆っているために、強い光が斜めに入射して
も、回路部107への光の侵入は阻止され、回路特性の安
定化が達成される。
また、段差部の遮光部105′の一部分は素子分離領域108
上に形成されているために、絶縁層102を除去して遮光
部105′と接続し、遮光層105を一定電位に維持すること
もできる。こうすることで、遮光層105と基板101との間
の寄生容量の変化を抑えることができ、回路部107の安
定性を更に向上させることができる。したがって、外光
に影響されることなく、フォトダイオード106から出力
される微小信号を安定した動作によって増幅し、また変
換することができる。
上に形成されているために、絶縁層102を除去して遮光
部105′と接続し、遮光層105を一定電位に維持すること
もできる。こうすることで、遮光層105と基板101との間
の寄生容量の変化を抑えることができ、回路部107の安
定性を更に向上させることができる。したがって、外光
に影響されることなく、フォトダイオード106から出力
される微小信号を安定した動作によって増幅し、また変
換することができる。
［発明の効果］ 以上詳細に説明したように、本発明による半導体装置
は、回路部を囲んでいる絶縁層の端面が遮光されている
ことで、回路部に斜めに入射する外光の影響を防止する
ことができ、外光に影響されない安定した動作を得るこ
とができる。
は、回路部を囲んでいる絶縁層の端面が遮光されている
ことで、回路部に斜めに入射する外光の影響を防止する
ことができ、外光に影響されない安定した動作を得るこ
とができる。
第１図は、本発明による半導体装置の一例の部分的な断
面図、 第２図は、本発明の別の例の部分的な断面図、 第３図は、本発明の他の例の部分的な断面図、 第４図（Ａ）は、本発明の実施例による半導体装置とし
ての光センサ装置の概略的平面図、第４図（Ｂ）は、そ
のＩ−Ｉ線断面図、 第５図は、従来例としての光センサ装置（基本的には特
願昭59-183149号公報に記載されている。）の概略的断
面図、 第６図は、上記従来例の端部の模式的断面図である。 101……基板 102、103、104……絶縁層 105、105′……遮光層 106……フォトダイオード 107……回路部 108……素子分離領域
面図、 第２図は、本発明の別の例の部分的な断面図、 第３図は、本発明の他の例の部分的な断面図、 第４図（Ａ）は、本発明の実施例による半導体装置とし
ての光センサ装置の概略的平面図、第４図（Ｂ）は、そ
のＩ−Ｉ線断面図、 第５図は、従来例としての光センサ装置（基本的には特
願昭59-183149号公報に記載されている。）の概略的断
面図、 第６図は、上記従来例の端部の模式的断面図である。 101……基板 102、103、104……絶縁層 105、105′……遮光層 106……フォトダイオード 107……回路部 108……素子分離領域
Claims (10)
- 【請求項１】基板の表面側に並置された受光部及び該受
光部からの出力信号を増幅する回路部と、前記回路部上
に少なくとも１つの絶縁層を介して積層され前記回路部
を遮光する為の遮光手段と、を有する半導体装置におい
て、 前記遮光手段は、前記回路部を略々囲むように前記回路
部上に設けられた前記絶縁層の端面を覆う遮光部を有し
ており、該遮光部により前記絶縁層の端面から前記回路
部への光の入射が妨げられていることを特徴とする半導
体装置。 - 【請求項２】前記遮光部は前記端面において前記基板と
薄い絶縁膜を介して接している特許請求の範囲第１項記
載の半導体装置。 - 【請求項３】前記遮光部は前記端面において前記基板と
直接接している特許請求の範囲第１項記載の半導体装
置。 - 【請求項４】前記遮光部は前記端面において前記基板の
素子分離領域と接している特許請求の範囲第１項記載の
半導体装置。 - 【請求項５】前記遮光部は前記端面において前記基板と
電気的に接しており、一定電位に保持される特許請求の
範囲第１項記載の半導体装置。 - 【請求項６】前記絶縁層は３つの層を含む特許請求の範
囲第１項記載の半導体装置。 - 【請求項７】基板に形成された受光部及び回路部と、前
記回路部上に少なくとも１つの絶縁層を介して積層され
前記回路部を遮光する為の遮光手段と、を有する半導体
装置において、 前記遮光手段は、前記回路部を略々囲むように前記受光
部と前記回路部との間及び前記半導体装置の端部に遮光
部を有しており、該遮光部により前記絶縁層の端面が実
質的に遮光されていることを特徴とする半導体装置。 - 【請求項８】前記遮光部は前記端面において前記基板と
薄い絶縁膜を介して接している特許請求の範囲第７項記
載の半導体装置。 - 【請求項９】前記遮光部は前記端面において前記基板の
素子分離領域と接している特許請求の範囲第７項記載の
半導体装置。 - 【請求項１０】前記遮光部は前記端面において前記基板
と電気的に接しており、一定電位に保持される特許請求
の範囲第７項記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61068398A JPH0691228B2 (ja) | 1986-03-28 | 1986-03-28 | 半導体装置 |
| DE19873705173 DE3705173A1 (de) | 1986-02-28 | 1987-02-18 | Halbleitervorrichtung |
| US07/496,092 US5061978A (en) | 1986-02-28 | 1990-03-15 | Semiconductor photosensing device with light shield |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61068398A JPH0691228B2 (ja) | 1986-03-28 | 1986-03-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62226659A JPS62226659A (ja) | 1987-10-05 |
| JPH0691228B2 true JPH0691228B2 (ja) | 1994-11-14 |
Family
ID=13372547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61068398A Expired - Fee Related JPH0691228B2 (ja) | 1986-02-28 | 1986-03-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691228B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07120761B2 (ja) * | 1987-07-01 | 1995-12-20 | 日本電気株式会社 | 受光素子内蔵型半導体集積回路 |
| JPH01220480A (ja) * | 1988-02-26 | 1989-09-04 | Mitsubishi Electric Corp | ホトセンサ |
| JP2560846B2 (ja) * | 1989-07-11 | 1996-12-04 | 日本電気株式会社 | 光半導体装置 |
| JPH03116779A (ja) * | 1989-09-28 | 1991-05-17 | Nec Ic Microcomput Syst Ltd | 受光素子内蔵集積回路装置 |
| JP3384690B2 (ja) * | 1996-07-17 | 2003-03-10 | 三洋電機株式会社 | 光半導体集積回路 |
| JP3691176B2 (ja) * | 1996-10-23 | 2005-08-31 | 浜松ホトニクス株式会社 | 半導体エネルギー検出器 |
| JP3726416B2 (ja) * | 1997-04-14 | 2005-12-14 | 株式会社デンソー | 光センサ集積回路装置 |
| US20010048140A1 (en) | 1997-04-10 | 2001-12-06 | Inao Toyoda | Photo sensing integrated circuit device and related circuit adjustment |
| US7923800B2 (en) * | 2006-12-27 | 2011-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
| JP5059476B2 (ja) * | 2007-04-23 | 2012-10-24 | ラピスセミコンダクタ株式会社 | 半導体装置、光測定装置、光検出装置、及び半導体装置の製造方法 |
| JP2019046861A (ja) * | 2017-08-30 | 2019-03-22 | 株式会社東芝 | 光学センサ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1547445A (en) * | 1975-08-25 | 1979-06-20 | Hewlett Packard Co | Frequency comparator circuit |
| JPS57145368A (en) * | 1981-03-04 | 1982-09-08 | Hitachi Ltd | Semiconductor intergrated circuit |
-
1986
- 1986-03-28 JP JP61068398A patent/JPH0691228B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62226659A (ja) | 1987-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061978A (en) | Semiconductor photosensing device with light shield | |
| US5101253A (en) | Photo sensor with monolithic differential amplifier | |
| US8049291B2 (en) | Semiconductor optical sensor having an inter-region light-shielding plug | |
| US4791070A (en) | Method of fabricating a solid state image sensing device | |
| KR100394212B1 (ko) | 회로-내장 수광 장치 및 그의 제조 방법 | |
| JPH0691228B2 (ja) | 半導体装置 | |
| US5336919A (en) | Solid-state image pickup device with high melting point metal shield | |
| JPH09232556A (ja) | 半導体装置 | |
| JP3726416B2 (ja) | 光センサ集積回路装置 | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JPH0818091A (ja) | 複数のフォトダイオードを有する半導体光電変換素子 | |
| JPH1146010A (ja) | アバランシェフォトダイオード | |
| JPS62202556A (ja) | 半導体装置 | |
| JPH02238664A (ja) | 回路内蔵受光素子 | |
| JP3510500B2 (ja) | 半導体受光装置の製造方法 | |
| JPS6145862B2 (ja) | ||
| JP3311564B2 (ja) | 光半導体装置 | |
| JP3504114B2 (ja) | 回路内蔵受光素子 | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| JP2670634B2 (ja) | 回路内蔵受光素子 | |
| JPS61258471A (ja) | 半導体集積回路装置 | |
| JPH0513800A (ja) | 半導体装置 | |
| JP3041362B2 (ja) | リニアイメージセンサ | |
| JPH04373181A (ja) | フォトカプラ | |
| JPH11214663A (ja) | 回路内蔵受光素子およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |