JPS6145862B2 - - Google Patents
Info
- Publication number
- JPS6145862B2 JPS6145862B2 JP51047873A JP4787376A JPS6145862B2 JP S6145862 B2 JPS6145862 B2 JP S6145862B2 JP 51047873 A JP51047873 A JP 51047873A JP 4787376 A JP4787376 A JP 4787376A JP S6145862 B2 JPS6145862 B2 JP S6145862B2
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- sensitivity
- window
- type semiconductor
- shielding film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 46
- 230000035945 sensitivity Effects 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005259 measurement Methods 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Optical Transform (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
この発明は、光電変換装置の製造方法に関す
る。
る。
まず、第1図に基づきこの発明の製造方法が適
用される光電変換装置について説明する。この第
1図に示した装置は、同一半導体基板(ウエハ)
上に構成された多数(図示では3個)の接合部列
を有するフオトダイオードアレイと通称されてい
る集積化光電変換装置である。ここでは3個の光
電変換素子の場合を示しており、第1図Aは等価
回路図、第1図Bは光電変換装置の構造を示す断
面図(第1図CにおけるA―A′線に沿つて切断
して示した図)、そして第1図Cはその平面図で
ある。
用される光電変換装置について説明する。この第
1図に示した装置は、同一半導体基板(ウエハ)
上に構成された多数(図示では3個)の接合部列
を有するフオトダイオードアレイと通称されてい
る集積化光電変換装置である。ここでは3個の光
電変換素子の場合を示しており、第1図Aは等価
回路図、第1図Bは光電変換装置の構造を示す断
面図(第1図CにおけるA―A′線に沿つて切断
して示した図)、そして第1図Cはその平面図で
ある。
等価回路的には第1図Aより明らかなように、
光電変換素子としての3個のフオトダイオード
D1〜D3のカソードが共通に接地され、各フオト
ダイオードD1〜D3のアノードはそれぞれ端子T1
〜T3に接続するようになつている。
光電変換素子としての3個のフオトダイオード
D1〜D3のカソードが共通に接地され、各フオト
ダイオードD1〜D3のアノードはそれぞれ端子T1
〜T3に接続するようになつている。
また、構造的には第1図Bおよび第1図Cから
明らかなように、たとえばN形半導体基板1(シ
リコンウエハ)の上面に所定の間隔をもつて異種
不純物を導入してP形半導体部2が形成されてお
り、このN形半導体基板1とP形半導体部2の上
面には透明絶縁材料よりなる保護膜3が形成され
ている。ただし、保護膜3は、P形半導体部2の
電極部6においては、その電極部6と配線とのオ
ーミツクコンタクトをとるために取り除かれてい
る。そして、この保護膜3上には光遮蔽膜4が形
成されており、この光遮蔽膜4には各P形半導体
部2の上面中央部において入射光の窓5が形成さ
れる。また、光遮蔽膜4は、P形半導体部2の電
極部6においては、前記保護膜3と同様に取り除
かれている。
明らかなように、たとえばN形半導体基板1(シ
リコンウエハ)の上面に所定の間隔をもつて異種
不純物を導入してP形半導体部2が形成されてお
り、このN形半導体基板1とP形半導体部2の上
面には透明絶縁材料よりなる保護膜3が形成され
ている。ただし、保護膜3は、P形半導体部2の
電極部6においては、その電極部6と配線とのオ
ーミツクコンタクトをとるために取り除かれてい
る。そして、この保護膜3上には光遮蔽膜4が形
成されており、この光遮蔽膜4には各P形半導体
部2の上面中央部において入射光の窓5が形成さ
れる。また、光遮蔽膜4は、P形半導体部2の電
極部6においては、前記保護膜3と同様に取り除
かれている。
ところで、このような光電変換装置に於いて
は、光電変換量は入射光量が一定のときには、そ
の接合部の面積に比例する。したがつて、N形半
導体基板1とP形半導体部2により構成された各
接合部の面積が不均一な場合感度は不均一とな
る。
は、光電変換量は入射光量が一定のときには、そ
の接合部の面積に比例する。したがつて、N形半
導体基板1とP形半導体部2により構成された各
接合部の面積が不均一な場合感度は不均一とな
る。
また、各接合部を一定にすることにより、各素
子間の感度を均一にする試みを行つた場合でも、
各素子間の材質が不均一であるとき感度は不均一
となる。
子間の感度を均一にする試みを行つた場合でも、
各素子間の材質が不均一であるとき感度は不均一
となる。
通常100素子のフオートダイオードアレイで
は、20%程度あるいはそれ以上の感度の不均一性
を有することが多く、このような不均一性はこの
フオトダイオードアレイを同時にウエハ内に作成
した後、アレイを素子化(チツプ化)し、各素子
をボンデイング等の組立てを行つた後、感度測定
してはじめて知られる。
は、20%程度あるいはそれ以上の感度の不均一性
を有することが多く、このような不均一性はこの
フオトダイオードアレイを同時にウエハ内に作成
した後、アレイを素子化(チツプ化)し、各素子
をボンデイング等の組立てを行つた後、感度測定
してはじめて知られる。
このように、従来の半導体光電変換装置におい
ては、半導体材料は特有の構造敏感性を有するた
め、空間的な不均一性に極めて敏感であり、その
光電変換量は例えば均一な量を得ることが困難で
あつた。
ては、半導体材料は特有の構造敏感性を有するた
め、空間的な不均一性に極めて敏感であり、その
光電変換量は例えば均一な量を得ることが困難で
あつた。
特に、多数の光電変換部を有する装置において
は、均一な光電変換量を得ることは勿論、任意の
感度分布を有する光電変換装置を作ることは極め
て困難であつた。
は、均一な光電変換量を得ることは勿論、任意の
感度分布を有する光電変換装置を作ることは極め
て困難であつた。
また、高精度化を要請されている光像情報の認
識や伝送などのシステム機器に適合する光電変換
装置を得るには技術的に至難であつた。
識や伝送などのシステム機器に適合する光電変換
装置を得るには技術的に至難であつた。
この発明は、上記の点にかんがみなされたもの
で、半導体基板上の複数の光電変換素子の感度を
所望の感度に高精度に制御して光電変換装置を製
造できる光電変換装置の製造方法を提供すること
を目的とする。
で、半導体基板上の複数の光電変換素子の感度を
所望の感度に高精度に制御して光電変換装置を製
造できる光電変換装置の製造方法を提供すること
を目的とする。
以下この発明の一実施例を第1図を参照して説
明する。
明する。
この発明の一実施例では、まず、N形半導体基
板1(N形シリコンウエハ)に通常のブレーナ技
術を用いて複数のP形半導体部2を形成した後、
そのP形半導体部形成の際の熱処理工程により同
時に基板1の表面に形成される酸化膜からなる保
護膜3上に光遮蔽膜4を形成し、この光遮蔽膜4
に通常より小さく入射光の窓5およびP形半導体
部2の電極部6における窓を開け、さらに同じく
P形半導体部2の電極部6において保護膜3に窓
を開ける。その後、各P形半導体部2と基板1か
らなる各光電変換素子(フオトダイオード)の感
度測定を行い、しかる後、前記感度測定結果に基
づいて、各素子の感度が所望の感度となるように
入射光の窓5の大きさを調整する。なお、感度測
定は、露出させた電極部6の表面に探針を立てて
光電変換出力を測定する、プロービング技術によ
つて行うことができる。
板1(N形シリコンウエハ)に通常のブレーナ技
術を用いて複数のP形半導体部2を形成した後、
そのP形半導体部形成の際の熱処理工程により同
時に基板1の表面に形成される酸化膜からなる保
護膜3上に光遮蔽膜4を形成し、この光遮蔽膜4
に通常より小さく入射光の窓5およびP形半導体
部2の電極部6における窓を開け、さらに同じく
P形半導体部2の電極部6において保護膜3に窓
を開ける。その後、各P形半導体部2と基板1か
らなる各光電変換素子(フオトダイオード)の感
度測定を行い、しかる後、前記感度測定結果に基
づいて、各素子の感度が所望の感度となるように
入射光の窓5の大きさを調整する。なお、感度測
定は、露出させた電極部6の表面に探針を立てて
光電変換出力を測定する、プロービング技術によ
つて行うことができる。
なお、窓5の大きさの調整による感度調整方法
が単純簡単であるが、エツチングや蒸着により光
遮蔽膜4の膜厚を増減させて感度調整をすること
も可能である。
が単純簡単であるが、エツチングや蒸着により光
遮蔽膜4の膜厚を増減させて感度調整をすること
も可能である。
上記光遮蔽膜4の窓5の大きさの調整法として
は、たとえば、電子ビーム加工、レーザ加工など
の微細パターン化技術を用いることができる。
は、たとえば、電子ビーム加工、レーザ加工など
の微細パターン化技術を用いることができる。
この加工の際、光電変換素子(フオトダイオー
ド)が破損することを防ぐためにも、保護膜3の
材料は充分選択されねばならないものであり、た
とえば、前述したシリコン酸化膜SiO2のほか
に、シリコン窒化膜Si3N4やアルミナAl2O3などが
好材料である。
ド)が破損することを防ぐためにも、保護膜3の
材料は充分選択されねばならないものであり、た
とえば、前述したシリコン酸化膜SiO2のほか
に、シリコン窒化膜Si3N4やアルミナAl2O3などが
好材料である。
また、光遮蔽膜4の加工は直接加工もあり得る
が、樹脂膜などを用いるリソグラフイ技術を用い
る間接的加工もある。
が、樹脂膜などを用いるリソグラフイ技術を用い
る間接的加工もある。
なお、第1図の一実施例では、半導体基板1と
してN形、半導体部2としてP形の場合について
説明したが、それぞれ、その逆の導電形の半導体
であつてもよいことは云うまでもない。
してN形、半導体部2としてP形の場合について
説明したが、それぞれ、その逆の導電形の半導体
であつてもよいことは云うまでもない。
さて、上記一実施例では、単なるPN接合を利
用した光電変換素子アレイに関して説明したが、
第2図に示す走査機能を内蔵した所謂モノリシツ
クの自己走査型受光素子アレイにおいても同様に
して感度を所望の感度に調整することができる。
この例がこの発明の他の実施例である。
用した光電変換素子アレイに関して説明したが、
第2図に示す走査機能を内蔵した所謂モノリシツ
クの自己走査型受光素子アレイにおいても同様に
して感度を所望の感度に調整することができる。
この例がこの発明の他の実施例である。
第2図Aは自己走査型受光素子アレイの4絵素
分の等価回路を示し、第2図Bは自己走査型受光
素子アレイの平面図を示している。
分の等価回路を示し、第2図Bは自己走査型受光
素子アレイの平面図を示している。
まず、第2図AにおけるD11〜D14はそれぞれ光
電変換素子、7は走査機能を有する回路(以下、
走査回路と称する)、8―1〜8―4はMOS
FETスイツチであり、走査回路7の出力側は
MOS FETスイツチ8―1〜8―4の各ゲートに
接続され、各MOS FETスイツチ8―1〜8―4
のソースは光電変換素子D11〜D14を通して接地さ
れている。
電変換素子、7は走査機能を有する回路(以下、
走査回路と称する)、8―1〜8―4はMOS
FETスイツチであり、走査回路7の出力側は
MOS FETスイツチ8―1〜8―4の各ゲートに
接続され、各MOS FETスイツチ8―1〜8―4
のソースは光電変換素子D11〜D14を通して接地さ
れている。
MOS FETスイツチ8―1〜8―4のドレイン
は光電変換素子D11〜D14により光電変換された電
流を取り出す線9(ビデオラインとも称されてお
り、以下、ここではビデオラインと呼ぶことにす
る)に接続されている。
は光電変換素子D11〜D14により光電変換された電
流を取り出す線9(ビデオラインとも称されてお
り、以下、ここではビデオラインと呼ぶことにす
る)に接続されている。
一方、第2図Bは第2図Aの等価回路に対応す
る自己走査型受光素子アレイの平面図であり、こ
れはシリコンゲート技術を用いれば、比較的簡単
に製作可能である。
る自己走査型受光素子アレイの平面図であり、こ
れはシリコンゲート技術を用いれば、比較的簡単
に製作可能である。
この第2図Bにおいて、第2図Aに相当する部
分には同一符号が付されており、図中の11は走
査回路7からMOS FETスイツチ8―1〜8―4
のゲートに駆動信号を伝達するためのライン、す
なわち、駆動信号伝達ラインであつて、MOS
FETスイツチ8―1〜8―4のゲートをも構成
している。
分には同一符号が付されており、図中の11は走
査回路7からMOS FETスイツチ8―1〜8―4
のゲートに駆動信号を伝達するためのライン、す
なわち、駆動信号伝達ラインであつて、MOS
FETスイツチ8―1〜8―4のゲートをも構成
している。
12はMOS FETスイツチ8―1〜8―4のド
レイン、13はドレイン12と外部への信号読出
のための信号ライン14とのコンタクトを形成す
るためのオーミツクコンタクト孔である。
レイン、13はドレイン12と外部への信号読出
のための信号ライン14とのコンタクトを形成す
るためのオーミツクコンタクト孔である。
信号ライン14は上記ビデオライン9とコンタ
クトするために、オーミツクコンタクト孔15と
コンタクトするようになつている。
クトするために、オーミツクコンタクト孔15と
コンタクトするようになつている。
この場合、駆動信号伝達ライン11と信号ライ
ン14は不純物をドープした多結晶シリコンで構
成され、また、ビデオライン9は金属配線であ
る。
ン14は不純物をドープした多結晶シリコンで構
成され、また、ビデオライン9は金属配線であ
る。
16は光遮蔽膜であり、ビデオライン9を形成
するとき同時に製作することも可能である。な
お、5は第1図の場合と同様、入射光の窓であ
る。
するとき同時に製作することも可能である。な
お、5は第1図の場合と同様、入射光の窓であ
る。
このように構成された自己走査型受光素子アレ
イでは、窓5に光を照射した状態で走査回路7か
ら駆動信号伝達ライン11を介して順次駆動信号
をMOS FETスイツチ8―1〜8―4に送出すれ
ば、MOS FETスイツチ8―1〜8―4は順次オ
ンとなつてビデオライン9より光電変換素子D11
〜D14で光電変換された電流を取り出すことがで
き、したがつて、光電変換量は時系列的にビデオ
ライン9の端子で観測可能である。
イでは、窓5に光を照射した状態で走査回路7か
ら駆動信号伝達ライン11を介して順次駆動信号
をMOS FETスイツチ8―1〜8―4に送出すれ
ば、MOS FETスイツチ8―1〜8―4は順次オ
ンとなつてビデオライン9より光電変換素子D11
〜D14で光電変換された電流を取り出すことがで
き、したがつて、光電変換量は時系列的にビデオ
ライン9の端子で観測可能である。
各光電変換素子D11〜D14の光電変換量(感度)
の偏差は第1図の場合で述べた原因と同じ理由に
よつて、たとえば、512絵素(ピツチ30μm)で
は通常20%にもなる。
の偏差は第1図の場合で述べた原因と同じ理由に
よつて、たとえば、512絵素(ピツチ30μm)で
は通常20%にもなる。
この自己走査型受光素子アレイにおいても、入
射光の窓5を通常より小さくして、その受光素子
アレイを製作した後、各光電変換素子の感度測定
を行い、その結果に基づいて再度例えば窓5の大
きさを調整することにより、前記各光電変換素子
の感度を所望の感度にし得る。
射光の窓5を通常より小さくして、その受光素子
アレイを製作した後、各光電変換素子の感度測定
を行い、その結果に基づいて再度例えば窓5の大
きさを調整することにより、前記各光電変換素子
の感度を所望の感度にし得る。
このような方法を用いることにより、光電変換
量(感度)の偏差が3%以内の高精度の光量の検
出が可能である。
量(感度)の偏差が3%以内の高精度の光量の検
出が可能である。
同様に、電荷転送素子を用いた光電変換素子に
もこの発明を適用できるものである。
もこの発明を適用できるものである。
以上詳述したように、この発明によれば、あら
かじめ予備的に製作された集積化光電変換装置の
各光電変換素子間の感度をより高精度に修正加工
するようにしたもので、望ましい感度分布にする
ことができ、したがつて、従来は、たとえば、各
光電変換素子ごとに接続された増幅器の増幅度を
それぞれ調整する必要があつたのに対し、この発
明ではその調整が不要となるばかりでなく、光電
変換素子に続く接続回路の簡易化もできるなどの
利点を有するものである。
かじめ予備的に製作された集積化光電変換装置の
各光電変換素子間の感度をより高精度に修正加工
するようにしたもので、望ましい感度分布にする
ことができ、したがつて、従来は、たとえば、各
光電変換素子ごとに接続された増幅器の増幅度を
それぞれ調整する必要があつたのに対し、この発
明ではその調整が不要となるばかりでなく、光電
変換素子に続く接続回路の簡易化もできるなどの
利点を有するものである。
第1図はこの発明の光電変換装置の製造方法の
一実施例を説明するための図で、Aは等価回路
図、Bは光電変換装置の断面図、Cは同上光電変
換装置の平面図、第2図はこの発明の他の実施例
を説明するための図で、Aは等価回路図、Bは光
電変換装置の平面図である。 1……N形半導体基板、2……P形半導体部、
4……光遮蔽膜、5……窓、16……光遮蔽膜、
D1〜D3……フオトダイオード、D11〜D14……光
電変換素子。
一実施例を説明するための図で、Aは等価回路
図、Bは光電変換装置の断面図、Cは同上光電変
換装置の平面図、第2図はこの発明の他の実施例
を説明するための図で、Aは等価回路図、Bは光
電変換装置の平面図である。 1……N形半導体基板、2……P形半導体部、
4……光遮蔽膜、5……窓、16……光遮蔽膜、
D1〜D3……フオトダイオード、D11〜D14……光
電変換素子。
Claims (1)
- 1 半導体基板上に複数の光電変換素子を形成し
た後、その基板上に光遮蔽膜を形成し、この光遮
蔽膜には各光電変換素子上にて入射光の窓を形成
する工程と、その後、前記各光電変換素子の感度
を測定する工程と、その後、前記感度測定結果に
基づいて光電変換素子の感度が所望の感度となる
ように前記入射光の窓の大きさ或いは光遮蔽膜の
厚みを調整する工程とを具備してなる光電変換装
置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4787376A JPS52131489A (en) | 1976-04-28 | 1976-04-28 | Photoelectric converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4787376A JPS52131489A (en) | 1976-04-28 | 1976-04-28 | Photoelectric converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS52131489A JPS52131489A (en) | 1977-11-04 |
JPS6145862B2 true JPS6145862B2 (ja) | 1986-10-09 |
Family
ID=12787488
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4787376A Granted JPS52131489A (en) | 1976-04-28 | 1976-04-28 | Photoelectric converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS52131489A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2464563A1 (fr) * | 1979-08-31 | 1981-03-06 | Thomson Csf | Dispositif photodetecteur a semi-conducteur et procede de fabrication, et analyseur d'image comportant un tel dispositif |
JPS5673479A (en) * | 1979-11-07 | 1981-06-18 | Yokogawa Hewlett Packard Ltd | Photodiode array |
JPS57145368A (en) * | 1981-03-04 | 1982-09-08 | Hitachi Ltd | Semiconductor intergrated circuit |
JPS5814569A (ja) * | 1981-07-17 | 1983-01-27 | Olympus Optical Co Ltd | カラ−撮像装置 |
JPS6142416U (ja) * | 1985-07-04 | 1986-03-19 | 株式会社ミツトヨ | 光電型エンコ−ダ |
-
1976
- 1976-04-28 JP JP4787376A patent/JPS52131489A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS52131489A (en) | 1977-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4771639A (en) | Semiconductor pressure sensor | |
US4199777A (en) | Semiconductor device and a method of manufacturing the same | |
JPH027417B2 (ja) | ||
JPH022692A (ja) | 赤外線検知用溝付きショットキーバリアホトダイオード | |
US5254868A (en) | Solidstate image sensor device | |
US6306679B1 (en) | Photodiode having transparent insulating film around gate islands above P-N junction | |
US5426060A (en) | Method of inspecting image sensors | |
GB2261323A (en) | Infrared imaging device | |
JPH06326293A (ja) | 光検出装置 | |
US4499654A (en) | Method for fabricating semiconductor photodetector | |
JPS6145862B2 (ja) | ||
JP3512937B2 (ja) | 半導体装置 | |
EP0634054A1 (en) | Detector circuit with a semiconductor diode operating as a detector and with an amplifier circuit integrated with the diode | |
JPH0691228B2 (ja) | 半導体装置 | |
JPH0158711B2 (ja) | ||
US6153446A (en) | Method for forming a metallic reflecting layer in a semiconductor photodiode | |
US4652901A (en) | Infrared sensitive silicon substrate with integrated electronic processing devices and method for producing same | |
US4502203A (en) | Method for fabricating semiconductor photodetector | |
JP3441405B2 (ja) | 半導体赤外線検出素子 | |
JPH05190887A (ja) | 光電変換装置 | |
US11374040B1 (en) | Pixel arrays including heterogenous photodiode types | |
JP3533675B2 (ja) | 半導体装置の製造方法 | |
JPS6322624B2 (ja) | ||
JPH0513741A (ja) | 半導体光検出装置 | |
KR20010030546A (ko) | 임의 전압 발생 구조 및 이 구조를 사용하는 고체 촬상 소자 |