JP3512937B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3512937B2 JP3512937B2 JP03844596A JP3844596A JP3512937B2 JP 3512937 B2 JP3512937 B2 JP 3512937B2 JP 03844596 A JP03844596 A JP 03844596A JP 3844596 A JP3844596 A JP 3844596A JP 3512937 B2 JP3512937 B2 JP 3512937B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- diffusion layer
- region
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、光信号を受光して
その光量に応じた電気信号を出力する光電変換素子とし
て光学機器や光学システムで用いられるものであって、
特に、可視領域から紫外領域の光に対して高い感度を有
し、動作安定性と高機能性とを兼ね備えた半導体装置に
関するものである。
その光量に応じた電気信号を出力する光電変換素子とし
て光学機器や光学システムで用いられるものであって、
特に、可視領域から紫外領域の光に対して高い感度を有
し、動作安定性と高機能性とを兼ね備えた半導体装置に
関するものである。
【０００２】
【従来の技術】従来より受光素子としてｐｉｎフォトダ
イオードやアバランシェフォトダイオード（以下、ＡＰ
Ｄ）が用いられている。このうちＡＰＤは、温度によっ
て増倍率が大きく変動するので動作環境を一定に維持す
る必要があるが、動作環境を一定に維持することができ
ない場合には、この受光素子のみでは安定して使用する
ことが難しい。
イオードやアバランシェフォトダイオード（以下、ＡＰ
Ｄ）が用いられている。このうちＡＰＤは、温度によっ
て増倍率が大きく変動するので動作環境を一定に維持す
る必要があるが、動作環境を一定に維持することができ
ない場合には、この受光素子のみでは安定して使用する
ことが難しい。
【０００３】動作環境が変動するような場合、温度セン
サによって受光素子の環境温度を測定し、その温度セン
サ出力に基づいて受光素子の動作変動を補償する補償回
路によって、受光素子を安定動作させることも考えられ
る。しかし、この温度センサや補償回路と受光素子と
は、ハイブリッド構成であって同一チップ上にはない場
合には、これらを同一温度にすることは困難であり、動
作環境の変動を完全に補償することはできず、受光素子
からの出力値に誤差が生じ、入射光量測定精度が低下す
る。また、ハイブリッド構成とした場合、システムが大
きくなり、小型化には不適当である。
サによって受光素子の環境温度を測定し、その温度セン
サ出力に基づいて受光素子の動作変動を補償する補償回
路によって、受光素子を安定動作させることも考えられ
る。しかし、この温度センサや補償回路と受光素子と
は、ハイブリッド構成であって同一チップ上にはない場
合には、これらを同一温度にすることは困難であり、動
作環境の変動を完全に補償することはできず、受光素子
からの出力値に誤差が生じ、入射光量測定精度が低下す
る。また、ハイブリッド構成とした場合、システムが大
きくなり、小型化には不適当である。
【０００４】この問題を解決するため、受光素子と補償
回路とを同一チップ上に形成する技術が、特開平４−１
５１８７１号公報および特開平２−１１１０６９号公報
に開示されている。このうち、特開平４−１５１８７１
号公報に開示されている技術は、ｐｉｎフォトダイオー
ドとバイポーラトランジスタとを１チップ上に集積化す
るものであって、不純物プロファイルを好適に形成する
ことができ、パンチスルーが防止され、高速動作が可能
なものである。
回路とを同一チップ上に形成する技術が、特開平４−１
５１８７１号公報および特開平２−１１１０６９号公報
に開示されている。このうち、特開平４−１５１８７１
号公報に開示されている技術は、ｐｉｎフォトダイオー
ドとバイポーラトランジスタとを１チップ上に集積化す
るものであって、不純物プロファイルを好適に形成する
ことができ、パンチスルーが防止され、高速動作が可能
なものである。
【０００５】一方、特開平２−１１１０６９号公報に開
示されている技術は、固体撮像素子（ＣＣＤ）のｐｎ接
合型フォトダイオードをＡＰＤに置き換えたものであ
り、ＡＰＤとバイポーラトランジスタやＭＯＳトランジ
スタとを１チップ上に集積化するものである。図６は、
この固体撮像素子のＡＰＤ部分の断面構造図である。
示されている技術は、固体撮像素子（ＣＣＤ）のｐｎ接
合型フォトダイオードをＡＰＤに置き換えたものであ
り、ＡＰＤとバイポーラトランジスタやＭＯＳトランジ
スタとを１チップ上に集積化するものである。図６は、
この固体撮像素子のＡＰＤ部分の断面構造図である。
【０００６】この図に示すように、ｎ型基板１０１の上
にｐウェル層１０２が形成され、このｐウェル層１０２
の上にｎ- 領域１０３とｎ領域１０４とが形成されてい
る。さらに、ｎ領域１０４内部にｐ領域１０５が形成さ
れ、ｐ領域１０５内部にｐ+領域１０６が形成される。
そして、ｎ領域１０４とｐ領域１０５とｐ+ 領域１０６
とでＡＰＤが構成され、ｐ領域１０５に形成された空乏
層に入射光が到達すると電子・正孔対が生成され、ｎ領
域１０４とｐ領域１０５との界面近傍で電子・正孔対が
アバランシェ増倍される。また、ｎ領域１０４とｐウェ
ル層１０２とｎ型基板１０１とからなるｎｐｎバイポー
ラトランジスタが、ブルーミング抑制とスミア低減の為
に、ＡＰＤ部の下方に形成されている。なお、電極１０
７は、電荷を転送するための電極であり、ｎ- 領域１０
３は電荷転送領域であり、ｐ+ 領域１０９はチャネルス
トッパである。
にｐウェル層１０２が形成され、このｐウェル層１０２
の上にｎ- 領域１０３とｎ領域１０４とが形成されてい
る。さらに、ｎ領域１０４内部にｐ領域１０５が形成さ
れ、ｐ領域１０５内部にｐ+領域１０６が形成される。
そして、ｎ領域１０４とｐ領域１０５とｐ+ 領域１０６
とでＡＰＤが構成され、ｐ領域１０５に形成された空乏
層に入射光が到達すると電子・正孔対が生成され、ｎ領
域１０４とｐ領域１０５との界面近傍で電子・正孔対が
アバランシェ増倍される。また、ｎ領域１０４とｐウェ
ル層１０２とｎ型基板１０１とからなるｎｐｎバイポー
ラトランジスタが、ブルーミング抑制とスミア低減の為
に、ＡＰＤ部の下方に形成されている。なお、電極１０
７は、電荷を転送するための電極であり、ｎ- 領域１０
３は電荷転送領域であり、ｐ+ 領域１０９はチャネルス
トッパである。
【０００７】また、このＡＰＤ部の製造工程は、ｐウェ
ル層１０２まで形成した後、異方性エッチングを行なっ
て溝部を形成し、その溝部に選択エピタキシャル成長を
行なってｎ領域１０４とｐ領域１０５とを形成するもの
である。
ル層１０２まで形成した後、異方性エッチングを行なっ
て溝部を形成し、その溝部に選択エピタキシャル成長を
行なってｎ領域１０４とｐ領域１０５とを形成するもの
である。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例では、異方性エッチングや選択エピタキシャル成長
を行って製造されるものであるので、製造工程が複雑で
あり、そのため、ＡＰＤの光検出特性および増倍特性が
充分に得られず、また、品質の安定したものを製造する
ことが困難である。
来例では、異方性エッチングや選択エピタキシャル成長
を行って製造されるものであるので、製造工程が複雑で
あり、そのため、ＡＰＤの光検出特性および増倍特性が
充分に得られず、また、品質の安定したものを製造する
ことが困難である。
【０００９】さらに、ｎ領域１０４とｐウェル層１０２
とｎ型基板１０１とからなるｎｐｎバイポーラトランジ
スタが、ＡＰＤに対して寄生的なものであるため、等価
的に寄生抵抗が大きく、このバイポーラトランジスタを
用いて高性能のリニアＩＣを実現することができず、し
たがって、受光素子としての直線性や周波数特性が悪く
なり実使用には不適当なものである。
とｎ型基板１０１とからなるｎｐｎバイポーラトランジ
スタが、ＡＰＤに対して寄生的なものであるため、等価
的に寄生抵抗が大きく、このバイポーラトランジスタを
用いて高性能のリニアＩＣを実現することができず、し
たがって、受光素子としての直線性や周波数特性が悪く
なり実使用には不適当なものである。
【００１０】本発明は、上記問題点を解消する為になさ
れたものであり、直線性や応答性に優れた光検出特性を
有し、また、高感度に光を検出することができる半導体
装置を提供することを目的とする。
れたものであり、直線性や応答性に優れた光検出特性を
有し、また、高感度に光を検出することができる半導体
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る半導体装置
は、(1) ｐ型半導体基板と、(2) ｐ型半導体基板中の第
１の領域に形成された第１のｎ型埋込層と、(3) ｐ型半
導体基板中の第１の領域とは異なる第２の領域に形成さ
れた第２のｎ型埋込層と、(4) ｐ型半導体基板の上に形
成され、ｐ型半導体基板より低抵抗のｐ型エピタキシャ
ル層と、(5) 第１のｎ型埋込層の周辺部の上のｐ型エピ
タキシャル層中に、第１のｎ型埋込層に達する深さまで
形成された低濃度のｎ型拡散層と、(6) 第２のｎ型埋込
層の上のｐ型エピタキシャル層中に、第２のｎ型埋込層
に達する深さまで形成されたｎ型ウェル拡散層と、(7)
ｎ型拡散層で囲まれたｐ型エピタキシャル層中に形成さ
れた高濃度のｐ型拡散層と、を備え、カソードとしての
第１のｎ型埋込層、アノードとしてのｐ型拡散層、およ
び、これらに挟まれたｐ型エピタキシャル層から、アバ
ランシェフォトダイオードが構成され、第１の領域以外
の領域に信号処理回路が形成される、ことを特徴とす
る。
は、(1) ｐ型半導体基板と、(2) ｐ型半導体基板中の第
１の領域に形成された第１のｎ型埋込層と、(3) ｐ型半
導体基板中の第１の領域とは異なる第２の領域に形成さ
れた第２のｎ型埋込層と、(4) ｐ型半導体基板の上に形
成され、ｐ型半導体基板より低抵抗のｐ型エピタキシャ
ル層と、(5) 第１のｎ型埋込層の周辺部の上のｐ型エピ
タキシャル層中に、第１のｎ型埋込層に達する深さまで
形成された低濃度のｎ型拡散層と、(6) 第２のｎ型埋込
層の上のｐ型エピタキシャル層中に、第２のｎ型埋込層
に達する深さまで形成されたｎ型ウェル拡散層と、(7)
ｎ型拡散層で囲まれたｐ型エピタキシャル層中に形成さ
れた高濃度のｐ型拡散層と、を備え、カソードとしての
第１のｎ型埋込層、アノードとしてのｐ型拡散層、およ
び、これらに挟まれたｐ型エピタキシャル層から、アバ
ランシェフォトダイオードが構成され、第１の領域以外
の領域に信号処理回路が形成される、ことを特徴とす
る。
【００１２】このような構成としたので、第１の領域に
は、第１のｎ型埋込層、ｐ型エピタキシャル層および高
濃度のｐ型拡散層からアバランシェフォトダイオードが
構成される。アノードであるｐ型拡散層が、カソードで
ある第１のｎ型埋込層と低濃度のｎ型拡散層とで囲まれ
るので、第１のｎ型埋込層とｐ型エピタキシャル層との
ｐｎ接合に高電界を印加することができて、高いアバラ
ンシェ増倍率が得られ、特に、波長帯域２００ｎｍ〜７
００ｎｍの光に対して高い感度と優れた応答特性が得ら
れる。一方、第２の領域では、第２のｎ型埋込層および
ｎ型ウェル拡散層が形成される。この第２の領域、およ
び、第１および第２の領域いずれでもない領域には、信
号処理回路が形成される。
は、第１のｎ型埋込層、ｐ型エピタキシャル層および高
濃度のｐ型拡散層からアバランシェフォトダイオードが
構成される。アノードであるｐ型拡散層が、カソードで
ある第１のｎ型埋込層と低濃度のｎ型拡散層とで囲まれ
るので、第１のｎ型埋込層とｐ型エピタキシャル層との
ｐｎ接合に高電界を印加することができて、高いアバラ
ンシェ増倍率が得られ、特に、波長帯域２００ｎｍ〜７
００ｎｍの光に対して高い感度と優れた応答特性が得ら
れる。一方、第２の領域では、第２のｎ型埋込層および
ｎ型ウェル拡散層が形成される。この第２の領域、およ
び、第１および第２の領域いずれでもない領域には、信
号処理回路が形成される。
【００１３】信号処理回路は、ｎ型ウェル拡散層に形成
されたバイポーラトランジスタからなるものとしてもよ
いし、また、ｎ型ウェル拡散層に形成されたＰ−ＭＯＳ
トランジスタおよびｐ型エピタキシャル層に形成された
Ｎ−ＭＯＳトランジスタからなるものとしてもよい。
されたバイポーラトランジスタからなるものとしてもよ
いし、また、ｎ型ウェル拡散層に形成されたＰ−ＭＯＳ
トランジスタおよびｐ型エピタキシャル層に形成された
Ｎ−ＭＯＳトランジスタからなるものとしてもよい。
【００１４】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施の形態を詳細に説明する。尚、図面の説明におい
て同一の要素には同一の符号を付し、重複する説明を省
略する。
の実施の形態を詳細に説明する。尚、図面の説明におい
て同一の要素には同一の符号を付し、重複する説明を省
略する。
【００１５】先ず、本発明に係る半導体装置の構造につ
いて説明する。図１は、本発明に係る半導体装置の断面
構造図である。ｐ型半導体基板１中にｎ型埋込層２ａ，
２ｂおよび２ｃが形成され、ｐ型半導体基板１の上に低
抵抗のｐ型エピタキシャル層３が形成されている。ｎ型
埋込層２ａ，２ｂおよび２ｃそれぞれの上のｐ型エピタ
キシャル層３には、低濃度のｎ型ウェル拡散層４ａ，４
ｃおよびｎ型拡散層４ｂが、ｎ型埋込層２ａ，２ｃおよ
び２ｂそれぞれに達する深さまで形成されている。この
うち、ｎ型拡散層４ｂは、ｎ型埋込層２ｂの周辺部の上
に形成されており、ｎ型埋込層２ｂの中心部の上には形
成されていない。ｎ型拡散層４ｂで囲まれたｐ型エピタ
キシャル層３中には、高濃度のｐ型拡散層９ｃが形成さ
れている。
いて説明する。図１は、本発明に係る半導体装置の断面
構造図である。ｐ型半導体基板１中にｎ型埋込層２ａ，
２ｂおよび２ｃが形成され、ｐ型半導体基板１の上に低
抵抗のｐ型エピタキシャル層３が形成されている。ｎ型
埋込層２ａ，２ｂおよび２ｃそれぞれの上のｐ型エピタ
キシャル層３には、低濃度のｎ型ウェル拡散層４ａ，４
ｃおよびｎ型拡散層４ｂが、ｎ型埋込層２ａ，２ｃおよ
び２ｂそれぞれに達する深さまで形成されている。この
うち、ｎ型拡散層４ｂは、ｎ型埋込層２ｂの周辺部の上
に形成されており、ｎ型埋込層２ｂの中心部の上には形
成されていない。ｎ型拡散層４ｂで囲まれたｐ型エピタ
キシャル層３中には、高濃度のｐ型拡散層９ｃが形成さ
れている。
【００１６】このようにして、高濃度のｐ型拡散層９
ｃ、低抵抗のｐ型エピタキシャル層３およびｎ型埋込層
２ｂからＡＰＤが構成されている。このＡＰＤに逆バイ
アス電圧が印加されると、ｐ型エピタキシャル層３およ
びｎ型埋込層２ｂのｐｎ接合付近に生じた空乏層に光が
入射すると電子・正孔対が発生しアバランシェ増倍され
る。
ｃ、低抵抗のｐ型エピタキシャル層３およびｎ型埋込層
２ｂからＡＰＤが構成されている。このＡＰＤに逆バイ
アス電圧が印加されると、ｐ型エピタキシャル層３およ
びｎ型埋込層２ｂのｐｎ接合付近に生じた空乏層に光が
入射すると電子・正孔対が発生しアバランシェ増倍され
る。
【００１７】さらに、ｎ型ウェル拡散層４ａには、ｎ型
拡散層８ａをコレクタとし、ｐ型ベース拡散層７をベー
スとし、ｎ型拡散層８ｂをエミッタとするｎｐｎバイポ
ーラトランジスタが形成されている。ｎ型ウェル拡散層
４ｃには、ｐ型拡散層９ｄおよび９ｅそれぞれをソース
およびドレインとし、ゲート電極６ａをゲートとするＰ
−ＭＯＳトランジスタが形成されている。ｐ型エピタキ
シャル層３には、ｎ型拡散層８ｅおよび８ｆそれぞれを
ソースおよびドレインとし、ゲート電極６ｂをゲートと
するＮ−ＭＯＳトランジスタが形成されている。
拡散層８ａをコレクタとし、ｐ型ベース拡散層７をベー
スとし、ｎ型拡散層８ｂをエミッタとするｎｐｎバイポ
ーラトランジスタが形成されている。ｎ型ウェル拡散層
４ｃには、ｐ型拡散層９ｄおよび９ｅそれぞれをソース
およびドレインとし、ゲート電極６ａをゲートとするＰ
−ＭＯＳトランジスタが形成されている。ｐ型エピタキ
シャル層３には、ｎ型拡散層８ｅおよび８ｆそれぞれを
ソースおよびドレインとし、ゲート電極６ｂをゲートと
するＮ−ＭＯＳトランジスタが形成されている。
【００１８】続いて、本発明に係る半導体装置の詳細に
ついて製造工程とともに説明する。図２ないし図５は、
本発明に係る半導体装置の製造工程図である。
ついて製造工程とともに説明する。図２ないし図５は、
本発明に係る半導体装置の製造工程図である。
【００１９】最初に、面方位（１，０，０）のｐ型半導
体基板１を用意する（図２（ａ））。不純物濃度は、１
×１０15〜１．５×１０15ｃｍ-3の範囲であり、好適に
は１．２×１０15ｃｍ-3であり、比抵抗は１０Ωｃｍで
ある。
体基板１を用意する（図２（ａ））。不純物濃度は、１
×１０15〜１．５×１０15ｃｍ-3の範囲であり、好適に
は１．２×１０15ｃｍ-3であり、比抵抗は１０Ωｃｍで
ある。
【００２０】次に、このｐ型半導体基板１の上に形成さ
れたマスク２１ないし２４によって選択的に所定領域に
不純物拡散またはイオン注入でｎ型埋込層２ａ，２ｂお
よび２ｃを同時に形成する（図２（ｂ））。不純物のピ
ーク濃度は、５×１０18〜５×１０20ｃｍ-3の範囲であ
り、好適には５×１０19ｃｍ-3以上である。マスク２１
ないし２４は、ｎ型埋込層２ａ，２ｂおよび２ｃが形成
された後、除去される。なお、以降の工程の説明におい
ては、マスクの形成および除去に関する記述を省略す
る。
れたマスク２１ないし２４によって選択的に所定領域に
不純物拡散またはイオン注入でｎ型埋込層２ａ，２ｂお
よび２ｃを同時に形成する（図２（ｂ））。不純物のピ
ーク濃度は、５×１０18〜５×１０20ｃｍ-3の範囲であ
り、好適には５×１０19ｃｍ-3以上である。マスク２１
ないし２４は、ｎ型埋込層２ａ，２ｂおよび２ｃが形成
された後、除去される。なお、以降の工程の説明におい
ては、マスクの形成および除去に関する記述を省略す
る。
【００２１】次に、ｐ型半導体基板１の上にｐ型エピタ
キシャル層３を成長させる（図２（ｃ））。このｐ型エ
ピタキシャル層３の厚みは、５〜１０μｍの範囲であ
り、好適には７．５μｍである。不純物濃度は、２×１
０15〜７×１０15ｃｍ-3の範囲であり、好適には２．８
×１０15ｃｍ-3である。比抵抗は、ｐ型半導体基板１よ
り低抵抗であり、４．６Ωｃｍである。
キシャル層３を成長させる（図２（ｃ））。このｐ型エ
ピタキシャル層３の厚みは、５〜１０μｍの範囲であ
り、好適には７．５μｍである。不純物濃度は、２×１
０15〜７×１０15ｃｍ-3の範囲であり、好適には２．８
×１０15ｃｍ-3である。比抵抗は、ｐ型半導体基板１よ
り低抵抗であり、４．６Ωｃｍである。
【００２２】次に、ｐ型エピタキシャル層３中の所定領
域に低濃度のｎ型ウェル拡散層４ａ，４ｃおよびｎ型拡
散層４ｂそれぞれを同時に形成する（図２（ｄ））。イ
オン注入量は、２×１０12〜１×１０13ｃｍ-2であり、
好適には４×１０12ｃｍ-2である。これらのうち、ｎ型
ウェル拡散層４ａおよび４ｃそれぞれは、ｎ型埋込層２
ａおよび２ｃそれぞれの上に形成される。一方、ｎ型拡
散層４ｂは、ｎ型埋込層２ｂの上であってｎ型埋込層２
ｂの周囲に沿って形成され、ｎ型埋込層２ｂの中央には
形成されない。また、これらｎ型ウェル拡散層４ａ，４
ｃおよびｎ型拡散層４ｂそれぞれは、高温ドライブ拡散
によって、その拡散深さがｎ型埋込層２ａ，２ｃおよび
２ｂそれぞれに達する。
域に低濃度のｎ型ウェル拡散層４ａ，４ｃおよびｎ型拡
散層４ｂそれぞれを同時に形成する（図２（ｄ））。イ
オン注入量は、２×１０12〜１×１０13ｃｍ-2であり、
好適には４×１０12ｃｍ-2である。これらのうち、ｎ型
ウェル拡散層４ａおよび４ｃそれぞれは、ｎ型埋込層２
ａおよび２ｃそれぞれの上に形成される。一方、ｎ型拡
散層４ｂは、ｎ型埋込層２ｂの上であってｎ型埋込層２
ｂの周囲に沿って形成され、ｎ型埋込層２ｂの中央には
形成されない。また、これらｎ型ウェル拡散層４ａ，４
ｃおよびｎ型拡散層４ｂそれぞれは、高温ドライブ拡散
によって、その拡散深さがｎ型埋込層２ａ，２ｃおよび
２ｂそれぞれに達する。
【００２３】図２（ｂ）で形成されたｎ型埋込層２ａ，
２ｂおよび２ｃは、この拡散工程で不純物がｐ型エピタ
キシャル層３に拡散して、図２（ｄ）のようにその厚さ
が増加する。これ以後の製造工程ではこの厚さは殆ど増
加しない。このｎ型埋込層２ａ，２ｂおよび２ｃそれぞ
れの厚さは、４〜１５μｍであり、好適には８μｍであ
る。
２ｂおよび２ｃは、この拡散工程で不純物がｐ型エピタ
キシャル層３に拡散して、図２（ｄ）のようにその厚さ
が増加する。これ以後の製造工程ではこの厚さは殆ど増
加しない。このｎ型埋込層２ａ，２ｂおよび２ｃそれぞ
れの厚さは、４〜１５μｍであり、好適には８μｍであ
る。
【００２４】次に、ＬＯＣＯＳ酸化によってフィールド
酸化膜５を形成する（図３（ａ））。このフィールド酸
化膜５は、ｎ型ウェル拡散層４ａ，４ｃおよびｎ型拡散
層４ｂそれぞれが形成された領域の周囲、および、後に
Ｎ−ＭＯＳが形成される領域の周囲で厚く形成される。
酸化膜５を形成する（図３（ａ））。このフィールド酸
化膜５は、ｎ型ウェル拡散層４ａ，４ｃおよびｎ型拡散
層４ｂそれぞれが形成された領域の周囲、および、後に
Ｎ−ＭＯＳが形成される領域の周囲で厚く形成される。
【００２５】次に、ポリシリコンからなるゲート電極６
ａおよび６ｂを形成する（図３（ｂ））。ゲート電極６
ａは、ｎ型ウェル拡散層４ｃの上に形成され、Ｐ−ＭＯ
Ｓトランジスタのゲート電極となる。ゲート電極６ｂ
は、ｐ型エピタキシャル層３の上に形成され、Ｎ−ＭＯ
Ｓトランジスタのゲート電極となる。
ａおよび６ｂを形成する（図３（ｂ））。ゲート電極６
ａは、ｎ型ウェル拡散層４ｃの上に形成され、Ｐ−ＭＯ
Ｓトランジスタのゲート電極となる。ゲート電極６ｂ
は、ｐ型エピタキシャル層３の上に形成され、Ｎ−ＭＯ
Ｓトランジスタのゲート電極となる。
【００２６】次に、ｎ型ウェル拡散層４ａの一部に、バ
イポーラトランジスタのベースとなるｐ型ベース拡散層
７を形成する（図３（ｃ））。
イポーラトランジスタのベースとなるｐ型ベース拡散層
７を形成する（図３（ｃ））。
【００２７】次に、ｎ型拡散層８ａ，８ｂ，８ｃ，８
ｄ，８ｅおよび８ｆを形成する（図４（ａ））。ｎ型拡
散層８ａおよび８ｂそれぞれは、ｎ型ウェル拡散層４ａ
およびｐ型ベース拡散層７それぞれに形成され、バイポ
ーラトランジスタのコレクタとエミッタとなる。ｎ型拡
散層８ｃおよび８ｄそれぞれは、ｎ型拡散層４ｂに形成
され、ＡＰＤのカソードとなる。ｎ型拡散層８ｅおよび
８ｆそれぞれは、ゲート電極６ｂを挟んで共にｐ型エピ
タキシャル層３に形成され、Ｎ−ＭＯＳトランジスタの
ソースとドレインとなる。
ｄ，８ｅおよび８ｆを形成する（図４（ａ））。ｎ型拡
散層８ａおよび８ｂそれぞれは、ｎ型ウェル拡散層４ａ
およびｐ型ベース拡散層７それぞれに形成され、バイポ
ーラトランジスタのコレクタとエミッタとなる。ｎ型拡
散層８ｃおよび８ｄそれぞれは、ｎ型拡散層４ｂに形成
され、ＡＰＤのカソードとなる。ｎ型拡散層８ｅおよび
８ｆそれぞれは、ゲート電極６ｂを挟んで共にｐ型エピ
タキシャル層３に形成され、Ｎ−ＭＯＳトランジスタの
ソースとドレインとなる。
【００２８】次に、ｐ型拡散層９ａ，９ｂ，９ｃ，９ｄ
および９ｅを形成する（図４（ｂ））。不純物濃度は、
ｐ型エピタキシャル層３より高濃度とする。ｐ型拡散層
９ａは、バイポーラトランジスタのベースであるｐ型ベ
ース拡散層７に形成され、ベース電極との接続部とな
る。ｐ型拡散層９ｂは、ｐ型エピタキシャル層３に形成
され、基板取り出し電極との接合部となる。ｐ型拡散層
９ｃは、ｎ型拡散層４ｂで囲まれたｐ型エピタキシャル
層３に形成され、ＡＰＤのアノードとなる。ｐ型拡散層
９ｄおよび９ｅそれぞれは、ゲート電極６ａを挟んで共
にｎ型ウェル拡散層４ｃに形成され、Ｐ−ＭＯＳトラン
ジスタのソースとドレインとなる。
および９ｅを形成する（図４（ｂ））。不純物濃度は、
ｐ型エピタキシャル層３より高濃度とする。ｐ型拡散層
９ａは、バイポーラトランジスタのベースであるｐ型ベ
ース拡散層７に形成され、ベース電極との接続部とな
る。ｐ型拡散層９ｂは、ｐ型エピタキシャル層３に形成
され、基板取り出し電極との接合部となる。ｐ型拡散層
９ｃは、ｎ型拡散層４ｂで囲まれたｐ型エピタキシャル
層３に形成され、ＡＰＤのアノードとなる。ｐ型拡散層
９ｄおよび９ｅそれぞれは、ゲート電極６ａを挟んで共
にｎ型ウェル拡散層４ｃに形成され、Ｐ−ＭＯＳトラン
ジスタのソースとドレインとなる。
【００２９】次に、シリコン酸化膜１０を全面に形成
し、受光部分のみ酸化膜を除去した後、窒化膜１５をＣ
ＶＤで形成する。この窒化膜１５は、最終的にはＡＰＤ
受光部の反射防止膜と保護膜とを兼ねる。その後、コン
タクトホールを形成し、アルミ配線を形成する（図４
（ｃ））。アルミ電極１１ａ，１１ｂおよび１１ｃそれ
ぞれは、ｎ型拡散層８ａ、ｐ型拡散層９ａおよびｎ型拡
散層８ｂに接続され、バイポーラトランジスタのコレク
タ電極、ベース電極およびエミッタ電極となる。アルミ
電極１１ｄは、ｐ型拡散層９ｂに接続され、基板取り出
し電極となる。アルミ電極１１ｅおよび１１ｆそれぞれ
は、ｐ型拡散層９ｃおよびｎ型拡散層８ｄに接続され、
ＡＰＤのアノード電極およびカソード電極となる。アル
ミ電極１１ｇおよび１１ｈそれぞれは、ｐ型拡散層９ｄ
および９ｅに接続され、Ｐ−ＭＯＳトランジスタのソー
ス電極およびドレイン電極となる。アルミ電極１１ｉお
よび１１ｊそれぞれは、ｎ型拡散層８ｅおよび８ｆに接
続され、Ｎ−ＭＯＳトランジスタのソース電極およびド
レイン電極となる。
し、受光部分のみ酸化膜を除去した後、窒化膜１５をＣ
ＶＤで形成する。この窒化膜１５は、最終的にはＡＰＤ
受光部の反射防止膜と保護膜とを兼ねる。その後、コン
タクトホールを形成し、アルミ配線を形成する（図４
（ｃ））。アルミ電極１１ａ，１１ｂおよび１１ｃそれ
ぞれは、ｎ型拡散層８ａ、ｐ型拡散層９ａおよびｎ型拡
散層８ｂに接続され、バイポーラトランジスタのコレク
タ電極、ベース電極およびエミッタ電極となる。アルミ
電極１１ｄは、ｐ型拡散層９ｂに接続され、基板取り出
し電極となる。アルミ電極１１ｅおよび１１ｆそれぞれ
は、ｐ型拡散層９ｃおよびｎ型拡散層８ｄに接続され、
ＡＰＤのアノード電極およびカソード電極となる。アル
ミ電極１１ｇおよび１１ｈそれぞれは、ｐ型拡散層９ｄ
および９ｅに接続され、Ｐ−ＭＯＳトランジスタのソー
ス電極およびドレイン電極となる。アルミ電極１１ｉお
よび１１ｊそれぞれは、ｎ型拡散層８ｅおよび８ｆに接
続され、Ｎ−ＭＯＳトランジスタのソース電極およびド
レイン電極となる。
【００３０】次に、層間絶縁膜１２、遮光膜１３および
パシベーション膜１４を形成する（図５（ａ））。但
し、ＡＰＤが形成される領域すなわちｐ型拡散層９ｃの
上方には、遮光膜１３もアルミ配線も形成されず、入射
した光束がＡＰＤの空乏層に到達できるようにする。
パシベーション膜１４を形成する（図５（ａ））。但
し、ＡＰＤが形成される領域すなわちｐ型拡散層９ｃの
上方には、遮光膜１３もアルミ配線も形成されず、入射
した光束がＡＰＤの空乏層に到達できるようにする。
【００３１】次に、パシベーション膜１４および層間絶
縁膜１２それぞれの一部を除去する（図５（ｂ）、図
１）。これらを除去する領域は、ｐ型拡散層９ｃの上方
部分であって、アルミ電極１１ｅおよび１１ｆの間の領
域である。ここで、窒化膜１５はシリコン酸化膜１０を
形成する前にＣＶＤで形成してもよいし、あるいは、窒
化膜１５を形成することなくパシベーション膜１４およ
び層間絶縁膜１２を除去せずに残してもよい。
縁膜１２それぞれの一部を除去する（図５（ｂ）、図
１）。これらを除去する領域は、ｐ型拡散層９ｃの上方
部分であって、アルミ電極１１ｅおよび１１ｆの間の領
域である。ここで、窒化膜１５はシリコン酸化膜１０を
形成する前にＣＶＤで形成してもよいし、あるいは、窒
化膜１５を形成することなくパシベーション膜１４およ
び層間絶縁膜１２を除去せずに残してもよい。
【００３２】以上のようにして形成された半導体装置の
第１の特徴は、ｐ型半導体基板１中にｎ型埋込層２ｂを
形成し、その上にｐ型半導体基板１より低抵抗のｐ型エ
ピタキシャル層３を形成して、さらに、ｐ型エピタキシ
ャル層３中に高濃度のｐ型拡散層９ｃを形成した点にあ
る。このような構造としたので、ｎ型埋込層２ｂ、ｐ型
エピタキシャル層３およびｐ型拡散層９ｃからＡＰＤが
構成される。このＡＰＤに逆バイアス電圧が印加される
と、ｎ型埋込層２ｂとｐ型エピタキシャル層３との接合
部近傍に強電界が印加されて空乏層が形成され、光が到
達すると光量に応じて電子・正孔対が発生しアバランシ
ェ増倍される。
第１の特徴は、ｐ型半導体基板１中にｎ型埋込層２ｂを
形成し、その上にｐ型半導体基板１より低抵抗のｐ型エ
ピタキシャル層３を形成して、さらに、ｐ型エピタキシ
ャル層３中に高濃度のｐ型拡散層９ｃを形成した点にあ
る。このような構造としたので、ｎ型埋込層２ｂ、ｐ型
エピタキシャル層３およびｐ型拡散層９ｃからＡＰＤが
構成される。このＡＰＤに逆バイアス電圧が印加される
と、ｎ型埋込層２ｂとｐ型エピタキシャル層３との接合
部近傍に強電界が印加されて空乏層が形成され、光が到
達すると光量に応じて電子・正孔対が発生しアバランシ
ェ増倍される。
【００３３】このように、ｐ型半導体基板１とｎ型埋込
層２ｂとの接合部に発生する電界が、ｐ型エピタキシャ
ル層３とｎ型埋込層２ｂとの接合部に発生する電界より
弱くなるため、ｐ型半導体基板１とｎ型埋込層２ｂとの
接合部ではアバランシェは発生しない。また、これら２
つの接合部それぞれが受ける光信号は、ｐ型拡散層９ｂ
およびｐ型拡散層９ｃそれぞれから取り出されるので、
アバランシェの起こる接合部で発生した光信号のみを取
り出すことで、受光感度を有する波長帯域を２００ｎｍ
から７００ｎｍ程度の範囲に限定することができる。ま
た、電子・正孔の空乏層走行距離がｐ型エピタキシャル
層３の厚みより短くなるためＡＰＤは非常に高速な動作
を行なうことができる。
層２ｂとの接合部に発生する電界が、ｐ型エピタキシャ
ル層３とｎ型埋込層２ｂとの接合部に発生する電界より
弱くなるため、ｐ型半導体基板１とｎ型埋込層２ｂとの
接合部ではアバランシェは発生しない。また、これら２
つの接合部それぞれが受ける光信号は、ｐ型拡散層９ｂ
およびｐ型拡散層９ｃそれぞれから取り出されるので、
アバランシェの起こる接合部で発生した光信号のみを取
り出すことで、受光感度を有する波長帯域を２００ｎｍ
から７００ｎｍ程度の範囲に限定することができる。ま
た、電子・正孔の空乏層走行距離がｐ型エピタキシャル
層３の厚みより短くなるためＡＰＤは非常に高速な動作
を行なうことができる。
【００３４】第２の特徴は、ｎ型埋込層２ｂの上であっ
てｎ型埋込層２ｂの周囲に沿って低濃度のｎ型拡散層４
ｂを形成して、これらをＡＰＤのカソードとし、そのｎ
型拡散層４ｂで囲まれたｐ型エピタキシャル層３の中に
高濃度のｐ型拡散層９ｃを形成して、このｐ型拡散層９
ｃをＡＰＤのアノードとした点である。これによって、
低濃度のｎ型拡散層４ｂとｐ型エピタキシャル層３との
間の低濃度どうしの接合は高電界がかかりにくいため、
受光部周辺のｐｎ接合の耐圧が上がり、ｎ型埋込層２ｂ
とｐ型エピタキシャル層３との間に形成されるｐｎ接合
が最も電界が高くなり、アバランシェ増倍率を大きく得
ることができる。
てｎ型埋込層２ｂの周囲に沿って低濃度のｎ型拡散層４
ｂを形成して、これらをＡＰＤのカソードとし、そのｎ
型拡散層４ｂで囲まれたｐ型エピタキシャル層３の中に
高濃度のｐ型拡散層９ｃを形成して、このｐ型拡散層９
ｃをＡＰＤのアノードとした点である。これによって、
低濃度のｎ型拡散層４ｂとｐ型エピタキシャル層３との
間の低濃度どうしの接合は高電界がかかりにくいため、
受光部周辺のｐｎ接合の耐圧が上がり、ｎ型埋込層２ｂ
とｐ型エピタキシャル層３との間に形成されるｐｎ接合
が最も電界が高くなり、アバランシェ増倍率を大きく得
ることができる。
【００３５】第３の特徴は、ｎ型埋込層２ａおよび２ｃ
それぞれの上に、バイポーラトランジスタやＰ−ＭＯＳ
トランジスタを形成した点である。これによって、バイ
ポーラトランジスタのコレクタ抵抗を下げることがで
き、また、ＣＭＯＳトランジスタのラッチアップを防止
することができ、ＭＯＳトランジスタやバイポーラトラ
ンジスタで任意の信号処理回路（例えば、温度補償回
路）を構成することができる。
それぞれの上に、バイポーラトランジスタやＰ−ＭＯＳ
トランジスタを形成した点である。これによって、バイ
ポーラトランジスタのコレクタ抵抗を下げることがで
き、また、ＣＭＯＳトランジスタのラッチアップを防止
することができ、ＭＯＳトランジスタやバイポーラトラ
ンジスタで任意の信号処理回路（例えば、温度補償回
路）を構成することができる。
【００３６】第４の特徴は、ＡＰＤ製造プロセスと、Ｃ
ＭＯＳ製造プロセスやバイポーラトランジスタ製造プロ
セスとが共通である点である。すなわち、ｎｐｎバイポ
ーラトランジスタが、ｎ型拡散層８ａをコレクタとし、
ｐ型ベース拡散層７をベースとし、ｎ型拡散層８ｂをエ
ミッタとして構成される。また、Ｐ−ＭＯＳトランジス
タが、ｎ型ウェル拡散層４ｃ中に形成されたｐ型拡散層
９ｄおよび９ｅをソースおよびドレインとし、ゲート電
極６ａをゲートとして構成され、Ｎ−ＭＯＳトランジス
タが、ｐ型エピタキシャル層３中に形成されたｎ型拡散
層８ｅおよび８ｆをソースおよびドレインとし、ゲート
電極６ｂをゲートとして構成され、結局、ＣＭＯＳトラ
ンジスタが形成される。このバイポーラトランジスタお
よびＣＭＯＳの製造プロセスは、ＡＰＤの製造プロセス
と共通にすることができる。これによって、ＭＯＳトラ
ンジスタやバイポーラトランジスタで任意の信号処理回
路（例えば、温度補償回路やトランスインピーダンスア
ンプ）を構成することができる。
ＭＯＳ製造プロセスやバイポーラトランジスタ製造プロ
セスとが共通である点である。すなわち、ｎｐｎバイポ
ーラトランジスタが、ｎ型拡散層８ａをコレクタとし、
ｐ型ベース拡散層７をベースとし、ｎ型拡散層８ｂをエ
ミッタとして構成される。また、Ｐ−ＭＯＳトランジス
タが、ｎ型ウェル拡散層４ｃ中に形成されたｐ型拡散層
９ｄおよび９ｅをソースおよびドレインとし、ゲート電
極６ａをゲートとして構成され、Ｎ−ＭＯＳトランジス
タが、ｐ型エピタキシャル層３中に形成されたｎ型拡散
層８ｅおよび８ｆをソースおよびドレインとし、ゲート
電極６ｂをゲートとして構成され、結局、ＣＭＯＳトラ
ンジスタが形成される。このバイポーラトランジスタお
よびＣＭＯＳの製造プロセスは、ＡＰＤの製造プロセス
と共通にすることができる。これによって、ＭＯＳトラ
ンジスタやバイポーラトランジスタで任意の信号処理回
路（例えば、温度補償回路やトランスインピーダンスア
ンプ）を構成することができる。
【００３７】
【発明の効果】以上、詳細に説明したとおり本発明は、
ｐ型半導体基板の第１および第２の領域それぞれに第１
および第２のｎ型埋込層が形成され、ｐ型半導体基板の
上に低抵抗のｐ型エピタキシャル層が形成され、第１の
ｎ型埋込層の周辺部の上のｐ型エピタキシャル層中には
第１のｎ型埋込層に達する深さまで低濃度のｎ型拡散層
が形成され、第２のｎ型埋込層の上のｐ型エピタキシャ
ル層中には第２のｎ型埋込層に達する深さまでｎ型ウェ
ル拡散層が形成され、ｎ型拡散層で囲まれたｐ型エピタ
キシャル層中に高濃度のｐ型拡散層が形成され、第１の
領域以外の領域に信号処理回路が形成され、第１の領域
にＡＰＤが形成されたものである。
ｐ型半導体基板の第１および第２の領域それぞれに第１
および第２のｎ型埋込層が形成され、ｐ型半導体基板の
上に低抵抗のｐ型エピタキシャル層が形成され、第１の
ｎ型埋込層の周辺部の上のｐ型エピタキシャル層中には
第１のｎ型埋込層に達する深さまで低濃度のｎ型拡散層
が形成され、第２のｎ型埋込層の上のｐ型エピタキシャ
ル層中には第２のｎ型埋込層に達する深さまでｎ型ウェ
ル拡散層が形成され、ｎ型拡散層で囲まれたｐ型エピタ
キシャル層中に高濃度のｐ型拡散層が形成され、第１の
領域以外の領域に信号処理回路が形成され、第１の領域
にＡＰＤが形成されたものである。
【００３８】このような構成としたので、第１の領域に
は、第１のｎ型埋込層、ｐ型エピタキシャル層および高
濃度のｐ型拡散層からＡＰＤが構成される。また、この
ＡＰＤと同時に形成されるバイポーラトランジスタは寄
生抵抗が小さく、利得が大きく、リニアリティや周波数
特性に優れた構造になるため、純正のバイポーラトラン
ジスタＩＣと同等の性能を得ることができる。また、ア
ノードであるｐ型拡散層が、カソードである第１のｎ型
埋込層とｎ型拡散層とで囲まれるので、第１のｎ型埋込
層とｐ型エピタキシャル層とのｐｎ接合に高電界を印加
することができて、高いアバランシェ増倍率が得られ、
特に、８０Ｖ程度の高電圧印加により内部増倍効果が得
られ、波長帯域２００ｎｍ〜７００ｎｍの光に対して高
い感度と優れた応答特性が得られる。なお、この印加電
圧は、ｐ型エピタキシャル層の厚みと不純物濃度の設計
によって２０Ｖから１５０Ｖまでの範囲で調整できる。
は、第１のｎ型埋込層、ｐ型エピタキシャル層および高
濃度のｐ型拡散層からＡＰＤが構成される。また、この
ＡＰＤと同時に形成されるバイポーラトランジスタは寄
生抵抗が小さく、利得が大きく、リニアリティや周波数
特性に優れた構造になるため、純正のバイポーラトラン
ジスタＩＣと同等の性能を得ることができる。また、ア
ノードであるｐ型拡散層が、カソードである第１のｎ型
埋込層とｎ型拡散層とで囲まれるので、第１のｎ型埋込
層とｐ型エピタキシャル層とのｐｎ接合に高電界を印加
することができて、高いアバランシェ増倍率が得られ、
特に、８０Ｖ程度の高電圧印加により内部増倍効果が得
られ、波長帯域２００ｎｍ〜７００ｎｍの光に対して高
い感度と優れた応答特性が得られる。なお、この印加電
圧は、ｐ型エピタキシャル層の厚みと不純物濃度の設計
によって２０Ｖから１５０Ｖまでの範囲で調整できる。
【００３９】一方、第２の領域では、第２のｎ型埋込層
およびｎ型ウェル拡散層が形成される。この第２の領
域、および、第１および第２の領域いずれでもない領域
には、信号処理回路が形成される。また、製造工程にお
いては、異方性エッチングや選択エピタキシャル成長の
工程がない。このようにして、バイポーラトランジスタ
やＣＭＯＳからなる信号処理回路とＡＰＤとが同一チッ
プ上に集積化される。したがって、例えば温度補償回路
をＡＰＤとともに集積化すれば、環境温度の変動を補償
し、直線性や応答性に優れた光検出特性を有し、高感度
に光量測定を行なうことができる受光素子を構成するこ
とができる。
およびｎ型ウェル拡散層が形成される。この第２の領
域、および、第１および第２の領域いずれでもない領域
には、信号処理回路が形成される。また、製造工程にお
いては、異方性エッチングや選択エピタキシャル成長の
工程がない。このようにして、バイポーラトランジスタ
やＣＭＯＳからなる信号処理回路とＡＰＤとが同一チッ
プ上に集積化される。したがって、例えば温度補償回路
をＡＰＤとともに集積化すれば、環境温度の変動を補償
し、直線性や応答性に優れた光検出特性を有し、高感度
に光量測定を行なうことができる受光素子を構成するこ
とができる。
【００４０】また、第１および第２のｎ型埋込層を同一
の工程で形成し、また、第１および第２のｐ型埋込層を
同一の工程で形成することができるので、アバランシェ
フォトダイオードと信号処理回路とを同一のプロセスで
容易に製造することができる。
の工程で形成し、また、第１および第２のｐ型埋込層を
同一の工程で形成することができるので、アバランシェ
フォトダイオードと信号処理回路とを同一のプロセスで
容易に製造することができる。
【図１】本発明に係る半導体装置の断面構造図である。
【図２】本発明に係る半導体装置の製造工程を示す第１
の図である。
の図である。
【図３】本発明に係る半導体装置の製造工程を示す第２
の図である。
の図である。
【図４】本発明に係る半導体装置の製造工程を示す第３
の図である。
の図である。
【図５】本発明に係る半導体装置の製造工程を示す第４
の図である。
の図である。
【図６】従来のＡＰＤとバイポーラトランジスタやＭＯ
Ｓトランジスタとからなる固体撮像素子のＡＰＤ部分の
断面構造図である。
Ｓトランジスタとからなる固体撮像素子のＡＰＤ部分の
断面構造図である。
１…ｐ型半導体基板、２ａ，２ｂ，２ｃ…ｎ型埋込層、
３…ｐ型エピタキシャル層、４ａ，４ｃ…ｎ型ウェル拡
散層、４ｂ…ｎ型拡散層、５…フィールド酸化膜、６
ａ，６ｂ…ゲート電極、７…ｐ型ベース拡散層、８ａ，
８ｂ，８ｃ，８ｄ，８ｅ，８ｆ…ｎ型拡散層、９ａ，９
ｂ，９ｃ，９ｄ，９ｅ…ｐ型拡散層、１０…シリコン酸
化膜、１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１
ｆ，１１ｇ，１１ｈ，１１ｉ…アルミ電極、１２…層間
絶縁膜、１３…遮光膜、１４…パシベーション膜、１５
…窒化膜。
３…ｐ型エピタキシャル層、４ａ，４ｃ…ｎ型ウェル拡
散層、４ｂ…ｎ型拡散層、５…フィールド酸化膜、６
ａ，６ｂ…ゲート電極、７…ｐ型ベース拡散層、８ａ，
８ｂ，８ｃ，８ｄ，８ｅ，８ｆ…ｎ型拡散層、９ａ，９
ｂ，９ｃ，９ｄ，９ｅ…ｐ型拡散層、１０…シリコン酸
化膜、１１ａ，１１ｂ，１１ｃ，１１ｄ，１１ｅ，１１
ｆ，１１ｇ，１１ｈ，１１ｉ…アルミ電極、１２…層間
絶縁膜、１３…遮光膜、１４…パシベーション膜、１５
…窒化膜。
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 27/14 - 27/148
H01L 31/107
Claims (3)
- 【請求項１】 ｐ型半導体基板と、 前記ｐ型半導体基板中の第１の領域に形成された第１の
ｎ型埋込層と、 前記ｐ型半導体基板中の前記第１の領域とは異なる第２
の領域に形成された第２のｎ型埋込層と、 前記ｐ型半導体基板の上に形成され、前記ｐ型半導体基
板より低抵抗のｐ型エピタキシャル層と、 前記第１のｎ型埋込層の周辺部の上の前記ｐ型エピタキ
シャル層中に、前記第１のｎ型埋込層に達する深さまで
形成された低濃度のｎ型拡散層と、 前記第２のｎ型埋込層の上の前記ｐ型エピタキシャル層
中に、前記第２のｎ型埋込層に達する深さまで形成され
たｎ型ウェル拡散層と、 前記ｎ型拡散層で囲まれた前記ｐ型エピタキシャル層中
に形成された高濃度のｐ型拡散層と、 を備え、 カソードとしての前記第１のｎ型埋込層、アノードとし
ての前記ｐ型拡散層、および、これらに挟まれた前記ｐ
型エピタキシャル層から、アバランシェフォトダイオー
ドが構成され、 前記第１の領域以外の領域に信号処理回路が形成され
る、 ことを特徴とする半導体装置。 - 【請求項２】 前記信号処理回路は、前記ｎ型ウェル拡
散層に形成されたバイポーラトランジスタからなる、こ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記信号処理回路は、前記ｎ型ウェル拡
散層に形成されたＰ−ＭＯＳトランジスタおよび前記ｐ
型エピタキシャル層に形成されたＮ−ＭＯＳトランジス
タからなる、ことを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03844596A JP3512937B2 (ja) | 1996-02-26 | 1996-02-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03844596A JP3512937B2 (ja) | 1996-02-26 | 1996-02-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09232556A JPH09232556A (ja) | 1997-09-05 |
| JP3512937B2 true JP3512937B2 (ja) | 2004-03-31 |
Family
ID=12525501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03844596A Expired - Fee Related JP3512937B2 (ja) | 1996-02-26 | 1996-02-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3512937B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284711A (ja) * | 1997-04-10 | 1998-10-23 | Hamamatsu Photonics Kk | ＢｉＣＭＯＳ内蔵受光半導体装置 |
| CN110416335A (zh) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | 硅基近红外单光子雪崩二极管探测器及其制作方法 |
| CN110729316A (zh) * | 2018-07-16 | 2020-01-24 | 台湾积体电路制造股份有限公司 | 影像传感器与其形成方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100369344B1 (ko) * | 1998-06-29 | 2003-03-17 | 주식회사 하이닉스반도체 | 실린더형핀드포토다이오드를갖는이미지센서 |
| JP3702854B2 (ja) * | 2002-03-06 | 2005-10-05 | ソニー株式会社 | 固体撮像素子 |
| CN100438105C (zh) * | 2006-03-08 | 2008-11-26 | 中国科学院半导体研究所 | 采用标准cmos工艺制作的叉指型结构硅发光二极管 |
| US9087755B2 (en) * | 2007-04-24 | 2015-07-21 | Koninklijke Philips N.V. | Photodiodes and fabrication thereof |
| JP2009071177A (ja) * | 2007-09-14 | 2009-04-02 | Hamamatsu Photonics Kk | 光センサ |
| US11081612B2 (en) | 2015-12-01 | 2021-08-03 | Sharp Kabushiki Kaisha | Avalanche photodiode |
| JP2019207898A (ja) * | 2016-09-29 | 2019-12-05 | シャープ株式会社 | アバランシェフォトダイオード |
| JP2020073889A (ja) * | 2019-12-04 | 2020-05-14 | 株式会社東芝 | 光検出器およびこれを用いたライダー装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214478A (ja) * | 1985-07-12 | 1987-01-23 | Canon Inc | フオトセンサ |
| JPH09232621A (ja) * | 1996-02-26 | 1997-09-05 | Hamamatsu Photonics Kk | 半導体装置 |
-
1996
- 1996-02-26 JP JP03844596A patent/JP3512937B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10284711A (ja) * | 1997-04-10 | 1998-10-23 | Hamamatsu Photonics Kk | ＢｉＣＭＯＳ内蔵受光半導体装置 |
| CN110729316A (zh) * | 2018-07-16 | 2020-01-24 | 台湾积体电路制造股份有限公司 | 影像传感器与其形成方法 |
| CN110416335A (zh) * | 2019-08-05 | 2019-11-05 | 南京邮电大学 | 硅基近红外单光子雪崩二极管探测器及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09232556A (ja) | 1997-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6392282B1 (en) | BiCMOS-integrated photodetecting semiconductor device having an avalanche photodiode | |
| US6380572B1 (en) | Silicon-on-insulator (SOI) active pixel sensors with the photosite implemented in the substrate | |
| KR100278569B1 (ko) | 상보형 능동 픽셀 센서 셀 | |
| US6661459B1 (en) | Solid state image pickup device with LDD structure and reset transistor | |
| US6649951B2 (en) | Light-receiving element and photoelectric conversion device | |
| JP3584196B2 (ja) | 受光素子及びそれを有する光電変換装置 | |
| US7902577B2 (en) | Image sensor having heterojunction bipolar transistor and method of fabricating the same | |
| JP2002043557A (ja) | 固体撮像素子を有する半導体装置およびその製造方法 | |
| US10748951B2 (en) | Near ultraviolet photocell | |
| JP3512937B2 (ja) | 半導体装置 | |
| CA1128197A (en) | Solid-state imaging device | |
| JPH09232621A (ja) | 半導体装置 | |
| JPH077147A (ja) | 電荷結合素子型イメージセンサ | |
| JPH1145988A (ja) | ＢｉＣＭＯＳ内蔵受光半導体装置 | |
| JPH0730086A (ja) | 増幅型固体撮像素子 | |
| US20060151814A1 (en) | Optical semiconductor device | |
| JP3919378B2 (ja) | 受光素子及びそれを用いた光電変換装置 | |
| JPS63122267A (ja) | 光センサ | |
| JPS6018957A (ja) | 固体撮像素子 | |
| JPH04151874A (ja) | 半導体装置 | |
| JP2002270807A (ja) | Ｃｍｏｓイメージセンサ | |
| JPH09205190A (ja) | 隣接して形成された複数のシリコン・フォト・ダイオード素子を有する半導体集積回路装置及びその製造方法 | |
| US20060145196A1 (en) | High-sensitivity image sensor and fabrication method thereof | |
| JPH04151873A (ja) | 半導体装置 | |
| JPH0459828B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040108 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090116 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100116 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110116 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120116 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130116 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |