JPH0730086A - 増幅型固体撮像素子 - Google Patents
増幅型固体撮像素子Info
- Publication number
- JPH0730086A JPH0730086A JP5153546A JP15354693A JPH0730086A JP H0730086 A JPH0730086 A JP H0730086A JP 5153546 A JP5153546 A JP 5153546A JP 15354693 A JP15354693 A JP 15354693A JP H0730086 A JPH0730086 A JP H0730086A
- Authority
- JP
- Japan
- Prior art keywords
- region
- amplification type
- pixel transistor
- state image
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims abstract description 34
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 230000003321 amplification Effects 0.000 claims description 43
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 43
- 238000009825 accumulation Methods 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 30
- 230000035945 sensitivity Effects 0.000 abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 239000010410 layer Substances 0.000 description 6
- 230000003595 spectral effect Effects 0.000 description 6
- 238000005421 electrostatic potential Methods 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 増幅型固体撮像素子における長波長光の感度
向上を図ると共に、画素トランジスタにおける光生成電
荷の蓄積能力の増大を図る。 【構成】 増幅型画素トランジスタを用いて構成された
増幅型固体撮像素子において、増幅型画素トランジスタ
３１のゲート下のバルク中に、光電変換された正孔を蓄
積するＰ+ 半導体領域３７とその下のＰ半導体領域３８
にて構成された電荷蓄積領域３５を有し、この電荷蓄積
領域が深さ方向に不純物濃度を減少する不純物プロファ
イルとなるように構成する。
向上を図ると共に、画素トランジスタにおける光生成電
荷の蓄積能力の増大を図る。 【構成】 増幅型画素トランジスタを用いて構成された
増幅型固体撮像素子において、増幅型画素トランジスタ
３１のゲート下のバルク中に、光電変換された正孔を蓄
積するＰ+ 半導体領域３７とその下のＰ半導体領域３８
にて構成された電荷蓄積領域３５を有し、この電荷蓄積
領域が深さ方向に不純物濃度を減少する不純物プロファ
イルとなるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、増幅型固体撮像素子に
関する。
関する。
【０００２】
【従来の技術】図７及び図８は従来の増幅型固体撮像素
子を示す。増幅型撮像素子は、ゲート電極下に光電変換
された電荷（いわゆる光生成電荷）を蓄積し、この電荷
によりドレイン電流を変調、増幅するＭＯＳ型トランジ
スタ（以下、増幅型画素トランジスタと称する）を画素
に用いて構成される。
子を示す。増幅型撮像素子は、ゲート電極下に光電変換
された電荷（いわゆる光生成電荷）を蓄積し、この電荷
によりドレイン電流を変調、増幅するＭＯＳ型トランジ
スタ（以下、増幅型画素トランジスタと称する）を画素
に用いて構成される。
【０００３】即ち、図８（図７のＡ−Ａ線上の断面）に
示すように、Ｐ形のシリコン半導体基板２上にＮ形ウエ
ル領域３及びＰ形ウエル領域４が形成され、このＰ形ウ
エル領域４上にＳｉＯ2 等のゲート絶縁膜５を介して光
を透過しうる薄膜多結晶シリコンからなるリング状ゲー
ト電極６が形成され、そのリング状ゲート電極６の中心
孔及び外周に対応するウエル領域４に夫々ゲート電極６
をマスクとするセルファラインにて夫々Ｎ形のソース領
域７及びドレイン領域８が形成され、ここに１画素とな
る増幅型画素トランジスタ９が構成される。１２は層間
絶縁膜である。
示すように、Ｐ形のシリコン半導体基板２上にＮ形ウエ
ル領域３及びＰ形ウエル領域４が形成され、このＰ形ウ
エル領域４上にＳｉＯ2 等のゲート絶縁膜５を介して光
を透過しうる薄膜多結晶シリコンからなるリング状ゲー
ト電極６が形成され、そのリング状ゲート電極６の中心
孔及び外周に対応するウエル領域４に夫々ゲート電極６
をマスクとするセルファラインにて夫々Ｎ形のソース領
域７及びドレイン領域８が形成され、ここに１画素とな
る増幅型画素トランジスタ９が構成される。１２は層間
絶縁膜である。
【０００４】この増幅型画素トランジスタ９が図７に示
すように複数個マトリックス状に配列され、各列に対応
する画素トランジスタ９のソース領域７が例えば第１層
Ａｌによる共通の信号線１０に接続され、各行に対応す
る画素トランジスタ９のゲート電極６が例えば第２層Ａ
ｌによる共通の垂直選択線１１に接続される。１７はソ
ース領域７と信号線１０が接続されたいわゆるソースコ
ンタクト部、１８はゲート電極より一体のコンタクトパ
ッド部１３と垂直選択線１１が接続されたいわゆるゲー
トコンタクト部である。
すように複数個マトリックス状に配列され、各列に対応
する画素トランジスタ９のソース領域７が例えば第１層
Ａｌによる共通の信号線１０に接続され、各行に対応す
る画素トランジスタ９のゲート電極６が例えば第２層Ａ
ｌによる共通の垂直選択線１１に接続される。１７はソ
ース領域７と信号線１０が接続されたいわゆるソースコ
ンタクト部、１８はゲート電極より一体のコンタクトパ
ッド部１３と垂直選択線１１が接続されたいわゆるゲー
トコンタクト部である。
【０００５】増幅型画素トランジスタ９では、図８に示
すように、リング状ゲート電極６を透過した光が電子−
正孔を生成し、このうちの正孔ｈが信号電荷としてリン
グ状ゲート電極９下のバルク中に蓄積する。図７の垂直
選択線１１を通してリング状ゲート電極６に正の電圧が
印加され、画素トランジスタ９がオンされると、ドレイ
ン電流Ｉｄが表面（即ちチャネル領域）に流れる。この
ドレイン電流Ｉｄはリング状電極６下に蓄積された信号
電荷ｈにより変化を受けるので、このドレイン電流Ｉｄ
を信号線１０を通して出力し、その変化量を読み出す。
すように、リング状ゲート電極６を透過した光が電子−
正孔を生成し、このうちの正孔ｈが信号電荷としてリン
グ状ゲート電極９下のバルク中に蓄積する。図７の垂直
選択線１１を通してリング状ゲート電極６に正の電圧が
印加され、画素トランジスタ９がオンされると、ドレイ
ン電流Ｉｄが表面（即ちチャネル領域）に流れる。この
ドレイン電流Ｉｄはリング状電極６下に蓄積された信号
電荷ｈにより変化を受けるので、このドレイン電流Ｉｄ
を信号線１０を通して出力し、その変化量を読み出す。
【０００６】即ち、増幅型固体撮像素子１における画素
信号は、いわゆるゲート電極に正バイアスを印加して、
ゲート電極下に蓄積された光生成正孔により変調された
チャネルポテンシャルを電流または電圧で読み出す。
信号は、いわゆるゲート電極に正バイアスを印加して、
ゲート電極下に蓄積された光生成正孔により変調された
チャネルポテンシャルを電流または電圧で読み出す。
【０００７】
【発明が解決しようとする課題】一方、図に示すような
増幅型画素トランジスタ２１を用いた増幅型固体撮像素
子も考えられている。この増幅型画素トランジスタ２１
は、前述の図８の構成において、さらにゲート電極６下
のＰ- チャネル領域２２の下部に光生成正孔ｈが蓄積さ
れるＰ+ 電荷蓄積領域２３を形成して構成される。他の
構成は図８と同様である。
増幅型画素トランジスタ２１を用いた増幅型固体撮像素
子も考えられている。この増幅型画素トランジスタ２１
は、前述の図８の構成において、さらにゲート電極６下
のＰ- チャネル領域２２の下部に光生成正孔ｈが蓄積さ
れるＰ+ 電荷蓄積領域２３を形成して構成される。他の
構成は図８と同様である。
【０００８】この増幅型画素トランジスタ２１では、前
述の図８と同様に、ゲート電極６下のＰ+ 電荷蓄積領域
２３に光生成正孔ｈが蓄積され、ゲート電極６に正の電
圧が印加され、オンされると、チャネル領域２２に流れ
るドレイン電流Ｉｄが光生成正孔ｈにより変調を受け、
その変化量が出力回路を通じて電流または電圧の形で画
素信号として読み出される。
述の図８と同様に、ゲート電極６下のＰ+ 電荷蓄積領域
２３に光生成正孔ｈが蓄積され、ゲート電極６に正の電
圧が印加され、オンされると、チャネル領域２２に流れ
るドレイン電流Ｉｄが光生成正孔ｈにより変調を受け、
その変化量が出力回路を通じて電流または電圧の形で画
素信号として読み出される。
【０００９】ここで、画素の利得を考えるために、図５
に示すような一次元の容量モデルを考える。ＣOXはゲー
ト絶縁膜（ＳｉＯ2 膜）の容量、ＣSNはシリコン表面と
電荷蓄積領域２３間の容量、ＣSBは電荷蓄積領域２３と
空乏層端間の容量であり、Ｖｇはゲート印加電圧であ
る。また、φchはチャネルポテンシャル、φsen は電荷
蓄積領域のポテンシャル（センサポテンシャル）を示
す。ゲート面積をＳ、ゲート絶縁膜の誘電率をεsio2、
シリコンの誘電率をεsi、ゲート絶縁膜厚をｄsio2、電
荷蓄積領域２３のシリコン表面からの深さをｄSN、電荷
蓄積領域２３から空乏層端までの深さをＷとすると、Ｃ
OX，ＣSN，ＣSBは数１のごとくなる。
に示すような一次元の容量モデルを考える。ＣOXはゲー
ト絶縁膜（ＳｉＯ2 膜）の容量、ＣSNはシリコン表面と
電荷蓄積領域２３間の容量、ＣSBは電荷蓄積領域２３と
空乏層端間の容量であり、Ｖｇはゲート印加電圧であ
る。また、φchはチャネルポテンシャル、φsen は電荷
蓄積領域のポテンシャル（センサポテンシャル）を示
す。ゲート面積をＳ、ゲート絶縁膜の誘電率をεsio2、
シリコンの誘電率をεsi、ゲート絶縁膜厚をｄsio2、電
荷蓄積領域２３のシリコン表面からの深さをｄSN、電荷
蓄積領域２３から空乏層端までの深さをＷとすると、Ｃ
OX，ＣSN，ＣSBは数１のごとくなる。
【００１０】
【数１】
【００１１】数１から、表面チャネルのポテンシャル変
動Δφchとセンサポテンシャル変動Δφsen の関係は数
２の如くなる。
動Δφchとセンサポテンシャル変動Δφsen の関係は数
２の如くなる。
【００１２】
【数２】
【００１３】数２により、表面チャネルのポテンシャル
の変動Δφchは、センサポテンシャルの変動Δφsen を
一定とするなら、容量ＣSNが小さい程、つまり電荷蓄積
領域２３の深さｄSNが浅い程大きい。従って、図４の構
造では電荷蓄積領域２３をできるだけシリコン表面近傍
にした方が利得が高くなる。
の変動Δφchは、センサポテンシャルの変動Δφsen を
一定とするなら、容量ＣSNが小さい程、つまり電荷蓄積
領域２３の深さｄSNが浅い程大きい。従って、図４の構
造では電荷蓄積領域２３をできるだけシリコン表面近傍
にした方が利得が高くなる。
【００１４】電荷蓄積領域２３をシリコン表面近傍にす
るには、電荷蓄積領域２３をより低エネルギーイオン注
入で形成すれば良い。
るには、電荷蓄積領域２３をより低エネルギーイオン注
入で形成すれば良い。
【００１５】図４の増幅型画素トランジスタ２１におい
て、例えば画素の信号読み出し時の静電ポテンシャルプ
ロファイルは、図６に示す如くなる。光生成正孔ｈは図
６の斜線部に蓄積されるが、その蓄積量は少なく、すぐ
にオーバーフローしてしまう。また、オーバーフロー位
置Ｂ点はシリコン表面から浅いので、赤色光等の長波長
光によって光電変換された正孔ｈは蓄積されにくい。
て、例えば画素の信号読み出し時の静電ポテンシャルプ
ロファイルは、図６に示す如くなる。光生成正孔ｈは図
６の斜線部に蓄積されるが、その蓄積量は少なく、すぐ
にオーバーフローしてしまう。また、オーバーフロー位
置Ｂ点はシリコン表面から浅いので、赤色光等の長波長
光によって光電変換された正孔ｈは蓄積されにくい。
【００１６】従って、ダイナミックレンジが狭く、赤感
度が低下した分光特性の悪い増幅型固体撮像素子とな
る。
度が低下した分光特性の悪い増幅型固体撮像素子とな
る。
【００１７】本発明は、上述の点に鑑み、分光特性の向
上を図ると共に、光生成電荷の蓄積能力を増大しうる増
幅型固体撮像素子を提供するものである。
上を図ると共に、光生成電荷の蓄積能力を増大しうる増
幅型固体撮像素子を提供するものである。
【００１８】
【課題を解決するための手段】本発明は、増幅型画素ト
ランジスタを用いて構成された増幅型固体撮像素子、特
に可視光用の増幅型固体撮像素子において、増幅型画素
トランジスタのゲート下のオーバーフロー位置を可視の
赤色光によって光電変換された電荷が十分電荷蓄積領域
に蓄積される深さに在るようにして構成する。
ランジスタを用いて構成された増幅型固体撮像素子、特
に可視光用の増幅型固体撮像素子において、増幅型画素
トランジスタのゲート下のオーバーフロー位置を可視の
赤色光によって光電変換された電荷が十分電荷蓄積領域
に蓄積される深さに在るようにして構成する。
【００１９】また、本発明に係る増幅型固体撮像素子
は、増幅型画素トランジスタのゲート下のバルク中に、
光電変換された電荷を蓄積する第１導電形の電荷蓄積領
域と第２導電形のオーバーフローバリア領域を有し、電
荷蓄積領域が深さ方向に不純物濃度が減少する不純物プ
ロファイルを有するようにして構成する。
は、増幅型画素トランジスタのゲート下のバルク中に、
光電変換された電荷を蓄積する第１導電形の電荷蓄積領
域と第２導電形のオーバーフローバリア領域を有し、電
荷蓄積領域が深さ方向に不純物濃度が減少する不純物プ
ロファイルを有するようにして構成する。
【００２０】
【作用】第１の発明においては、増幅型画素トランジス
タのゲート下のオーバーフロー位置が可視の赤色光によ
って光電変換された電荷が十分電荷蓄積領域に蓄積され
る深さに在るので、長波長光を有効に利用でき、分光特
性が向上する。また光生成電荷の蓄積能力も増大する。
タのゲート下のオーバーフロー位置が可視の赤色光によ
って光電変換された電荷が十分電荷蓄積領域に蓄積され
る深さに在るので、長波長光を有効に利用でき、分光特
性が向上する。また光生成電荷の蓄積能力も増大する。
【００２１】第２の発明においては、増幅型画素トラン
ジスタのゲート下のバルク中に、第１導電形の電荷蓄積
領域と第２導電形のオーバーフローバリア領域を有し、
電荷蓄積領域を深さ方向に不純物濃度が減少する不純物
プロファイルとすることにより、光生成電荷の蓄積能力
が増大すると共に、長波長光によって光電変換された電
荷も電荷蓄積領域に蓄積され、分光特性が向上する。
ジスタのゲート下のバルク中に、第１導電形の電荷蓄積
領域と第２導電形のオーバーフローバリア領域を有し、
電荷蓄積領域を深さ方向に不純物濃度が減少する不純物
プロファイルとすることにより、光生成電荷の蓄積能力
が増大すると共に、長波長光によって光電変換された電
荷も電荷蓄積領域に蓄積され、分光特性が向上する。
【００２２】
【実施例】以下、図１〜図３を参照して本発明による増
幅型固体撮像素子の実施例を説明する。
幅型固体撮像素子の実施例を説明する。
【００２３】本例においては、図２（図１のＢ−Ｂ線上
の断面）に示すように、第１導電形の半導体基板、例え
ばＰ形の低不純物濃度のシリコン基板３２上に光生成正
孔のオーバーフローバリアの役目をする第２導電形即ち
Ｎ形のウエル領域３３が形成され、このＮ形ウエル領域
３３に低不純物濃度のＰ- 半導体領域３４が形成され、
このＰ- 半導体領域３４内の少なくともゲート下に対応
する部分に光生成正孔が蓄積されるＰ形の電荷蓄積領域
３５が形成される。
の断面）に示すように、第１導電形の半導体基板、例え
ばＰ形の低不純物濃度のシリコン基板３２上に光生成正
孔のオーバーフローバリアの役目をする第２導電形即ち
Ｎ形のウエル領域３３が形成され、このＮ形ウエル領域
３３に低不純物濃度のＰ- 半導体領域３４が形成され、
このＰ- 半導体領域３４内の少なくともゲート下に対応
する部分に光生成正孔が蓄積されるＰ形の電荷蓄積領域
３５が形成される。
【００２４】このＰ形の電荷蓄積領域３５は、深さ方向
になだらかな不純物プロファイルが形成されるように、
図示の例では、できるだけシリコン表面（チャネル領域
３６）に近いバルク中に形成された高不純物濃度のＰ+
半導体領域３７と、その下の中間不純物濃度（即ちＰ+
半導体領域３７とＰ- 半導体領域３４の中間の不純物濃
度）を有するＰ半導体領域３８とで形成される。なお、
このＰ半導体領域３８はＰ+ 半導体領域３７から深さ方
向に向かって、或はＮ形ウエル領域３３まで、漸次段階
的に又は連続的に濃度が減少するように形成することも
可能である。
になだらかな不純物プロファイルが形成されるように、
図示の例では、できるだけシリコン表面（チャネル領域
３６）に近いバルク中に形成された高不純物濃度のＰ+
半導体領域３７と、その下の中間不純物濃度（即ちＰ+
半導体領域３７とＰ- 半導体領域３４の中間の不純物濃
度）を有するＰ半導体領域３８とで形成される。なお、
このＰ半導体領域３８はＰ+ 半導体領域３７から深さ方
向に向かって、或はＮ形ウエル領域３３まで、漸次段階
的に又は連続的に濃度が減少するように形成することも
可能である。
【００２５】そして、シリコン表面上にＳｉＯ2 等のゲ
ート絶縁膜４０を介して光を透過しうる薄膜多結晶シリ
コンからなるリング状ゲート電極４１が形成され、その
リング状ゲート電極４１の中心孔及び外周に対応する領
域に夫々ゲート電極４１をマスクとするセルファライン
にて夫々Ｎ形のソース領域４２及びドレイン領域４３が
形成される。
ート絶縁膜４０を介して光を透過しうる薄膜多結晶シリ
コンからなるリング状ゲート電極４１が形成され、その
リング状ゲート電極４１の中心孔及び外周に対応する領
域に夫々ゲート電極４１をマスクとするセルファライン
にて夫々Ｎ形のソース領域４２及びドレイン領域４３が
形成される。
【００２６】Ｎ形ウエル領域３３は低濃度のＰ形シリコ
ン基板３２に対して例えば高エネルギーイオン注入によ
り形成される。従って、このＮ形ウエル領域３３で区画
された上層のＰ- 半導体領域３４はＰ形シリコン基板３
２と同じ不純物濃度を呈する。
ン基板３２に対して例えば高エネルギーイオン注入によ
り形成される。従って、このＮ形ウエル領域３３で区画
された上層のＰ- 半導体領域３４はＰ形シリコン基板３
２と同じ不純物濃度を呈する。
【００２７】電荷蓄積領域３５を構成するＰ+ 半導体領
域３７は、画素部全域にイオン注入し、ゲート電極４１
のパターニング後に、ソース領域４２及びドレイン領域
４３をセルファラインにて形成する際に打ち消すことに
より、ゲート電極４１下のみに形成することができる。
Ｐ- チャネル領域３６は基板３２と同じ濃度である。
域３７は、画素部全域にイオン注入し、ゲート電極４１
のパターニング後に、ソース領域４２及びドレイン領域
４３をセルファラインにて形成する際に打ち消すことに
より、ゲート電極４１下のみに形成することができる。
Ｐ- チャネル領域３６は基板３２と同じ濃度である。
【００２８】また、電荷蓄積領域３５を構成するＰ半導
体領域（いわゆるウエル領域）３８は例えばＮ形ウエル
領域３３或はＰ+ 半導体領域３７を形成する際のマスク
と同一マスクを用いて数１００ｋｅＶ程度のエネルギー
でイオン注入することにより形成できる。このＰ形半導
体領域３８は図示の場合、例えば基板３２の不純物濃度
より１〜２桁程度濃度を高くして形成される。
体領域（いわゆるウエル領域）３８は例えばＮ形ウエル
領域３３或はＰ+ 半導体領域３７を形成する際のマスク
と同一マスクを用いて数１００ｋｅＶ程度のエネルギー
でイオン注入することにより形成できる。このＰ形半導
体領域３８は図示の場合、例えば基板３２の不純物濃度
より１〜２桁程度濃度を高くして形成される。
【００２９】このようにして、１画素となる増幅型画素
トランジスタ３１が構成される。４４は層間絶縁膜であ
る。
トランジスタ３１が構成される。４４は層間絶縁膜であ
る。
【００３０】この増幅型画素トランジスタ３１が、図１
に示すように、複数個マトリックス状に配列され、各列
に対応する画素トランジスタ３１のソース領域４２が例
えば第１層Ａｌによる共通の信号線４５に接続され、各
行に対応する画素トランジスタ３１のゲート電極４０が
例えば第２層Ａｌによる共通の垂直選択線４６に接続さ
れて増幅型撮像素子５０が構成される。４７はゲート電
極より一体のコンタクトパッド部４８と垂直選択線４６
が接続されたいわゆるゲートコンタクト部、４９はソー
ス領域４２と信号線４５が接続されたいわゆるソースコ
ンタクト部である。
に示すように、複数個マトリックス状に配列され、各列
に対応する画素トランジスタ３１のソース領域４２が例
えば第１層Ａｌによる共通の信号線４５に接続され、各
行に対応する画素トランジスタ３１のゲート電極４０が
例えば第２層Ａｌによる共通の垂直選択線４６に接続さ
れて増幅型撮像素子５０が構成される。４７はゲート電
極より一体のコンタクトパッド部４８と垂直選択線４６
が接続されたいわゆるゲートコンタクト部、４９はソー
ス領域４２と信号線４５が接続されたいわゆるソースコ
ンタクト部である。
【００３１】上述の構成によれば、電荷蓄積領域３５を
構成するＰ+ 半導体領域３７をシリコン表面近傍に形成
することにより、画素の利得を高くすることができる。
そして、特にＰ+ 半導体領域３７下に之と共に電荷蓄積
領域３５を構成するＰ半導体領域、即ちＰ+ 半導体領域
３７とＰ- 半導体領域３４の中間の不純物濃度、又は漸
次濃度が深さ方向に減少するＰ半導体領域３８、を形成
することにより、電荷蓄積領域３５の深さ方向の不純物
プロファイルがなだらかに低くなる不純物プロファイル
となり、画素の信号読み出し時の静電ポテンシャルプロ
ファイルが図３に示す様になる。
構成するＰ+ 半導体領域３７をシリコン表面近傍に形成
することにより、画素の利得を高くすることができる。
そして、特にＰ+ 半導体領域３７下に之と共に電荷蓄積
領域３５を構成するＰ半導体領域、即ちＰ+ 半導体領域
３７とＰ- 半導体領域３４の中間の不純物濃度、又は漸
次濃度が深さ方向に減少するＰ半導体領域３８、を形成
することにより、電荷蓄積領域３５の深さ方向の不純物
プロファイルがなだらかに低くなる不純物プロファイル
となり、画素の信号読み出し時の静電ポテンシャルプロ
ファイルが図３に示す様になる。
【００３２】図３において、光生成正孔ｈは、斜線部に
蓄積され、この斜線部が正孔蓄積能力を示している。図
６と比較すると、面積が増加し光生成正孔ｈの蓄積量が
増えることが分かる。つまり、正孔蓄積能力が増大して
いる。さらに、オーバーフロー位置が図６のＢ点から深
さ方向のＡ点に移動し、即ち、可視の赤色光によって光
電変換された正孔ｈが十分に電荷蓄積領域３５に蓄積さ
れる深さ（例えば２〜３μｍ）となる。従って、赤色光
等の長波長光による光生成正孔が電荷蓄積領域３５に有
効に蓄積され、赤感度を向上することができる。
蓄積され、この斜線部が正孔蓄積能力を示している。図
６と比較すると、面積が増加し光生成正孔ｈの蓄積量が
増えることが分かる。つまり、正孔蓄積能力が増大して
いる。さらに、オーバーフロー位置が図６のＢ点から深
さ方向のＡ点に移動し、即ち、可視の赤色光によって光
電変換された正孔ｈが十分に電荷蓄積領域３５に蓄積さ
れる深さ（例えば２〜３μｍ）となる。従って、赤色光
等の長波長光による光生成正孔が電荷蓄積領域３５に有
効に蓄積され、赤感度を向上することができる。
【００３３】赤色光等の長波長光は半導体における吸収
係数が小さいので、吸収されるのに表面から数μｍの深
さに達する。この間は光電変換に寄与し、オーバーフロ
ー位置Ａが深いと赤色光等の長波長光を十分活用するこ
とができ、ダイナミックレンジが広くなり、分光特性が
良好となる。
係数が小さいので、吸収されるのに表面から数μｍの深
さに達する。この間は光電変換に寄与し、オーバーフロ
ー位置Ａが深いと赤色光等の長波長光を十分活用するこ
とができ、ダイナミックレンジが広くなり、分光特性が
良好となる。
【００３４】このように、本実施例の構成では、画素の
利得を上げるべく極低エネルギーイオン注入でＰ+ 半導
体領域３７を形成したことで光生成正孔の蓄積能力と赤
感度の低下を改善し、さらに、それらを向上することが
できる。
利得を上げるべく極低エネルギーイオン注入でＰ+ 半導
体領域３７を形成したことで光生成正孔の蓄積能力と赤
感度の低下を改善し、さらに、それらを向上することが
できる。
【００３５】また、電荷蓄積領域３５を構成するＰ形半
導体領域３８は、画素部全域にイオン注入して形成する
ので、オーバーフローバリアとなるＮ形ウエル領域３３
又はＰ+ 半導体領域３７の形成と同一のマスクを使える
ので、製造プロセスが複雑にならずに図２の構成の画素
トランジスタ３１が形成できる。
導体領域３８は、画素部全域にイオン注入して形成する
ので、オーバーフローバリアとなるＮ形ウエル領域３３
又はＰ+ 半導体領域３７の形成と同一のマスクを使える
ので、製造プロセスが複雑にならずに図２の構成の画素
トランジスタ３１が形成できる。
【００３６】なお、上例では正孔を蓄積する導電型式の
構成としたが、その他、電子を蓄積する導電型式の構成
にも適用できる。
構成としたが、その他、電子を蓄積する導電型式の構成
にも適用できる。
【００３７】
【発明の効果】本発明に係る増幅型固体撮像素子によれ
ば、電荷蓄積領域の信号読み出し時の静電ポテンシャル
プロファイルを最適化することができ、長波長光の感度
を向上させ、分光特性を向上させることができると共
に、画素トランジスタにおける蓄積能力を増大させるこ
とができる。従って、可視光用の増幅型固体撮像素子に
適用して好適ならしめるものである。
ば、電荷蓄積領域の信号読み出し時の静電ポテンシャル
プロファイルを最適化することができ、長波長光の感度
を向上させ、分光特性を向上させることができると共
に、画素トランジスタにおける蓄積能力を増大させるこ
とができる。従って、可視光用の増幅型固体撮像素子に
適用して好適ならしめるものである。
【図１】本発明に係る増幅型固体撮像素子の一例を示す
構成図である。
構成図である。
【図２】図１のＢ−Ｂ線上の断面図である。
【図３】本発明に係る増幅型画素トランジスタの信号読
み出し時の静電ポテンシャルプロファイルである。
み出し時の静電ポテンシャルプロファイルである。
【図４】増幅型画素トランジスタ比較例を示す断面図で
ある。
ある。
【図５】図４の増幅型画素トランジスタの説明に供する
一次元の容量モデル図である。
一次元の容量モデル図である。
【図６】図４の増幅型画素トランジスタの信号読み出し
時の静電ポテンシャルプロファイルである。
時の静電ポテンシャルプロファイルである。
【図７】従来の増幅型固体撮像素子の構成図である。
【図８】図７のＡ−Ａ線上の断面図である。
９，２１，３１ 増幅型画素トランジスタ ２，３２ Ｐ形半導体基板 ３，３３ Ｎ形ウエル領域 ４，３４ Ｐ形ウエル領域 ３５ 電荷蓄積領域 ２２，３６ チャネル領域 ２３，３７ Ｐ+ 半導体領域 ３８ Ｐ半導体領域 ５，４０ ゲート絶縁膜 ６，４１ ゲート電極 ７，４２ ソース領域 ８，４３ ドレイン領域 １０，４５ 信号線 １１，４６ 選択線 １８，４７ ゲートコンタクト部 １３，４８ コンタクトパッド部 １７，４９ ソースコンタクト部 １，５０ 増幅型固体撮像素子
Claims (2)
- 【請求項１】 増幅型画素トランジスタを用いて構成さ
れた増幅型固体撮像素子において、 前記増幅型画素トランジスタのゲート下のオーバーフロ
ー位置が可視の赤色光によって光電変換された電荷が十
分電荷蓄積領域に蓄積される深さに在ることを特徴とす
る増幅型固体撮像素子。 - 【請求項２】 増幅型画素トランジスタのゲート下のバ
ルク中に、光電変換された電荷を蓄積する第１導電形の
電荷蓄積領域と第２導電形のオーバーフローバリア領域
を有し、 前記電荷蓄積領域は深さ方向に不純物濃度が減少する不
純物プロファイルを有することを特徴とする増幅型固体
撮像素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153546A JPH0730086A (ja) | 1993-06-24 | 1993-06-24 | 増幅型固体撮像素子 |
| KR1019940013836A KR950002053A (ko) | 1993-06-24 | 1994-06-20 | 증폭형 고체촬상소자 |
| US08/264,482 US5430312A (en) | 1993-06-24 | 1994-06-23 | Charge modulated device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5153546A JPH0730086A (ja) | 1993-06-24 | 1993-06-24 | 増幅型固体撮像素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0730086A true JPH0730086A (ja) | 1995-01-31 |
Family
ID=15564878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5153546A Pending JPH0730086A (ja) | 1993-06-24 | 1993-06-24 | 増幅型固体撮像素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5430312A (ja) |
| JP (1) | JPH0730086A (ja) |
| KR (1) | KR950002053A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113213B2 (en) | 1995-08-11 | 2006-09-26 | Tokyo Shibaura Electric Co | Image system, solid-state imaging semiconductor integrated circuit device used in the image system, and difference output method used for the image system |
| JP3838665B2 (ja) * | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Ｍｏｓ型固体撮像装置 |
| US7369169B2 (en) | 1995-08-11 | 2008-05-06 | Kabushiki Kaisha Toshiba | MOS-type solid-state imaging apparatus |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614744A (en) * | 1995-08-04 | 1997-03-25 | National Semiconductor Corporation | CMOS-based, low leakage active pixel array with anti-blooming isolation |
| JPH09213921A (ja) * | 1996-02-05 | 1997-08-15 | Sharp Corp | 増幅型固体撮像素子及び増幅型固体撮像装置 |
| JPH09246512A (ja) * | 1996-03-06 | 1997-09-19 | Sharp Corp | 増幅型固体撮像素子 |
| JPH09260627A (ja) * | 1996-03-18 | 1997-10-03 | Sharp Corp | 増幅型固体撮像装置 |
| US6950134B2 (en) * | 2000-02-22 | 2005-09-27 | Innotech Corporation | Method of preventing transfer and storage of non-optically generated charges in solid state imaging device |
| JP4109858B2 (ja) * | 2001-11-13 | 2008-07-02 | 株式会社東芝 | 固体撮像装置 |
| US7006717B2 (en) * | 2004-02-10 | 2006-02-28 | Intel Corporation | Method and apparatus for polarization insensitive phase shifting of an optical beam in an optical device |
| FR2911007B1 (fr) * | 2006-12-28 | 2009-10-02 | St Microelectronics Sa | Capteur d'image comprenant des pixels a un transistor |
| DE102013110695A1 (de) | 2012-10-02 | 2014-04-03 | Samsung Electronics Co., Ltd. | Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4901129A (en) * | 1987-04-10 | 1990-02-13 | Texas Instruments Incorporated | Bulk charge modulated transistor threshold image sensor elements and method of making |
| US5317174A (en) * | 1993-02-19 | 1994-05-31 | Texas Instruments Incorporated | Bulk charge modulated device photocell |
-
1993
- 1993-06-24 JP JP5153546A patent/JPH0730086A/ja active Pending
-
1994
- 1994-06-20 KR KR1019940013836A patent/KR950002053A/ko not_active Application Discontinuation
- 1994-06-23 US US08/264,482 patent/US5430312A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7113213B2 (en) | 1995-08-11 | 2006-09-26 | Tokyo Shibaura Electric Co | Image system, solid-state imaging semiconductor integrated circuit device used in the image system, and difference output method used for the image system |
| JP3838665B2 (ja) * | 1995-08-11 | 2006-10-25 | 株式会社 東芝 | Ｍｏｓ型固体撮像装置 |
| US7369169B2 (en) | 1995-08-11 | 2008-05-06 | Kabushiki Kaisha Toshiba | MOS-type solid-state imaging apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950002053A (ko) | 1995-01-04 |
| US5430312A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3467858B2 (ja) | 光電変換素子 | |
| US5192990A (en) | Output circuit for image sensor | |
| EP0978878B1 (en) | Solid-state imaging device and method of detecting optical signals using the same | |
| US6677656B2 (en) | High-capacitance photodiode | |
| US7329557B2 (en) | Method of manufacturing solid-state imaging device with P-type diffusion layers | |
| US20100155787A1 (en) | Solid state image pickup device and manufacturing method therefor | |
| US11342367B2 (en) | Photosensitive detector, imaging sensor chip formed using the photosentive detector, and detection method | |
| JP3125303B2 (ja) | 固体撮像素子 | |
| US4589003A (en) | Solid state image sensor comprising photoelectric converting film and reading-out transistor | |
| US5712497A (en) | Amplifying type photoelectric converting device and amplifying type solid-state imaging apparatus using the same | |
| JPH0730086A (ja) | 増幅型固体撮像素子 | |
| JPH04304672A (ja) | 固体撮像装置 | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| CA2237505C (en) | Mos image sensor | |
| CN108231810B (zh) | 一种增加悬浮漏极电容的像素单元结构及制作方法 | |
| JP3512937B2 (ja) | 半導体装置 | |
| US6403994B1 (en) | Solid-state imaging device and method of fabricating the same | |
| EP0282557B1 (en) | Output circuit for image sensor | |
| JP3621273B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2827993B2 (ja) | 固体撮像素子 | |
| JP4250857B2 (ja) | 固体撮像素子 | |
| JPH08153866A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0459828B2 (ja) | ||
| JP2001308310A (ja) | 光電変換素子 | |
| CN117203774A (zh) | Soi-jfet像素及其制造方法 |