CN117203774A - Soi-jfet像素及其制造方法 - Google Patents

Soi-jfet像素及其制造方法 Download PDF

Info

Publication number
CN117203774A
CN117203774A CN202180096519.2A CN202180096519A CN117203774A CN 117203774 A CN117203774 A CN 117203774A CN 202180096519 A CN202180096519 A CN 202180096519A CN 117203774 A CN117203774 A CN 117203774A
Authority
CN
China
Prior art keywords
layer
jfet
photodiode
region
soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180096519.2A
Other languages
English (en)
Inventor
高桥秀和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN117203774A publication Critical patent/CN117203774A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14679—Junction field effect transistor [JFET] imagers; static induction transistor [SIT] imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8086—Thin film JFET's

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供了一种固态成像器件，包括：SOI(Silicon on Insulator，绝缘体上硅)衬底，其包括基层、埋氧层和SOI层，所述埋氧层覆盖所述基层的一部分并包括孔，所述SOI层覆盖所述埋氧层的第二表面的至少一部分，所述第二表面与所述埋氧层的第一表面相对，所述第二表面与所述基层接触，所述SOI层与所述基层电耦合；光电二极管，所述光电二极管的至少一部分设置在所述基层中，所述光电二极管包括朝向所述埋氧层的第一表面的第一部分和设置在所述埋氧层的孔中的第二部分；传输门，所述传输门在平面视图中与所述光电二极管的第二部分的至少一部分重叠，所述传输门和所述光电二极管的第二部分之间设置有绝缘膜；设置在所述SOI层中的JFET，所述JFET包括源区、漏区、沟道区和栅区，所述沟道区位于所述源区和所述漏区之间，所述栅区覆盖所述沟道区的至少一部分并设置在所述沟道区靠近所述光电二极管的第二部分的一侧上，所述JFET穿过所述埋氧层设置以朝向所述光电二极管的第一部分；复位元件，设置在所述SOI层中，与所述JFET的栅区相邻。

Description

SOI-JFET像素及其制造方法
技术领域
本发明涉及SOI-JFET像素及其制造方法。
背景技术
近年来，CMOS图像传感器(CMOS image sensor，CIS)的性能提升和像素尺寸缩小已经达到了极限，需要一种新方案的图像传感器。
传统CIS的工作原理是将光电转换产生的电荷在光电二极管中存储一定时间，并通过像素内源极跟随放大器放大和读出电荷。存储期间会产生暗电流，读出过程还会在像素内源极跟随放大器中产生热噪声和RTS(Random Telegraph Signal，随机电报信号)噪声，与输入相比，输出噪声为几个电子。此外，由于像素尺寸缩小，难以保持足够的饱和电荷量。
为了克服上述问题，提出了一种新成像方案，即光子计数方案，其以数字方式对电荷进行计数。光子计数可以进一步缩小像素尺寸，提高信噪比，增加动态范围。
利用雪崩现象的单光子雪崩二极管(single photon avalanche diode，SPAD)作为采用光子计数方案的传统器件，应用于ToF(Time of Flight，飞行时间)传感器等领域。然而，SPAD的像素尺寸通常较大，需要较大的电场才能引起电荷雪崩，这导致大量白斑。因此，难以将SPAD应用于图像传感器。
一种称为JOT的器件已提出来应用于图像传感器。JOT将像素的光电转换部分的电容降低到CIS的三分之一或更小，并提高了光电转换系数。JOT的小容量将像素的噪声降低到亚电子水平。作为JOT的放大元件，JFET(Junction Field Effect Transistor，结型场效应晶体管)优于MOSFET。JFET的晶体管的栅极具有p-n结。由于JFET不像MOSFET那样包含氧化膜，所以JFET的输入容量小，有利于降低1/f噪声和RTS噪声。因此，JFET的噪声水平可以比MOSFET低。
LBCAST是已实现的JFET型图像传感器(日本未经审查的专利申请，首次公开号H11-177076)。图9(A)和图9(B)分别是LBCAST器件801的平面图和截面图。LBCAST器件801包括光电二极管812、JFET 816、传输门816和复位器件，复位器件包括复位栅极830和复位漏极840。当传输门816导通时，光电二极管812中通过光电转换产生的电荷传输到栅极826。传输的电荷改变了栅极826的电势，从而改变了JFET 816从源区820到漏区822和垂直信号线836的输出。JFET 816在衬底中具有水平插入栅极826之间的沟道区824。
近年来，为了进一步降低输入容量，还提出了一种可降低复位栅极电容的穿通复位方案(“1Mjot堆叠BSI量子图像传感器中MOSFET和JFET 1.1μm间距JOT的实验比较(Experimental Comparison of MOSFET and JFET 1.1μm Pitch Jots in 1Mjot StackedBSIQuanta Image Sensors)”，会刊，2017IISW，第266–229页)。这种称为JOT的像素通过将穿通复位开关集成到JFET来实现小于传统器件三分之一的小容量，并将输入参考噪声降低到大约0.2个电子。由于噪声水平小于一个电子，JOT可以对电荷进行计数。
然而，由于工艺精度和变化，JFET的尺寸缩小比MOSFET难。因此，JFET需要比MOSFET占用更大的面积，难以实现尺寸为1μm或更小的像素。为了提高光子计数精度，需要通过进一步降低输入容量来提升转换增益。因此，需要进行新的技术研发。
发明内容
本发明要解决的问题
采用传统JFET的光子计数传感器存在元件尺寸大、尺寸大导致电容大等技术问题。元件尺寸限制了像素尺寸缩小到亚微米级。为了提升转换增益，必须降低输入容量。因此，元件尺寸大使降噪变得困难。本发明的目的是提供一种具有亚微米级像素的光子计数成像传感器，通过小型化JFET实现降噪。
解决问题的方案
本发明第一实施例提供一种像素结构，包括：
SOI(Silicon on Insulator，绝缘体上硅)衬底，包括：
基层；
埋氧层，覆盖所述基层的一部分，包括孔；
SOI层，覆盖所述埋氧层的第二表面的至少一部分，所述第二表面与所述埋氧层的第一表面相对，所述第二表面与所述基层接触，所述SOI层与所述基层电耦合；
光电二极管，所述光电二极管的至少一部分设置在所述基层中，所述光电二极管包括：
第一部分，朝向所述埋氧层的第一表面；
第二部分，设置在所述埋氧层的孔中；
传输门，所述传输门在平面视图中与所述光电二极管的第二部分的至少一部分重叠，所述传输门和所述光电二极管的第二部分之间设置有绝缘膜；
JFET，设置在所述SOI层中，所述JFET包括：
源区；
漏区；
沟道区，位于所述源区和所述漏区之间；
栅区，具有覆盖所述沟道区的至少一部分的部分和设置在所述沟道区靠近所述光电二极管的第二部分的一侧上的部分；
其中，所述JFET穿过所述埋氧层设置以朝向所述光电二极管的第一部分；
复位元件，设置在所述SOI层中，与所述JFET的栅区相邻。由于第一实施例提供的像素结构包括在SOI层中形成的JFET，因此与现有技术相比，像素明显小型化，从而降低了寄生电容，进一步提升了转换增益。
根据本发明第一实施例，所述基层可以通过在所述埋氧层的孔中与所述SOI层接触而电耦合到所述SOI层。不需要制造任何过孔，从而简化了结构。
根据本发明第一实施例，所述光电二极管的第二部分的至少一部分可以延伸到所述SOI层中。通过光电转换产生的电荷有效传输到浮置扩散区。
根据本发明第一实施例，所述基层可以与所述SOI层分离。
所述基层可以包括设置在所述埋氧层和所述光电二极管之间的浮置扩散区。
所述埋氧层可以包括电耦合所述栅区和所述浮置扩散区的过孔。
所述基层可以通过所述过孔电耦合到所述SOI层。过孔可以通过已知的制造工艺形成。
根据本发明第一实施例，所述复位元件可以包括MOS晶体管。MOS晶体管可以通过已知的制造工艺形成。
根据本发明第一实施例，所述复位元件可以包括穿通元件。穿通元件可以显著降低输入容量，从而降低1/f噪声和RTS噪声。
根据本发明第一实施例，所述JFET可以与至少一个相邻固态成像器件共享。JFET的占用面积减少，从而实现了像素结构的小型化。
根据本发明第一实施例，所述JFET还可以包括附加栅区，所述附加栅区在平面视图中相对于所述沟道区与所述栅区相对设置。可以降低输入容量，从而降低1/f噪声和RTS噪声。
本发明第二实施例提供一种像素结构制造方法，包括：
制备SOI(Silicon on Insulator，绝缘体上硅)衬底，所述SOI衬底包括：
基层；
SOI层；
设置在所述基层和所述SOI层之间的埋氧层；
去除部分所述SOI层和部分所述埋氧层，以形成孔并暴露部分所述基层；
形成用于电耦合所述基层和所述SOI层的电耦合结构；
对所述基层进行掺杂以形成光电二极管，所述光电二极管包括所述埋氧层覆盖的第一部分和设置在所述孔中的第二部分；
在所述SOI层中形成JFET，使得所述JFET通过所述埋氧层朝向所述光电二极管的第一部分，所述JFET包括：
源区；
漏区；
沟道区，位于所述源区和所述漏区之间；
栅区，具有覆盖所述沟道区的至少一部分的部分和设置在所述沟道区靠近所述光电二极管的第二部分的一侧上的部分；
在SOI层中形成与所述JFET的栅区相邻的复位元件；
至少在所述孔中形成绝缘膜；
在所述绝缘膜上和所述孔中形成传输门，使得所述传输门与所述光电二极管的第二部分的至少一部分重叠。由于通过第二实施例提供的方法制造的像素结构包括在SOI层中形成的JFET，因此与现有技术相比，像素明显小型化，从而降低了寄生电容，进一步提升了转换增益。
根据本发明第二实施例，形成所述电耦合结构可以包括：沉积与所述SOI层和所述基层相同的材料，以覆盖暴露在所述孔中的所述基层并与所述SOI层接触。不需要制造任何过孔，从而简化了结构。
根据本发明第二实施例，形成所述电耦合结构还可以包括：对所述电耦合结构进行掺杂，以将所述光电二极管的第二部分的至少一部分延伸到所述SOI层中。通过光电转换产生的电荷有效传输到浮置扩散区。
根据本发明第二实施例，形成所述光电二极管可以包括：通过掺杂在所述埋氧层和所述光电二极管的第一部分之间形成浮置扩散区。
形成所述电耦合结构可以包括：在所述埋氧层中形成过孔，所述过孔在平面视图中电接触所述浮置扩散区和所述栅区。过孔可以通过已知的制造工艺形成。
根据本发明第二实施例，所述复位元件可以包括MOS晶体管。MOS晶体管可以通过已知的制造工艺形成。
根据本发明第二实施例，所述复位元件包括穿通元件。穿通元件可以显著降低输入容量，从而降低1/f噪声和RTS噪声。
根据本发明第二实施例，所述JFET与至少一个相邻固态成像器件共享。JFET的占用面积减少，从而实现了像素结构的小型化。
根据本发明第二实施例，所述JFET还可以包括附加栅区，所述附加栅区在平面视图中相对于所述沟道区与所述栅区相对设置。可以降低输入容量，从而降低1/f噪声和RTS噪声。
附图说明
图1是本发明一个实施例提供的JFET像素的截面图；
图2是图1所示的JFET像素的平面展开图；
图3是图1和图2所示的JFET像素的电路图；
图4是图1至图3所示的JFET像素的操作方法的流程图；
图5是本发明另一实施例提供的JFET像素的截面图；
图6是图4所示的JFET像素的平面展开图；
图7是本发明一些实施例提供的JFET像素的平面展开图；
图8示出了本发明一些实施例提供的JFET像素制造方法；
图9示出了传统JFET像素。
具体实施方式
图1是本发明一个实施例提供的JFET像素1的像素结构的截面图。图2是图1所示的JFET像素1的JFET 18的平面展开图。JFET像素1包括SOI(silicon on insulator，绝缘体上硅)衬底10，包括：基层2，其包括半导体材料，优选硅；BOX(buried oxide，埋氧)层4，覆盖基层2的一部分并具有孔8；SOI层6，覆盖与BOX层4的第一表面4-1相对的接触基层2的第二表面4-2的至少一部分，并包括半导体材料，优选硅。基层2可以通过接触孔8中的SOI层6而电耦合到SOI层6。例如，可以通过在孔8中沉积与基层2和SOI层6相同的材料来实现该电耦合。例如，基层2和SOI层6可以是p型掺杂。光电二极管12可以设置在SOI层6中。光电二极管12可以包括朝向BOX层4的第一表面4-1的第一部分12-1和设置在孔8中的第二部分12-2。例如，第二部分12-2的至少一部分可以经由孔8延伸到SOI层6。例如，光电二极管12可以是n型掺杂。例如，光电二极管12可以是从基层2靠近BOX层4的一侧延伸到基层2的另一侧的耗尽型深光电二极管。传输门16可以设置在SOI层6上，使得传输门16的至少一部分通过绝缘膜14在平面视图中与光电二极管12的第二部分12-2重叠。JFET 18可以设置在SOI层6中，经由BOX层4朝向光电二极管12的第一部分12-1。JFET 18可以包括：源区20；漏区22；沟道区24，设置在源区20和漏区22之间；栅区26，具有至少部分覆盖沟道区24的部分和设置在沟道区24靠近光电二极管12的第二部分12-2的一侧上的部分。JFET 18还可以用作源极跟随器。传输门16的至少一部分还可以用作浮置扩散区28。复位器件30可以设置在SOI层6中，且相对于沟道区与JFET 18设置有栅区26的一侧相对的另一侧相邻。例如，源区20和漏区22可以是p+掺杂。例如，栅区26和复位元件30可以是n+掺杂。虽然未示出，但JFET像素1可以包括行选择晶体管33，其漏极耦合到JFET 18的源区20。例如，复位元件30可以是MOS晶体管。或者，复位元件30可以是穿通元件。JFET像素1的外围可以设置DTI(deep trench isolation，深槽隔离)32以与相邻JFET像素隔离。DTI 32可以是至少部分围绕JFET像素1并填充有绝缘材料的沟槽。DTI 32可以延伸跨过SOI衬底10的一部分或整个厚度。
图3是图1和图2所示的JFET成像元件1的电路图。光电二极管12可以通过传输门16耦合到浮置扩散区28。浮置扩散区28也可以是上述源极跟随器JFET 18的栅区26。JFET 18的源区20可以耦合到行选择晶体管33的漏极。行选择晶体管33的源极可以耦合到恒流源34。恒流源34可以耦合到列输出线36。复位元件30的复位漏极可以耦合到浮置扩散区28。例如，复位器件30的源极可以耦合到器件电源。
下面结合图1至图4描述具有这种配置的JFET像素1的操作方法。图4是JFET像素1的操作方法的流程图。当光照射在光电二极管12上时，通过光电转换产生电荷。电荷可以存储在光电二极管12中。当传输门16导通时，电荷可以从光电二极管12传输到浮置扩散区28。由于浮置扩散区28也可以是JFET 18的栅区26，因此传输的电荷可以影响栅区26的电势。当行选择晶体管33导通时，流经JFET 18的电荷可以随栅区26电势的变化而变化。因此，输出到列输出线36的电荷也可以变化。也就是说，传输的电荷由JFET 18通过栅区26电势的变化获得，且影响到列输出线36的输出。因此，可以通过测量列输出线36的输出电压来检测光电转换产生的电荷量，即照射在光电二极管12上的光量。测量完成后，可以通过施加电压，例如通过器件电源VDD，来导通复位元件30以复位浮置扩散区28。
图1至图3所示的JFET成像元件1包括在SOI层中形成的JFET，而不是如现有技术中在体硅中形成JFET。与现有技术相比，在SOI层中形成JFET可以显著减小尺寸。JFET尺寸减小使得寄生电容变小，进而提升转换增益。
JFET可以是p沟道型或n沟道型，这取决于衬底的导电类型。
JFET像素1的操作方法可以以与传统成像器件相同的时序实现。由于JFET 18是SOI器件，因此与现有技术相比，驱动JFET 18的电压可以降低。因此，与现有技术中的器件相比，本发明实施例可以提供一种具有小尺寸、低噪声和高灵敏度的成像器件。这使得噪声水平明显低于单电子水平，可以将能够检测一个光子的光子计数器件设置为亚微米像素。
在一些实施例中，JFET 18可以与至少一个相邻光电二极管共享。也就是说，JFET18还可以通过传输门耦合到相邻成像器件的光电二极管。可以通过选择要导通的传输门来选择电荷要传输到JFET 18的光电二极管。例如，JFET 18可以设置在两个成像像素之间的中点，且可以耦合到两个成像器件的光电二极管。因此，可以提供双共享像素。类似地，JFET18可以设置在四个光电二极管的中点以提供四共享像素。耦合到一个JFET 18的成像器件的数量可以不限于2和4。
图5是本发明第二实施例提供的JFET像素101的截面图。图6是图5所示的JFET像素101的JFET 118的平面展开图。与图1所示的JFET像素1不同，JFET像素101的基层2和SOI层6彼此分离，互不接触。相反，过孔138设置在BOX层4中。过孔138可以是BOX层4的通孔中填充的金属等导电层。基层2可以通过过孔138电耦合到SOI层6。例如，浮置扩散区140可以通过掺杂形成在基层2中，使得浮置扩散区140接触过孔138。JFET 118的栅区126接触过孔138。因此，浮置扩散区140耦合到栅区126。传输门116通过绝缘膜114形成在孔8中。
与图1和图2所示的JFET像素1不同，具有这种配置的JFET像素101具有在垂直方向上对齐的浮置扩散区140和栅区126。因此，像素尺寸可以进一步缩小。
图7是本发明第三实施例提供的JFET像素201的JFET 218的平面展开图。JFET像素201的JFET 218与图1所示的JFET像素1的JFET 18的区别在于，在平面视图中，沟道区224的另一侧设置有附加栅区242，该侧与设置有栅区226的一侧相对。JFET像素201的其他配置与图1所示的JFET像素1类似。
图8示出了本发明一些实施例提供的JFET像素制造方法700的步骤。
步骤701：提供SOI衬底10。SOI衬底10包括基层2、SOI层6和设置在基层2和SOI层6之间的BOX层4。基层2和SOI层6可以包括半导体材料，例如硅。例如，基层2和SOI层6可以是p型掺杂。
步骤702：通过例如已知的湿法刻蚀和/或干法蚀刻去除部分SOI层6和部分BOX层4，以形成孔8并暴露部分基层2。
步骤703：对基层2进行掺杂以形成光电二极管12，其包括BOX层4覆盖的第一部分12-1和设置在孔8中的第二部分12-2。
步骤704：形成用于电耦合基层2和SOI层6的电耦合结构。例如，可以通过在孔8中沉积与基层2和SOI层6相同的材料以接触基层2和SOI层6来形成电耦合结构。可以对电耦合结构的沉积材料进行掺杂以将光电二极管的第二部分12-2延伸到电耦合结构。或者，可以通过在BOX层4中形成通孔，并在通孔中填充金属等导电材料以形成耦合基层2和SOI层6的过孔138，从而形成电耦合结构。在这种情况下，可以在形成过孔138之前或之后通过掺杂在光电二极管12的第一部分12-1和BOX层4之间形成浮置扩散区140。
步骤705：在SOI层6中形成JFET 18，以经由BOX层4朝向光电二极管12的第一部分12-1。JFET 18包括源区20、漏区22、设置在源区20和漏区22之间的沟道区24以及覆盖沟道区24的至少一部分并设置在沟道区24靠近光电二极管12的第二部分12-2的一侧上的栅区26。复位元件30可以设置在SOI层6中，与JFET 18的栅区相邻。JFET 18和复位器件30可以通过传统半导体工艺形成。
步骤706：形成绝缘膜14，使其在平面视图中至少覆盖孔8。在绝缘膜14上且在平面视图中与孔8的至少一部分重叠的位置形成传输门16，使得传输门16在平面视图中与光电二极管12的第二部分12-2的至少一部分重叠，最终获得JFET像素。
包括本发明的JFET像素的图像传感器具有低噪声、高灵敏度和小型化像素，通过光子计数方案提供高清、高信噪比和宽动态图像。包括本发明的JFET像素的成像系统即使在低照度条件下也能提供清晰的图像，提供从低亮度到高亮度的宽动态图像，通过增加像素提供高清图像。如果系统包括与现有技术相同数量的像素，则芯片尺寸可以小型化，从而实现低成本和小型化的相机。
包括本发明的JFET像素的图像传感器可以应用于传统CIS领域，如智能手机、移动设备、相机、安全相机和汽车相机。本发明对这些领域中的图像传感器的性能进一步提升和成本降低可以有助于市场增长。
虽然对本发明实施例进行了说明性描述，但本领域技术人员可以容易地理解，在不脱离本发明的精神和范围的情况下，可以进行各种修改和改变。
附图标记
1、101和201：JFET像素；
2：基层；
4：BOX层；
6：SOI层；
8：孔；
10：SOI衬底；
12：光电二极管；
14和114：绝缘膜；
16：传输门；
18、118和218：JFET；
20：源区；
22：漏区；
24和224：沟道区；
26、126和226：栅区；
28：浮置扩散区；
30：复位元件；
32：DTI；
33：行选择晶体管；
34：恒流源；
36：列输出线；
138：过孔；
140：浮置扩散区；
801：传统LBCAST器件；
812：光电二极管；
816：传输门；
820：源区；
822：漏区；
824：沟道区；
826：栅极；
830：复位栅极；
836：垂直信号线；
840：复位漏极。

Claims (16)

1.一种像素结构，其特征在于，包括：
SOI(Silicon on Insulator，绝缘体上硅)衬底，包括：
基层；
埋氧层，覆盖所述基层的一部分，包括孔；
SOI层，覆盖所述埋氧层的第二表面的至少一部分，所述第二表面与所述埋氧层的第一表面相对，所述第二表面与所述基层接触，所述SOI层与所述基层电耦合；
光电二极管，所述光电二极管的至少一部分设置在所述基层中，所述光电二极管包括：
第一部分，朝向所述埋氧层的第一表面；
第二部分，设置在所述埋氧层的孔中；
传输门，所述传输门在平面视图中与所述光电二极管的第二部分的至少一部分重叠，所述传输门和所述光电二极管的第二部分之间设置有绝缘膜；
JFET(Junction Field Effect Transistor，结型场效应晶体管)，设置在所述SOI层中，所述JFET包括：
源区；
漏区；
沟道区，位于所述源区和所述漏区之间；
栅区，具有覆盖所述沟道区的至少一部分的部分和设置在所述沟道区靠近所述光电二极管的第二部分的一侧上的部分；
其中，所述JFET穿过所述埋氧层设置以朝向所述光电二极管的第一部分；
复位元件，设置在所述SOI层中，与所述JFET的栅区相邻。
2.根据权利要求1所述的像素结构，其特征在于，所述基层通过在所述埋氧层的孔中与所述SOI层接触而电耦合到所述SOI层。
3.根据权利要求2所述的像素结构，其特征在于，所述光电二极管的第二部分的至少一部分延伸到所述SOI层中。
4.根据权利要求1所述的像素结构，其特征在于，
所述基层与所述SOI层分离；
所述基层包括设置在所述埋氧层和所述光电二极管之间的浮置扩散区；
所述埋氧层包括电耦合所述栅区和所述浮置扩散区的过孔；
所述基层通过所述过孔电耦合到所述SOI层。
5.根据权利要求1至4中任一项所述的像素结构，其特征在于，所述复位元件包括MOS晶体管。
6.根据权利要求1至4中任一项所述的像素结构，其特征在于，所述复位元件包括穿通元件。
7.根据权利要求1至6中任一项所述的像素结构，其特征在于，所述JFET与至少一个相邻固态成像器件共享。
8.根据权利要求1至7中任一项所述的像素结构，其特征在于，所述JFET还包括附加栅区，所述附加栅区在平面视图中相对于所述沟道区与所述栅区相对设置。
9.一种像素结构制造方法，其特征在于，包括：
制备SOI(Silicon on Insulator，绝缘体上硅)衬底，所述SOI衬底包括：
基层；
SOI层；
设置在所述基层和所述SOI层之间的埋氧层；
去除部分所述SOI层和部分所述埋氧层，以形成孔并暴露部分所述基层；
对所述基层进行掺杂以形成光电二极管，所述光电二极管包括所述埋氧层覆盖的第一部分和设置在所述孔中的第二部分；
形成用于电耦合所述基层和所述SOI层的电耦合结构；
在所述SOI层中形成JFET，使得所述JFET通过所述埋氧层朝向所述光电二极管的第一部分，所述JFET包括：
源区；
漏区；
沟道区，位于所述源区和所述漏区之间；
栅区，具有覆盖所述沟道区的至少一部分的部分和设置在所述沟道区靠近所述光电二极管的第二部分的一侧上的部分；
在SOI层中形成与所述JFET的栅区相邻的复位元件；
至少在所述孔中形成绝缘膜；
在所述绝缘膜上和所述孔中形成传输门，使得所述传输门在平面视图中与所述光电二极管的第二部分的至少一部分重叠。
10.根据权利要求9所述的方法，其特征在于，形成所述电耦合结构包括：沉积与所述SOI层和所述基层相同的材料，以覆盖暴露在所述孔中的所述基层并与所述SOI层接触。
11.根据权利要求10所述的方法，其特征在于，形成所述电耦合结构还包括：对所述电耦合结构进行掺杂，以将所述光电二极管的第二部分的至少一部分延伸到所述SOI层中。
12.根据权利要求9所述的方法，其特征在于，
形成所述光电二极管包括：通过掺杂在所述埋氧层和所述光电二极管的第一部分之间形成浮置扩散区；
形成所述电耦合结构包括：在所述埋氧层中形成过孔，所述过孔电接触所述浮置扩散区和所述栅区。
13.根据权利要求9至12中任一项所述的方法，其特征在于，所述复位元件包括MOS晶体管。
14.根据权利要求9至12中任一项所述的方法，其特征在于，所述复位元件包括穿通元件。
15.根据权利要求9至14中任一项所述的方法，其特征在于，所述JFET与至少一个相邻固态成像器件共享。
16.根据权利要求9至15中任一项所述的方法，其特征在于，所述JFET还包括附加栅区，所述附加栅区在平面视图中相对于所述沟道区与所述栅区相对设置。
CN202180096519.2A 2021-12-16 2021-12-16 Soi-jfet像素及其制造方法 Pending CN117203774A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/138692 WO2023108527A1 (en) 2021-12-16 2021-12-16 Soi-jfet pixel and method of fabricating the same

Publications (1)

Publication Number Publication Date
CN117203774A true CN117203774A (zh) 2023-12-08

Family

ID=86775048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180096519.2A Pending CN117203774A (zh) 2021-12-16 2021-12-16 Soi-jfet像素及其制造方法

Country Status (2)

Country Link
CN (1) CN117203774A (zh)
WO (1) WO2023108527A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126893A (ja) * 1997-10-23 1999-05-11 Nikon Corp 固体撮像素子とその製造方法
US8319307B1 (en) * 2004-11-19 2012-11-27 Voxtel, Inc. Active pixel sensors with variable threshold reset
US8072006B1 (en) * 2005-12-21 2011-12-06 American Semiconductor, Inc. Double-gated sensor cell
US20100108893A1 (en) * 2008-11-04 2010-05-06 Array Optronix, Inc. Devices and Methods for Ultra Thin Photodiode Arrays on Bonded Supports
US9456157B2 (en) * 2014-11-25 2016-09-27 Semiconductor Components Industries, Llc Image sensor pixels having p-channel source follower transistors and increased photodiode charge storage capacity

Also Published As

Publication number Publication date
WO2023108527A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
US8513761B2 (en) Backside illumination semiconductor image sensor
US7115855B2 (en) Image sensor having pinned floating diffusion diode
US6787386B2 (en) Method of forming a photodiode for an image sensor
US8772844B2 (en) Solid-state imaging device
US6967316B2 (en) Method for fabricating image sensor including isolation layer having trench structure
US10367029B2 (en) Image sensors having a separation impurity layer
TWI723763B (zh) 圖像感測器及其形成方法
US8513721B2 (en) CMOS image sensor with non-contact structure
US10559613B2 (en) Semiconductor device and method for fabricating the same
CN112243094B (zh) 图像感测装置
JP2012147169A (ja) 固体撮像装置
KR100790586B1 (ko) Ｃｍｏｓ 이미지 센서 액티브 픽셀 및 그 신호 감지 방법
US5712498A (en) Charge modulation device
CN116435323A (zh) Cmos图像传感器及其形成方法
JP3621273B2 (ja) 固体撮像装置およびその製造方法
US7994551B2 (en) Image sensor and method of fabricating the same
CN117203774A (zh) Soi-jfet像素及其制造方法
US20190393253A1 (en) Image sensor
US6984817B2 (en) CMOS-type photodetector for improved charge transfer from the photodetector to a MOS transistor
JP4700919B2 (ja) 固体撮像素子
US20230253438A1 (en) Image sensors
US20240194702A1 (en) Photodetection device and electronic device
JP2007088002A (ja) Ｃｍｏｓイメージセンサｉｃ
KR20230015162A (ko) 이미지 센싱 장치
CN116547987A (zh) 具有高动态范围的固态成像设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination