JP4700919B2 - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP4700919B2
JP4700919B2 JP2004074578A JP2004074578A JP4700919B2 JP 4700919 B2 JP4700919 B2 JP 4700919B2 JP 2004074578 A JP2004074578 A JP 2004074578A JP 2004074578 A JP2004074578 A JP 2004074578A JP 4700919 B2 JP4700919 B2 JP 4700919B2
Authority
JP
Japan
Prior art keywords
solid
region
diffusion region
impurity diffusion
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004074578A
Other languages
English (en)
Other versions
JP2005268295A5 (ja
JP2005268295A (ja
Inventor
高典 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2004074578A priority Critical patent/JP4700919B2/ja
Publication of JP2005268295A publication Critical patent/JP2005268295A/ja
Publication of JP2005268295A5 publication Critical patent/JP2005268295A5/ja
Application granted granted Critical
Publication of JP4700919B2 publication Critical patent/JP4700919B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本発明は、画像を電気信号に変換する固体撮像素子、特に画素毎に能動素子を持つCMOS撮像素子であって、かつ埋め込みフォトダイオードを持つ固体撮像素子に関するものである。
固体撮像素子には、CCD撮像素子及び画素毎に能動素子を持つCMOS撮像素子(例えば下記特許文献1参照)がある。CMOS撮像素子は、低価格化、低消費電力化、高精細化が容易であり、デジタルカメラ、携帯電話の撮像モジュール等に応用が広がっている。
図3は、CMOS撮像素子の一般的な画素の等価回路図である。
各画素301は、フォトダイオード302、転送SW303、リセットSW304、画素ソースフォロワMOS305、行選択SW306より構成され、信号線307、定電流源308を介して出力回路309へ信号が出力される。303,304,306はMOSトランジスタである。
駆動方法は、まずリセットSW304、転送SW303をオンしフォトダイオード302をリセットする。電荷蓄積時には転送SW303をオフし、フォトダイオード302内に光電荷を蓄積する。次に、電荷の読み出しは行選択SW306をオンすることで選択された行のソースフォロワMOS305を有効にし出力回路309にノイズ信号(以下、「N」という)を読み出す。
その後、転送SW303をオンしフォトダイオード302内の光電荷を転送し出力回路309に信号(以下、「S」という)として読み出す。SとNの差分を出力回路309から出力することにより光電荷に対応した信号を出力することが可能となる。これを画素毎に順次行うことにより2次元画像を読み出すことが可能である。なお、1次元アレイの撮像素子を構成する場合には行選択SW306は必要ない。
特開2001−332714号公報 特開平11−177076号公報
上述したCMOS撮像素子の画質のSN比を向上するためには以下の性能の向上が重要である。
(i)低ノイズ化(Nの抑制)を実現するために、フォトダイオードの暗電流の抑制
(ii)低ノイズ化(Nの抑制)を実現するために、フォトダイオードのリセットノイズの除去
(iii)高信号化(Sの増大)を実現するために、フォトダイオードの飽和電荷数の増大
(iv)低ノイズ化(Nの抑制)を実現するために、画素ソースフォロワMOSの1/fノイズの抑制
これらの実現手段として
(i)は、埋め込みタイプのフォトダイオードを形成することで実現され、また、(ii)は、は完全転送タイプのフォトダイオードを形成することで実現されており、それらは個別の技術としては既に知られている。
具体的に説明すると、フォトダイオードの電荷蓄積領域の表面を電荷蓄積領域とは反対導電型の濃い不純物領域とすることにより埋め込みタイプのフォトダイオードを形成し、酸化膜界面で発生する発生電流がフォトダイオードに入ることを抑制することが可能である。また、リセット動作時にフォトダイオードが完全に空乏化するように設計することで、完全転送タイプのフォトダイオードを形成することができリセットノイズを除去することができる。
詳細に説明すると、上述のSとNの差分で光電荷を読み出す際に、フォトダイオードが完全転送タイプでは無い場合、S読み出し時及びN読み出し時には、フォトダイオード内にほぼ同一数の電荷(光電荷と同一タイプの電荷)が残存していることになる。この残存する電荷の数はほぼ同数ではあるものの、容量性のノイズとしてゆらぎを持ち、読み出し毎にばらつくことになる。このノイズを本明細書ではリセットノイズと称する。完全転送タイプのフォトダイオードにおいては残存する電荷の数は概ねゼロであるため、Sを読み出す際とNを読み出す際の残存電荷数の差も概ねゼロとなり、リセットノイズを除去することが可能となる。
しかしながら(i),(ii)の対策を行った場合、以下の問題が発生する。すなわち、フォトダイオードを完全転送タイプにするために、空乏化電圧を高くすることが困難である。更に埋め込みタイプのフォトダイオードであるが故に、転送ゲート303の電圧を高くしないで(すなわち撮像素子に与える電源電圧を高くしないで)完全転送を行うためには空乏化電圧を高くすることが困難である。空乏化電圧を下げることの弊害は飽和電荷数の減少である。画素が十分に大きい場合、フォトダイオードの面積を大きくとることで、この問題を回避することが可能であるが、高精細化もしくは撮像素子の小型化を行うために画素の面積を縮小する際には飽和電荷数を減少させ、ダイナミックレンジが狭くなり、ひいてはSN比を悪化させる結果となる。
また、画素の縮小化に伴い、各トランジスタについても微細化が図られるが、画素ソースフォロワMOSの微細化による1/fノイズの増加が問題となる。一般にMOSトランジスタの1/fノイズはゲート電極面積に反比例することが知られている。また、PMOSトランジスタにおいてはNMOSトランジスタに比べ1/fが1桁から2桁程度小さいことが知られている。なお、画素をPMOSで形成する例については、リン(燐)及びボロンの注入により形成する方法が、上記特許文献2の実施形態において構造が示唆されている。
そこで、本発明の目的は、(i),(ii)の対策を施しながら(iii)の飽和電荷数の増大を実現し、更に(iv)の1/fノイズの抑制を実現することである。
上述の課題を解決するため、本発明の固体撮像装置は、半導体基板上に形成された第一導電型の第一の不純物拡散領域と、前記第一不純物拡散領域中に形成された第二導電型の第二の不純物拡散領域と、前記第二の不純物拡散領域の表面上に形成された第一導電型の第三の不純物拡散領域とにより形成されたフォトダイオード、及び該フォトダイオードに蓄積された信号を増幅して出力するアンプを含む固体撮像素子であって、前記第三の不純物拡散領域は、前記第一の不純物領域を形成する不純物イオンに比べて拡散係数が小さい不純物イオンを含むことを特徴とする。
また、前記固体撮像素子において、前記フォトダイオードは完全空乏化動作されることを特徴とする。
また、前記個体撮像素子において、前記第一の不純物拡散領域はリンを含み、前記第三の不純物拡散領域は砒素を含むことを特徴とする。
また、前記固体撮像装置において、前記第一の不純物拡散領域はリンを含み、前記第三の不純物拡散領域はアンチモンを含むことを特徴とする。また、前記固体撮像装置において、前記第二の不純物拡散領域はP型半導体領域であることを特徴とする。
また、前記個体撮像素子において、前記第一の不純物拡散領域はアルミニウムを含み、前記第三の不純物拡散領域はボロンを含むことを特徴とする。
また、前記固体撮像素子において、前記アンプはPMOSにより形成されていることを特徴とする固体撮像素子。
更に、前記固体撮像装置において、前記PMOSのゲート電極はN型ポリシリコンにより形成されていることを特徴とする。
本発明によれば、微細化により画素の縮小を行った場合にも、フォトダイオードの暗電流の抑制、リセットノイズの除去、飽和電荷数の増大が図れる。
また、画素ソースフォロワMOSの1/fノイズの抑制が図れるため、低ノイズ(Nが小さく)であり、かつダイナミックレンジの広い(Sが大きい)CMOS固体撮像素子を電源電圧の上昇を招くことなく実現することが可能となり、低コストで小型、高精細、高画質、低消費電力な撮像素子を提供することができる。
まず、本発明の実施形態の概要を述べると、固体撮像素子のフォトダイオードをホール蓄積タイプとし、埋め込みフォトダイオードの表面不純物領域を濃く浅い不純物領域とすることにより完全転送が容易なものとし、また、アンプの画素ソースフォロワMOSをPMOSで形成することにより1/fノイズの小さいものを実現している。
[第1の実施形態]
以下、本発明による第1の実施形態の例を図を用いて説明する。
図1は、本発明による実施形態の1例である固体撮像素子の1つの画素の断面図である。
P型半導体基板101上に形成されたN型ウェル領域102中のP型蓄積領域103及びN型ウェル領域102と電気的に接続された上記ウエル領域よりも不純物濃度の濃い表面N領域104によって埋め込みフォトダイオードが形成されている。これによりゲート酸化膜110界面で発生した発生電流がフォトダイオードのP型蓄積領域103に流れ込むことを抑制し、表面で発生する暗電流を小さくすることが可能である。光電荷は、MOSトランジスタである転送SW105を介してウエル領域よりも不純物濃度の濃いP型不純物拡散領域106に転送される。転送後は、P型蓄積領域103が完全空乏化するように設計されており、リセットノイズを除去するセンサ動作が可能である。P型不純物拡散領域106は、分離領域109で分離されMOSトランジスタである画素ソースフォロワMOS111のゲート電極に配線112を介して接続されている。
画素ソースフォロワMOS111のソース・ドレイン領域107,108は、不純物濃度の濃いP型不純物拡散領域で形成されている。すなわち、本実施形態の画素ソースフォロワMOSはPMOSで構成されており、NMOSで構成した場合に比べ1/fノイズは1/10以下に改善される。特に、1/fノイズ低減効果は埋め込みチャネルタイプPMOSの場合により効果が大きい。そのため埋め込みPMOS、すなわち、ゲート電極がN型ポリシリコンである構成が1/fノイズ低減に特に効果的である。ソースフォロワMOSの極性と蓄積領域の極性に直接の制約は無く自由に選ぶことが可能であるが、同一タイプに(例えば、PMOSソースフォロワとP型蓄積領域という様に)することで、画素部のウェルを全面同一のタイプにすることができ、画素の微細化に適している。
本発明の特徴として、N型ウェル領域102は不純物の種類としてリンを用いて形成され、濃い表面N領域104は不純物の種類として砒素を用いて形成されている。このような不純物を用いる効果について以下に説明する。
フォトダイオードの蓄積領域に蓄積可能な電荷数(飽和電荷数)は概ね蓄積領域のNet Dopeの積分値に比例すると考えてよい。そこで空乏化電圧の絶対値を上昇させることなく(すなわちリセット電圧の絶対値を上昇させることなく)飽和電荷数を増加させるには、完全空乏化時の空乏層の幅を小さく抑えることが効果的である。別の言い方をすると、空乏層幅が増大すればするほど完全空乏化電圧の絶対値は大きくなってしまい、リセット電圧の絶対値を大きくしなければならないという状況を招く。蓄積領域のNet Dopeの積分値を変えることなく空乏層幅を小さくするには、N型不純物領域中に伸びる空乏層の幅を小さくすることが有効である。すなわち、P型蓄積領域103に接する濃い表面N領域104の濃度をより濃くし、濃い表面N領域104中に伸びる空乏層を狭く抑えることが効果的である。
これを実現するために単に濃い表面N領域104のイオン注入量を増やすだけではあまり効果は無い。なぜなら、イオン注入及び熱拡散による不純物の広がりは注入する濃度によらず相似的に広がる。そのため濃い表面N領域104の不純物注入量を増やすことはP型蓄積領域103と濃い表面N領域104の接合の位置を基板方向に深く押し下げるだけであり、本質的な解決にならない。むしろ埋め込みフォトダイオードの形成される位置が深くなってしまう分、深い場所から光電荷を転送する必要があり、転送ゲートの電極の電位による支配力が弱まり、転送ゲートに与える電圧の絶対値を大きくしなければならなくなる。ひいては、電源電圧の増加を招く。これらの対策として、濃い表面N領域104をより浅く、濃く形成することが効果的であり、そのためには急激な濃度変化を持つシャープな濃度プロファイルで濃い表面N領域104を形成することが必要となる。その手段として、イオン注入による不純物の分布がシャープであり、また熱による拡散定数の小さい砒素を用いて濃い表面N領域104を形成することを提案する。
イオン注入の条件としては、例えば10〜200keV程度の加速電圧で、1E12/cm〜2E14/cm程度の注入量で形成することが可能である。一方、N型ウェル領域102はPMOSのソース・ドレイン領域107,108とP型半導体基板101とのショートや寄生バイポーラ動作抑制のためにある程度深くまで拡散させる必要があり、より低温、短時間のウェルドライブで拡散をさせるために拡散定数の大きな不純物を用いた方が良い。このため、本発明ではN型ウェル領域102にリンを用いて形成することを提案する。
次に、本発明による実施形態による不純物濃度プロファイルの説明を行う。
図2は、図1のA―A断面の不純物濃度プロファイルを示す図である。
202は、N型ウェル領域の濃度プロファイルであるが、従来技術の場合も同様である。また電子蓄積タイプの画素の場合にも極性は異なるもののプロファイル自体は本質的には同様である。203はP型蓄積領域の濃度プロファイルであるが、従来技術の場合も同様である。また電子蓄積タイプの画素の場合にも極性は異なるもののプロファイル自体は本質的には同様である。204は本発明による濃い表面N領域104の濃度プロファイル(砒素)であり、204′は従来技術による濃い表面N領域の濃度プロファイル(リン)である。
また、電子蓄積タイプの画素の場合には表面層はボロンにより形成されるが、リンとボロンの熱拡散のし易すさはほぼ同じであるため、本質的には204′と同様である。断面の濃度プロファイルからも明らかなように、本発明では暗電流抑制のための濃い表面N(P)領域104をシャープに形成することが可能となる。
なお、本発明では上述の効果に加えて以下の効果を得ることができる。本発明者がシリコン基板を用いて実験した結果によると、フォトダイオードと表面層の接合をボロンとリンの接合で形成した場合に比べ、ボロンと砒素の接合で形成した場合には点欠陥の数が1/3〜1/4に減少することが確認されている。特に濃い濃度の不純物領域の影響が大きいため、本発明の効果として点欠陥が減少するという効果も得ることができる。欠陥が減少した理由はリンに比べ砒素のイオン半径がシリコンの格子定数に近いため格子歪が少なくなり、点欠陥が減少したものと考えられる。
更に、本発明では表面により近いところまでフォトダイオードの蓄積領域を形成することが可能となるため、表面に近いところで吸収が起こる波長の短い光に対する感度を向上することが可能である。よって撮像素子の青色光の感度が向上する効果も得ることができる。
[第2の実施形態]
第1の実施形態では、濃い表面N領域104を砒素で形成し、N型ウェル領域102をリンで形成する例を挙げた。本発明はこれらの組み合わせのみならず、他の不純物を用いても有効である。第2の実施形態では、濃い表面N領域104をアンチモンで形成し、N型ウェル領域102をリンで形成する場合について説明する。アンチモンの熱拡散定数は砒素に近く、リンに比べ拡散しにくい特性を持っている。このため、第2の実施形態においても第1の実施形態同様に濃い表面N領域104の濃度分布をシャープに変化させることができ、光電荷の転送を容易にできることから、本発明の効果であるところの、電源電圧を高めること無く飽和電荷の向上を図ることができる。
[第3の実施形態]
第3の実施形態では、第1の実施形態の不純物の極性を反転させた例について説明する。濃い表面N領域104の代わりに、ボロン(もしくはBF)を注入しP領域とし、N型ウェル領域102の代わりにアルミニウムをP型の不純物注入として利用することで、電子蓄積型の固体撮像素子に本発明を適用することが可能である。このときP型蓄積領域103の代わりには砒素またはリンを注入しN型蓄積領域を形成することが可能である。この場合にも上述のように砒素を用いた方が点欠陥の数を低減する効果がある。
本発明の第1の実施形態による固体撮像素子の1つの画素の断面図 図1のА―Aの不純物濃度プロファイル CMOS撮像素子の一般的な画素の等価回路図
符号の説明
101…P型半導体基板
102…N型ウェル領域
103…P型蓄積領域
104…濃い表面N領域
105…転送SW
106…P型不純物拡散領域
107,108…画素ソースフォロワMOSのソース・ドレイン領域
109…分離領域
110…ゲート酸化膜
111…画素ソースフォロワMOS
112…配線
202…N型ウェル領域の濃度プロファイル
203…P型蓄積領域の濃度プロファイル
204,204′…濃い表面N領域の濃度プロファイル

Claims (8)

  1. 半導体基板上に形成された第一導電型の第一の不純物拡散領域と、前記第一不純物拡散領域中に形成された第二導電型の第二の不純物拡散領域と、前記第二の不純物拡散領域の表面上に形成された第一導電型の第三の不純物拡散領域とにより形成されたフォトダイオード、及び該フォトダイオードに蓄積された信号を増幅して出力するアンプを含む固体撮像素子であって、前記第三の不純物拡散領域は、前記第一の不純物領域を形成する不純物イオンに比べて拡散係数が小さい不純物イオンを含むことを特徴とする固体撮像素子。
  2. 前記フォトダイオードは完全空乏化動作されることを特徴とする請求項1に記載の固体撮像素子。
  3. 前記第一の不純物拡散領域はリンを含み、前記第三の不純物拡散領域は砒素を含むことを特徴とする請求項1又は2に記載の固体撮像素子。
  4. 前記第一の不純物拡散領域はリンを含み、前記第三の不純物拡散領域はアンチモンを含むことを特徴とする請求項1又は2に記載の固体撮像素子。
  5. 前記第二の不純物拡散領域はP型半導体領域であることを特徴とする請求項1乃至4のいずれか1項に記載の固体撮像素子。
  6. 前記第一の不純物拡散領域はアルミニウムを含み、前記第三の不純物拡散領域はボロンを含むことを特徴とする請求項1又は2に記載の固体撮像素子。
  7. 前記アンプはPMOSにより形成されていることを特徴とする請求項1乃至6のいずれか1項に記載の固体撮像素子。
  8. 前記PMOSのゲート電極はN型ポリシリコンにより形成されていることを特徴とする請求項7に記載の固体撮像素子。
JP2004074578A 2004-03-16 2004-03-16 固体撮像素子 Expired - Fee Related JP4700919B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004074578A JP4700919B2 (ja) 2004-03-16 2004-03-16 固体撮像素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004074578A JP4700919B2 (ja) 2004-03-16 2004-03-16 固体撮像素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010102673A Division JP5388939B2 (ja) 2010-04-27 2010-04-27 固体撮像素子

Publications (3)

Publication Number Publication Date
JP2005268295A JP2005268295A (ja) 2005-09-29
JP2005268295A5 JP2005268295A5 (ja) 2007-05-10
JP4700919B2 true JP4700919B2 (ja) 2011-06-15

Family

ID=35092568

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004074578A Expired - Fee Related JP4700919B2 (ja) 2004-03-16 2004-03-16 固体撮像素子

Country Status (1)

Country Link
JP (1) JP4700919B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5267497B2 (ja) * 2010-04-05 2013-08-21 ソニー株式会社 固体撮像装置
JP5511541B2 (ja) 2010-06-24 2014-06-04 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222170A (ja) * 1989-02-22 1990-09-04 Matsushita Electron Corp 固体撮像装置
JPH10116976A (ja) * 1996-10-11 1998-05-06 Sony Corp 固体撮像素子及びその製造方法
JP2001028433A (ja) * 1999-07-14 2001-01-30 Sony Corp 半導体装置、固体撮像素子及びその製造方法
JP2001053260A (ja) * 1999-08-05 2001-02-23 Sony Corp 固体撮像素子及びその製造方法
JP2004047985A (ja) * 2003-06-10 2004-02-12 Sony Corp 固体撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222170A (ja) * 1989-02-22 1990-09-04 Matsushita Electron Corp 固体撮像装置
JPH10116976A (ja) * 1996-10-11 1998-05-06 Sony Corp 固体撮像素子及びその製造方法
JP2001028433A (ja) * 1999-07-14 2001-01-30 Sony Corp 半導体装置、固体撮像素子及びその製造方法
JP2001053260A (ja) * 1999-08-05 2001-02-23 Sony Corp 固体撮像素子及びその製造方法
JP2004047985A (ja) * 2003-06-10 2004-02-12 Sony Corp 固体撮像装置

Also Published As

Publication number Publication date
JP2005268295A (ja) 2005-09-29

Similar Documents

Publication Publication Date Title
JP6541080B2 (ja) 固体撮像装置
JP5295105B2 (ja) 低クロストークpmosピクセル構造
JP5426114B2 (ja) 半導体装置及びその製造方法
US8598638B2 (en) Solid-state image capturing element and electronic information device
CN107833899B (zh) 固体摄像装置
US7115925B2 (en) Image sensor and pixel having an optimized floating diffusion
US8482646B2 (en) Image sensing device and camera
JP6406585B2 (ja) 撮像装置
US20130221416A1 (en) Method of manufacturing semiconductor device, solid-state imaging device, and solid-state imaging apparatus
WO2014002362A1 (ja) 固体撮像装置及びその製造方法
US20140191290A1 (en) Solid-state imaging element
KR20120052875A (ko) 고체 이미지 센서, 고체 이미지 센서의 제조 방법 및 촬상 시스템
US11437416B2 (en) Pixel device layout to reduce pixel noise
US9425225B2 (en) Solid-state imaging device
US7034347B2 (en) Charge detecting device
US20070004076A1 (en) CMOS image sensor including two types of device isolation regions and method of fabricating the same
JP2004312039A (ja) 光電変換素子
CN110021614B (zh) 用于经增强图像传感器性能的源极跟随器装置
JP4700919B2 (ja) 固体撮像素子
US20220199663A1 (en) Saddle-gate source follower for imaging pixels
JP5388939B2 (ja) 固体撮像素子
JP5274118B2 (ja) 固体撮像装置
JP2007208052A (ja) 固体撮像素子
JP4561328B2 (ja) 固体撮像装置およびその製造方法
JP2006074063A (ja) 電荷検出装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070314

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080207

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090326

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4700919

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees