JP5388939B2 - 固体撮像素子 - Google Patents

Description

本発明は、画像を電気信号に変換する固体撮像素子、特に画素毎に能動素子を持つＣＭＯＳ撮像素子であって、かつ埋め込みフォトダイオードを持つ固体撮像素子に関するものである。

固体撮像素子には、ＣＣＤ撮像素子及び画素毎に能動素子を持つＣＭＯＳ撮像素子（例えば下記特許文献１参照）がある。ＣＭＯＳ撮像素子は、低価格化、低消費電力化、高精細化が容易であり、デジタルカメラ、携帯電話の撮像モジュール等に応用が広がっている。

図３は、ＣＭＯＳ撮像素子の一般的な画素の等価回路図である。

各画素３０１は、フォトダイオード３０２、転送ＳＷ３０３、リセットＳＷ３０４、画素ソースフォロワＭＯＳ３０５、行選択ＳＷ３０６より構成され、信号線３０７、定電流源３０８を介して出力回路３０９へ信号が出力される。３０３，３０４，３０６はＭＯＳトランジスタである。

駆動方法は、まずリセットＳＷ３０４、転送ＳＷ３０３をオンしフォトダイオード３０２をリセットする。電荷蓄積時には転送ＳＷ３０３をオフし、フォトダイオード３０２内に光電荷を蓄積する。次に、電荷の読み出しは行選択ＳＷ３０６をオンすることで選択された行のソースフォロワＭＯＳ３０５を有効にし出力回路３０９にノイズ信号（以下、「Ｎ」という）を読み出す。

その後、転送ＳＷ３０３をオンしフォトダイオード３０２内の光電荷を転送し出力回路３０９に信号（以下、「Ｓ」という）として読み出す。ＳとＮの差分を出力回路３０９から出力することにより光電荷に対応した信号を出力することが可能となる。これを画素毎に順次行うことにより２次元画像を読み出すことが可能である。なお、１次元アレイの撮像素子を構成する場合には行選択ＳＷ３０６は必要ない。

特開２００１−３３２７１４号公報 特開平１１−１７７０７６号公報

上述したＣＭＯＳ撮像素子の画質のＳＮ比を向上するためには以下の性能の向上が重要である。

（ｉ）低ノイズ化（Ｎの抑制）を実現するために、フォトダイオードの暗電流の抑制
（ｉｉ）低ノイズ化（Ｎの抑制）を実現するために、フォトダイオードのリセットノイズの除去
（ｉｉｉ）高信号化（Ｓの増大）を実現するために、フォトダイオードの飽和電荷数の増大
（ｉｖ）低ノイズ化（Ｎの抑制）を実現するために、画素ソースフォロワＭＯＳの１／ｆノイズの抑制
これらの実現手段として
（ｉ）は、埋め込みタイプのフォトダイオードを形成することで実現され、また、（ｉｉ）は、は完全転送タイプのフォトダイオードを形成することで実現されており、それらは個別の技術としては既に知られている。

具体的に説明すると、フォトダイオードの電荷蓄積領域の表面を電荷蓄積領域とは反対導電型の濃い不純物領域とすることにより埋め込みタイプのフォトダイオードを形成し、酸化膜界面で発生する発生電流がフォトダイオードに入ることを抑制することが可能である。また、リセット動作時にフォトダイオードが完全に空乏化するように設計することで、完全転送タイプのフォトダイオードを形成することができリセットノイズを除去することができる。

詳細に説明すると、上述のＳとＮの差分で光電荷を読み出す際に、フォトダイオードが完全転送タイプでは無い場合、Ｓ読み出し時及びＮ読み出し時には、フォトダイオード内にほぼ同一数の電荷（光電荷と同一タイプの電荷）が残存していることになる。この残存する電荷の数はほぼ同数ではあるものの、容量性のノイズとしてゆらぎを持ち、読み出し毎にばらつくことになる。このノイズを本明細書ではリセットノイズと称する。完全転送タイプのフォトダイオードにおいては残存する電荷の数は概ねゼロであるため、Ｓを読み出す際とＮを読み出す際の残存電荷数の差も概ねゼロとなり、リセットノイズを除去することが可能となる。

しかしながら（ｉ），（ｉｉ）の対策を行った場合、以下の問題が発生する。すなわち、フォトダイオードを完全転送タイプにするために、空乏化電圧を高くすることが困難である。更に埋め込みタイプのフォトダイオードであるが故に、転送ゲート３０３の電圧を高くしないで（すなわち撮像素子に与える電源電圧を高くしないで）完全転送を行うためには空乏化電圧を高くすることが困難である。空乏化電圧を下げることの弊害は飽和電荷数の減少である。画素が十分に大きい場合、フォトダイオードの面積を大きくとることで、この問題を回避することが可能であるが、高精細化もしくは撮像素子の小型化を行うために画素の面積を縮小する際には飽和電荷数を減少させ、ダイナミックレンジが狭くなり、ひいてはＳＮ比を悪化させる結果となる。

また、画素の縮小化に伴い、各トランジスタについても微細化が図られるが、画素ソースフォロワＭＯＳの微細化による１／ｆノイズの増加が問題となる。一般にＭＯＳトランジスタの１／ｆノイズはゲート電極面積に反比例することが知られている。また、ＰＭＯＳトランジスタにおいてはＮＭＯＳトランジスタに比べ１／ｆが１桁から２桁程度小さいことが知られている。なお、画素をＰＭＯＳで形成する例については、リン（燐）及びボロンの注入により形成する方法が、上記特許文献２の実施形態において構造が示唆されている。

本発明の目的は、（ｉｖ）の１／ｆノイズの抑制を実現することである。

上述の課題を解決するため、本発明の固体撮像素子は、電荷蓄積領域を有する光電変換素子と、不純物拡散領域と、前記電荷蓄積領域に蓄積された電荷を前記不純物拡散領域に転送する転送用のＭＯＳトランジスタと、前記不純物拡散領域と電気的に接続されたＮ型ポリシリコンのゲート電極を有するＰＭＯＳで構成された埋め込みチャネルタイプの増幅用のＭＯＳトランジスタとを含み、前記光電変換素子は、前記電荷蓄積領域とは導電型が異なる表面領域を前記電荷蓄積領域の上に有する埋め込み型であり、前記表面領域は、深さ方向に沿った濃度プロフィルが前記表面領域の上端よりも前記電荷蓄積領域の側に濃度ピークを有するように砒素を注入することによって構成されていることを特徴とする。

本発明によれば、増幅用のＭＯＳの１／ｆノイズの抑制が図れるため、低ノイズ（Ｎが小さく）であり、かつダイナミックレンジの広い（Ｓが大きい）固体撮像素子を電源電圧の上昇を招くことなく実現することが可能となり、低コストで小型、高精細、高画質、低消費電力な撮像素子を提供することができる。

本発明の第１の実施形態による固体撮像素子の１つの画素の断面図 図１のА−Ａの不純物濃度プロファイル ＣＭＯＳ撮像素子の一般的な画素の等価回路図

まず、本発明の実施形態の概要を述べると、固体撮像素子のフォトダイオードをホール蓄積タイプとし、埋め込みフォトダイオードの表面不純物領域を濃く浅い不純物領域とすることにより完全転送が容易なものとし、また、アンプの画素ソースフォロワＭＯＳをＰＭＯＳで形成することにより１／ｆノイズの小さいものを実現している。

［第１の実施形態］
以下、本発明による第１の実施形態の例を図を用いて説明する。

図１は、本発明による実施形態の１例である固体撮像素子の１つの画素の断面図である。

Ｐ型半導体基板１０１上に形成されたＮ型ウェル領域１０２中のＰ型蓄積領域１０３及びＮ型ウェル領域１０２と電気的に接続された上記ウエル領域よりも不純物濃度の濃い表面Ｎ領域１０４によって埋め込みフォトダイオードが形成されている。これによりゲート酸化膜１１０界面で発生した発生電流がフォトダイオードのＰ型蓄積領域１０３に流れ込むことを抑制し、表面で発生する暗電流を小さくすることが可能である。光電荷は、ＭＯＳトランジスタである転送ＳＷ１０５を介してウエル領域よりも不純物濃度の濃いＰ型不純物拡散領域１０６に転送される。転送後は、Ｐ型蓄積領域１０３が完全空乏化するよう
に設計されており、リセットノイズを除去するセンサ動作が可能である。Ｐ型不純物拡散領域１０６は、分離領域１０９で分離されＭＯＳトランジスタである画素ソースフォロワＭＯＳ１１１のゲート電極に配線１１２を介して接続されている。

画素ソースフォロワＭＯＳ１１１のソース・ドレイン領域１０７，１０８は、不純物濃度の濃いＰ型不純物拡散領域で形成されている。すなわち、本実施形態の画素ソースフォロワＭＯＳはＰＭＯＳで構成されており、ＮＭＯＳで構成した場合に比べ１／ｆノイズは１／１０以下に改善される。特に、１／ｆノイズ低減効果は埋め込みチャネルタイプＰＭＯＳの場合により効果が大きい。そのため埋め込みＰＭＯＳ、すなわち、ゲート電極がＮ型ポリシリコンである構成が１／ｆノイズ低減に特に効果的である。ソースフォロワＭＯＳの極性と蓄積領域の極性に直接の制約は無く自由に選ぶことが可能であるが、同一タイ
プに（例えば、ＰＭＯＳソースフォロワとＰ型蓄積領域という様に）することで、画素部のウェルを全面同一のタイプにすることができ、画素の微細化に適している。

本発明の特徴として、Ｎ型ウェル領域１０２は不純物の種類としてリンを用いて形成さ

れ、濃い表面Ｎ領域１０４は不純物の種類として砒素を用いて形成されている。このような不純物を用いる効果について以下に説明する。

フォトダイオードの蓄積領域に蓄積可能な電荷数（飽和電荷数）は概ね蓄積領域のＮｅｔＤｏｐｅの積分値に比例すると考えてよい。そこで空乏化電圧の絶対値を上昇させることなく（すなわちリセット電圧の絶対値を上昇させることなく）飽和電荷数を増加させるには、完全空乏化時の空乏層の幅を小さく抑えることが効果的である。別の言い方をすると、空乏層幅が増大すればするほど完全空乏化電圧の絶対値は大きくなってしまい、リセット電圧の絶対値を大きくしなければならないという状況を招く。蓄積領域のＮｅｔ Ｄｏｐｅの積分値を変えることなく空乏層幅を小さくするには、Ｎ型不純物領域中に伸びる空乏層の幅を小さくすることが有効である。すなわち、Ｐ型蓄積領域１０３に接する濃い表面Ｎ領域１０４の濃度をより濃くし、濃い表面Ｎ領域１０４中に伸びる空乏層を狭く抑えることが効果的である。

これを実現するために単に濃い表面Ｎ領域１０４のイオン注入量を増やすだけではあまり効果は無い。なぜなら、イオン注入及び熱拡散による不純物の広がりは注入する濃度によらず相似的に広がる。そのため濃い表面Ｎ領域１０４の不純物注入量を増やすことはＰ型蓄積領域１０３と濃い表面Ｎ領域１０４の接合の位置を基板方向に深く押し下げるだけであり、本質的な解決にならない。むしろ埋め込みフォトダイオードの形成される位置が深くなってしまう分、深い場所から光電荷を転送する必要があり、転送ゲートの電極の電位による支配力が弱まり、転送ゲートに与える電圧の絶対値を大きくしなければならなく

なる。ひいては、電源電圧の増加を招く。これらの対策として、濃い表面Ｎ領域１０４をより浅く、濃く形成することが効果的であり、そのためには急激な濃度変化を持つシャープな濃度プロファイルで濃い表面Ｎ領域１０４を形成することが必要となる。その手段として、イオン注入による不純物の分布がシャープであり、また熱による拡散定数の小さい砒素を用いて濃い表面Ｎ領域１０４を形成することを提案する。

イオン注入の条件としては、例えば１０〜２００ｋｅＶ程度の加速電圧で、１Ｅ１２／ｃｍ^２〜２Ｅ１４／ｃｍ^２程度の注入量で形成することが可能である。一方、Ｎ型ウェル領域１０２はＰＭＯＳのソース・ドレイン領域１０７，１０８とＰ型半導体基板１０１とのショートや寄生バイポーラ動作抑制のためにある程度深くまで拡散させる必要があり、より低温、短時間のウェルドライブで拡散をさせるために拡散定数の大きな不純物を用いた方が良い。このため、本発明ではＮ型ウェル領域１０２にリンを用いて形成することを提案する。

次に、本発明による実施形態による不純物濃度プロファイルの説明を行う。

図２は、図１のＡ―Ａ断面の不純物濃度プロファイルを示す図である。

２０２は、Ｎ型ウェル領域の濃度プロファイルであるが、従来技術の場合も同様である。また電子蓄積タイプの画素の場合にも極性は異なるもののプロファイル自体は本質的には同様である。２０３はＰ型蓄積領域の濃度プロファイルであるが、従来技術の場合も同様である。また電子蓄積タイプの画素の場合にも極性は異なるもののプロファイル自体は本質的には同様である。２０４は本発明による濃い表面Ｎ領域１０４の濃度プロファイル（砒素）であり、２０４’は従来技術による濃い表面Ｎ領域の濃度プロファイル（リン）である。

また、電子蓄積タイプの画素の場合には表面層はボロンにより形成されるが、リンとボロンの熱拡散のし易すさはほぼ同じであるため、本質的には２０４’と同様である。断面の濃度プロファイルからも明らかなように、本発明では暗電流抑制のための濃い表面Ｎ（Ｐ）領域１０４をシャープに形成することが可能となる。

なお、本発明では上述の効果に加えて以下の効果を得ることができる。本発明者がシリコン基板を用いて実験した結果によると、フォトダイオードと表面層の接合をボロンとリンの接合で形成した場合に比べ、ボロンと砒素の接合で形成した場合には点欠陥の数が１／３〜１／４に減少することが確認されている。特に濃い濃度の不純物領域の影響が大きいため、本発明の効果として点欠陥が減少するという効果も得ることができる。欠陥が減少した理由はリンに比べ砒素のイオン半径がシリコンの格子定数に近いため格子歪が少なくなり、点欠陥が減少したものと考えられる。

更に、本発明では表面により近いところまでフォトダイオードの蓄積領域を形成することが可能となるため、表面に近いところで吸収が起こる波長の短い光に対する感度を向上することが可能である。よって撮像素子の青色光の感度が向上する効果も得ることができる。

［第２の実施形態］
第１の実施形態では、濃い表面Ｎ領域１０４を砒素で形成し、Ｎ型ウェル領域１０２をリンで形成する例を挙げた。本発明はこれらの組み合わせのみならず、他の不純物を用いても有効である。第２の実施形態では、濃い表面Ｎ領域１０４をアンチモンで形成し、Ｎ型ウェル領域１０２をリンで形成する場合について説明する。アンチモンの熱拡散定数は砒素に近く、リンに比べ拡散しにくい特性を持っている。このため、第２の実施形態においても第１の実施形態同様に濃い表面Ｎ領域１０４の濃度分布をシャープに変化させることができ、光電荷の転送を容易にできることから、本発明の効果であるところの、電源電
圧を高めること無く飽和電荷の向上を図ることができる。

［第３の実施形態］
第３の実施形態では、第１の実施形態の不純物の極性を反転させた例について説明する。濃い表面Ｎ領域１０４の代わりに、ボロン（もしくはＢＦ２）を注入しＰ領域とし、Ｎ型ウェル領域１０２の代わりにアルミニウムをＰ型の不純物注入として利用することで、電子蓄積型の固体撮像素子に本発明を適用することが可能である。このときＰ型蓄積領域１０３の代わりには砒素またはリンを注入しＮ型蓄積領域を形成することが可能である。この場合にも上述のように砒素を用いた方が点欠陥の数を低減する効果がある。

１０１ Ｐ型半導体基板
１０２ Ｎ型ウェル領域
１０３ Ｐ型蓄積領域
１０４ 濃い表面Ｎ領域
１０５ 転送ＳＷ
１０６ Ｐ型不純物拡散領域
１０７，１０８ 画素ソースフォロワＭＯＳのソース・ドレイン領域
１０９ 分離領域
１１０ ゲート酸化膜
１１１ 画素ソースフォロワＭＯＳ
１１２ 配線
２０２ Ｎ型ウェル領域の濃度プロファイル
２０３ Ｐ型蓄積領域の濃度プロファイル
２０４，２０４’ 濃い表面Ｎ領域の濃度プロファイル

Claims (6)

1. 電荷蓄積領域を有する光電変換素子と、不純物拡散領域と、前記電荷蓄積領域に蓄積された電荷を前記不純物拡散領域に転送する転送用のＭＯＳトランジスタと、前記不純物拡散領域と電気的に接続されたＮ型ポリシリコンのゲート電極を有するＰＭＯＳで構成された埋め込みチャネルタイプの増幅用のＭＯＳトランジスタとを含み、
   前記光電変換素子は、前記電荷蓄積領域とは導電型が異なる表面領域を前記電荷蓄積領域の上に有する埋め込み型であり、
   前記表面領域は、深さ方向に沿った濃度プロフィルが前記表面領域の上端よりも前記電荷蓄積領域の側に濃度ピークを有するように砒素を注入することによって構成されている、
   ことを特徴とする固体撮像素子。
2. 前記電荷蓄積領域は、正孔を蓄積する、
   ことを特徴とする請求項１に記載の固体撮像素子。
3. ＣＭＯＳ固体撮像素子として構成されている、
   ことを特徴とする請求項１又は２に記載の固体撮像素子。
4. 前記転送用のＭＯＳトランジスタと前記増幅用のＭＯＳトランジスタとが分離領域によって分離されている、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像素子。
5. 前記不純物拡散領域と前記ゲート電極とを電気的に接続する配線は、前記不純物拡散領域に接続されたコンタクトと、前記ゲート電極に接続されたコンタクトとを含む、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の固体撮像素子。
6. 前記電荷蓄積領域は、前記電荷蓄積領域とは導電型が異なる半導体領域の中に形成されている、
   ことを特徴とする請求項１乃至５のいずれか１項に記載の固体撮像素子。

Images