JPH11214663A - 回路内蔵受光素子およびその製造方法 - Google Patents
回路内蔵受光素子およびその製造方法Info
- Publication number
- JPH11214663A JPH11214663A JP10013756A JP1375698A JPH11214663A JP H11214663 A JPH11214663 A JP H11214663A JP 10013756 A JP10013756 A JP 10013756A JP 1375698 A JP1375698 A JP 1375698A JP H11214663 A JPH11214663 A JP H11214663A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- light
- receiving element
- light receiving
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】 回路内蔵受光素子の信号処理回路部への外乱
光を遮断して誤動作を防止する。また、反射防止膜の膜
厚の変化を防止する。 【解決手段】 受光素子を形成した受光部および信号処
理回路を形成した信号処理回路部とを同一の半導体基板
上に有する回路内蔵受光素子であり、該受光部および該
信号処理回路部はメタル層９を有し、該信号処理回路部
には該信号処理回路への外乱光を遮光するための金属層
１４が形成されてなり、該受光素子は反射防止膜を有
し、且つ、該反射防止膜上にはメタル層９が形成されて
なる領域９ａを有することを特徴とするものである。
光を遮断して誤動作を防止する。また、反射防止膜の膜
厚の変化を防止する。 【解決手段】 受光素子を形成した受光部および信号処
理回路を形成した信号処理回路部とを同一の半導体基板
上に有する回路内蔵受光素子であり、該受光部および該
信号処理回路部はメタル層９を有し、該信号処理回路部
には該信号処理回路への外乱光を遮光するための金属層
１４が形成されてなり、該受光素子は反射防止膜を有
し、且つ、該反射防止膜上にはメタル層９が形成されて
なる領域９ａを有することを特徴とするものである。
Description
【０００１】
【発明の属する技術分野】本発明は、受光素子およびそ
の製造方法に関し、特に光ピックアップ、光リモコンな
どに用いられる信号処理回路を内蔵した回路内蔵受光素
子およびその製造方法に関する。
の製造方法に関し、特に光ピックアップ、光リモコンな
どに用いられる信号処理回路を内蔵した回路内蔵受光素
子およびその製造方法に関する。
【０００２】
【従来の技術】図８は従来例の回路内蔵受光素子を示す
略断面図である。回路内蔵受光素子は、受光素子を形成
した受光部であるフォトダイオード部２１と、信号処理
回路が形成されている信号処理回路部２２と、を有して
いる。Ｐ型の半導体基板１上には、Ｎ型のエピタキシャ
ル層５が形成されてなり、Ｐ型の半導体基板１およびエ
ピタキシャル層５には、フォトダイオード部２１と、信
号処理回路部２２と、を構成するための幾つかの拡散層
が形成されている。２はＮ型の埋め込み拡散層であり、
３はＰ型の埋め込み分離拡散層であり、４はＰ型の分離
拡散層であり、Ｐ型の埋め込み分離拡散層３と、Ｐ型の
分離拡散層４とは、重なるように形成されている。ま
た、６はＰ型の拡散層であり、８はＮ型の拡散層であ
る。
略断面図である。回路内蔵受光素子は、受光素子を形成
した受光部であるフォトダイオード部２１と、信号処理
回路が形成されている信号処理回路部２２と、を有して
いる。Ｐ型の半導体基板１上には、Ｎ型のエピタキシャ
ル層５が形成されてなり、Ｐ型の半導体基板１およびエ
ピタキシャル層５には、フォトダイオード部２１と、信
号処理回路部２２と、を構成するための幾つかの拡散層
が形成されている。２はＮ型の埋め込み拡散層であり、
３はＰ型の埋め込み分離拡散層であり、４はＰ型の分離
拡散層であり、Ｐ型の埋め込み分離拡散層３と、Ｐ型の
分離拡散層４とは、重なるように形成されている。ま
た、６はＰ型の拡散層であり、８はＮ型の拡散層であ
る。
【０００３】この上にシリコン酸化膜のＳｉＯ2膜７が
形成され、パターニングされている。９は第１のメタル
層であり、信号処理回路部２２の配線を形成している。
窒化シリコンまたはＣＶＤで形成された酸化シリコンか
らなる第１の層間絶縁膜１１上には、第２のメタル層１
３が形成されている。この第１のメタル層および第２の
メタル層によって、信号処理回路部２２の多層の配線が
形成されている。また、第２のメタル層１３は信号処理
回路部２２の遮光部材としての機能もあり、信号処理回
路部２２表面で侵入光を反射して、信号処理回路部２２
の誤動作を防ぐ機能がある。この第２のメタル層１３上
に、第２の絶縁膜１２を形成し、第２のメタル層１３を
保護する。
形成され、パターニングされている。９は第１のメタル
層であり、信号処理回路部２２の配線を形成している。
窒化シリコンまたはＣＶＤで形成された酸化シリコンか
らなる第１の層間絶縁膜１１上には、第２のメタル層１
３が形成されている。この第１のメタル層および第２の
メタル層によって、信号処理回路部２２の多層の配線が
形成されている。また、第２のメタル層１３は信号処理
回路部２２の遮光部材としての機能もあり、信号処理回
路部２２表面で侵入光を反射して、信号処理回路部２２
の誤動作を防ぐ機能がある。この第２のメタル層１３上
に、第２の絶縁膜１２を形成し、第２のメタル層１３を
保護する。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
構造の回路内蔵受光素子は、信号処理回路を２層配線形
成しているが、配線パターンを形成している第１のメタ
ル層９および第２のメタル層１３の隙間から、例えば図
８の矢印Ａで示されるような外乱光が侵入し、信号処理
回路の誤動作を引き起こすことがあった。
構造の回路内蔵受光素子は、信号処理回路を２層配線形
成しているが、配線パターンを形成している第１のメタ
ル層９および第２のメタル層１３の隙間から、例えば図
８の矢印Ａで示されるような外乱光が侵入し、信号処理
回路の誤動作を引き起こすことがあった。
【０００５】例えば、書き込み可能なＣＤ装置の場合、
データ読み出し時に比べて、データ書き込み時には、外
乱光の光強度が強い。ホログラムパターンを使用した光
ピックアップシステムの場合には、ホログラムパターン
で回折した光のサブビームがフォトダイオード以外の信
号処理回路部にも照射されるが、データ書き込み時には
光照射の強度が大きくなり、サブビームの強度も増大
し、信号処理回路が誤動作を起こす可能性も高くなる。
すなわち、受光素子に入力される外乱光強度が強い場合
は、信号処理回路部に入射する外乱光のため、信号処理
回路部の誤動作を防止することができなかった。
データ読み出し時に比べて、データ書き込み時には、外
乱光の光強度が強い。ホログラムパターンを使用した光
ピックアップシステムの場合には、ホログラムパターン
で回折した光のサブビームがフォトダイオード以外の信
号処理回路部にも照射されるが、データ書き込み時には
光照射の強度が大きくなり、サブビームの強度も増大
し、信号処理回路が誤動作を起こす可能性も高くなる。
すなわち、受光素子に入力される外乱光強度が強い場合
は、信号処理回路部に入射する外乱光のため、信号処理
回路部の誤動作を防止することができなかった。
【０００６】また、従来例の回路内蔵受光素子におい
て、さらにその上に遮光用メタル層を形成しようとする
と、配線用メタル層と遮光用のメタル層とのオーミック
コンタクトを取るために、配線用メタルの表面をクリー
ニングする目的で逆スパッタのよるエッチングを行う必
要がある。このとき、受光素子上の反射防止膜がエッチ
ングされ、膜厚が減少し、反射型防止膜の機能が低下す
るという問題が発生する。このシリコン窒化膜がエッチ
ングされてしまうと、フォトダイオード表面の反射率が
増大し、さらに逆スパッタによってフォトダイオード表
面にダメージが入り、フォトダイオードのリーク電流が
増大してしまう。
て、さらにその上に遮光用メタル層を形成しようとする
と、配線用メタル層と遮光用のメタル層とのオーミック
コンタクトを取るために、配線用メタルの表面をクリー
ニングする目的で逆スパッタのよるエッチングを行う必
要がある。このとき、受光素子上の反射防止膜がエッチ
ングされ、膜厚が減少し、反射型防止膜の機能が低下す
るという問題が発生する。このシリコン窒化膜がエッチ
ングされてしまうと、フォトダイオード表面の反射率が
増大し、さらに逆スパッタによってフォトダイオード表
面にダメージが入り、フォトダイオードのリーク電流が
増大してしまう。
【０００７】本発明は上述の問題点を鑑みてなされたも
のであり、本発明の第１の目的は、信号処理回路部への
外乱光を遮断して誤動作を防止できる回路内蔵受光素子
を提供することである。
のであり、本発明の第１の目的は、信号処理回路部への
外乱光を遮断して誤動作を防止できる回路内蔵受光素子
を提供することである。
【０００８】また、本発明の第２の目的は、受光素子上
面に形成された反射防止膜をその後の工程による反射防
止膜の膜厚の減少を防ぐことができる回路内蔵受光素子
の製造方法を提供することである。
面に形成された反射防止膜をその後の工程による反射防
止膜の膜厚の減少を防ぐことができる回路内蔵受光素子
の製造方法を提供することである。
【０００９】
【課題を解決するための手段】本発明の請求項１記載の
回路内蔵受光素子は、受光素子を形成した受光部および
信号処理回路を形成した信号処理回路部とを同一の半導
体基板上に有する回路内蔵受光素子であり、該受光部お
よび該信号処理回路部はメタル層９を有し、該信号処理
回路部には該信号処理回路への外乱光を遮光するための
金属層１４が形成されてなり、該受光素子は反射防止膜
を有し、且つ、該反射防止膜上にはメタル層９が形成さ
れてなる領域９ａを有することを特徴とするものであ
る。
回路内蔵受光素子は、受光素子を形成した受光部および
信号処理回路を形成した信号処理回路部とを同一の半導
体基板上に有する回路内蔵受光素子であり、該受光部お
よび該信号処理回路部はメタル層９を有し、該信号処理
回路部には該信号処理回路への外乱光を遮光するための
金属層１４が形成されてなり、該受光素子は反射防止膜
を有し、且つ、該反射防止膜上にはメタル層９が形成さ
れてなる領域９ａを有することを特徴とするものであ
る。
【００１０】また、本発明の請求項２記載の回路内蔵受
光素子は、前記金属層は耐腐食性の金属で形成されてな
ることを特徴とするものである。
光素子は、前記金属層は耐腐食性の金属で形成されてな
ることを特徴とするものである。
【００１１】また、本発明の請求項３記載の回路内蔵受
光素子は、前記金属層１４と前記メタル層９ａとは接続
されてなることを特徴とするものである。
光素子は、前記金属層１４と前記メタル層９ａとは接続
されてなることを特徴とするものである。
【００１２】また、本発明の請求項４記載の回路内蔵受
光素子の製造方法は、前記反射防止膜表面に保護膜を形
成し、前記金属層１４を形成後に、前記保護膜を除去す
ることを特徴とするものである。
光素子の製造方法は、前記反射防止膜表面に保護膜を形
成し、前記金属層１４を形成後に、前記保護膜を除去す
ることを特徴とするものである。
【００１３】また、本発明の請求項５記載の回路内蔵受
光素子の製造方法は、前記保護膜は層間絶縁膜形成時に
形成されることを特徴とするものである。
光素子の製造方法は、前記保護膜は層間絶縁膜形成時に
形成されることを特徴とするものである。
【００１４】さらに、本発明の請求項６記載の回路内蔵
受光素子の製造方法は、前記保護膜は配線層形成時に形
成されることを特徴とするものである。
受光素子の製造方法は、前記保護膜は配線層形成時に形
成されることを特徴とするものである。
【００１５】
【発明の実施の形態】図１は本発明の一実施の形態であ
る回路内蔵受光素子の構成を示す略断面図である。本発
明の回路内蔵受光素子は、受光素子を形成した受光部２
１と、信号処理回路を形成した信号処理回路部２２と、
を含んでいる。Ｐ型の半導体基板１上には、Ｎ型のエピ
タキシャル層５が形成されており、Ｐ型の半導体基板１
およびエピタキシャル層５には、受光部２１と信号処理
回路部２２とを構成するための幾つかの拡散層が形成さ
れている。２はＮ+型の埋め込み拡散層であり、３はＰ+
型の埋め込み分離拡散層であり、４はＰ+型の分離拡散
層であり、Ｐ+型の埋め込み分離拡散層３とＰ+型の分離
拡散層４とは合い重なるように形成されている。また、
６はＰ+型の拡散層であり、８はＮ+型の拡散層である。
る回路内蔵受光素子の構成を示す略断面図である。本発
明の回路内蔵受光素子は、受光素子を形成した受光部２
１と、信号処理回路を形成した信号処理回路部２２と、
を含んでいる。Ｐ型の半導体基板１上には、Ｎ型のエピ
タキシャル層５が形成されており、Ｐ型の半導体基板１
およびエピタキシャル層５には、受光部２１と信号処理
回路部２２とを構成するための幾つかの拡散層が形成さ
れている。２はＮ+型の埋め込み拡散層であり、３はＰ+
型の埋め込み分離拡散層であり、４はＰ+型の分離拡散
層であり、Ｐ+型の埋め込み分離拡散層３とＰ+型の分離
拡散層４とは合い重なるように形成されている。また、
６はＰ+型の拡散層であり、８はＮ+型の拡散層である。
【００１６】基板１のＰ型とエピタキシャル層５のＮ型
によるＰＮ接合により、受光部２１の主要部である受光
素子が構成され、エピタキシャル層５に形成されたＮ+
型の拡散層８により、一方の電極取り出し（メタル層
９）が行われている。また、信号処理回路部２２におい
て、Ｎ+型の埋め込み拡散層２の上のＮ型のエピタキシ
ャル層５（端子取り出し用のＮ+拡散層８）のコレク
タ、Ｐ+型の拡散層６のベース、およびＮ+型の拡散層８
のエミッタにより、縦型ＮＰＮトランジスタを構成して
いる。
によるＰＮ接合により、受光部２１の主要部である受光
素子が構成され、エピタキシャル層５に形成されたＮ+
型の拡散層８により、一方の電極取り出し（メタル層
９）が行われている。また、信号処理回路部２２におい
て、Ｎ+型の埋め込み拡散層２の上のＮ型のエピタキシ
ャル層５（端子取り出し用のＮ+拡散層８）のコレク
タ、Ｐ+型の拡散層６のベース、およびＮ+型の拡散層８
のエミッタにより、縦型ＮＰＮトランジスタを構成して
いる。
【００１７】回路素子を構成するに必要な幾つかの拡散
層が形成されたエピタキシャル層５上にＳｉＯ2膜７が
形成され、パターニングされている。ＳｉＯ2膜７上
に、第１のメタル層９が形成され、受光部２１および信
号処理回路部２２の配線（含む取り出し用端子）を形成
している。さらに、第１のメタル層９上には、ＣＶＤ法
等で形成された窒化シリコンまたは酸化シリコンからな
る第１の層間絶縁膜１１が形成され、その上に、第２の
メタル層１３が形成されている。層間絶縁膜１１には、
パターニングされた穴が設けられており、その穴を介し
てメタル層１３の一部はメタル層９と電気的に接続さ
れ、二層の積層多層配線によって、信号処理回路が形成
される。メタル層１３上には、第２の層間絶縁膜１２が
形成されている。また、第２の層間絶縁膜１２上には、
耐腐食性の金属層である金層（金属層）１４が形成され
ている。
層が形成されたエピタキシャル層５上にＳｉＯ2膜７が
形成され、パターニングされている。ＳｉＯ2膜７上
に、第１のメタル層９が形成され、受光部２１および信
号処理回路部２２の配線（含む取り出し用端子）を形成
している。さらに、第１のメタル層９上には、ＣＶＤ法
等で形成された窒化シリコンまたは酸化シリコンからな
る第１の層間絶縁膜１１が形成され、その上に、第２の
メタル層１３が形成されている。層間絶縁膜１１には、
パターニングされた穴が設けられており、その穴を介し
てメタル層１３の一部はメタル層９と電気的に接続さ
れ、二層の積層多層配線によって、信号処理回路が形成
される。メタル層１３上には、第２の層間絶縁膜１２が
形成されている。また、第２の層間絶縁膜１２上には、
耐腐食性の金属層である金層（金属層）１４が形成され
ている。
【００１８】遮光のために形成された信号処理回路部２
２上の金層１４は、配線の機能を有してしておらず、信
号処理回路部２２上をくまなく覆っており、金層１４は
受光部２１を除く信号処理回路部２２表面全体を覆って
いる。このため、多層配線の一部を遮光層として形成し
たものに比べて、信号処理回路部２２を確実に遮光する
ことができるため、ホログラムパターン等で回折した強
い光のサブビームが信号処理回路部に照射されても、外
乱光による寄生電流の発生は抑制され、信号処理回路部
回路の誤動作を完全に防止することができる。
２上の金層１４は、配線の機能を有してしておらず、信
号処理回路部２２上をくまなく覆っており、金層１４は
受光部２１を除く信号処理回路部２２表面全体を覆って
いる。このため、多層配線の一部を遮光層として形成し
たものに比べて、信号処理回路部２２を確実に遮光する
ことができるため、ホログラムパターン等で回折した強
い光のサブビームが信号処理回路部に照射されても、外
乱光による寄生電流の発生は抑制され、信号処理回路部
回路の誤動作を完全に防止することができる。
【００１９】また、信号処理回路部２２は、メタル層
９、１３による積層多層配線により構成されているた
め、チップサイズを低減することができる。また、金層
１４を接地電位等の定電位に接続することにより、回路
内蔵受光素子の対ノイズ性を向上させることができる。
９、１３による積層多層配線により構成されているた
め、チップサイズを低減することができる。また、金層
１４を接地電位等の定電位に接続することにより、回路
内蔵受光素子の対ノイズ性を向上させることができる。
【００２０】受光部２１は、Ｐ型半導体基板の上にＮ型
エピタキシャル層５を積層し、その上を窒化シリコン等
で形成された反射防止膜１０が覆っている。受光部２１
の受光素子の入射光窓の枠部（周辺部）に相当する所の
反射防止膜上には、メタル層９が形成されてなる領域９
ａがあり、また、メタル層１３ａがあり、第１の層間絶
縁膜１１の端面から光が信号処理回路部へ伝わることを
防止している。メタル層９ａとメタル層１３ａとは積層
されている。さらに、回路内蔵受光素子２２に隣接する
受光部２１の端子部を含めて、金層１４は回路内蔵受光
素子２２を覆っているので、信号処理回路部２２の遮光
をより確実に行うことができる。
エピタキシャル層５を積層し、その上を窒化シリコン等
で形成された反射防止膜１０が覆っている。受光部２１
の受光素子の入射光窓の枠部（周辺部）に相当する所の
反射防止膜上には、メタル層９が形成されてなる領域９
ａがあり、また、メタル層１３ａがあり、第１の層間絶
縁膜１１の端面から光が信号処理回路部へ伝わることを
防止している。メタル層９ａとメタル層１３ａとは積層
されている。さらに、回路内蔵受光素子２２に隣接する
受光部２１の端子部を含めて、金層１４は回路内蔵受光
素子２２を覆っているので、信号処理回路部２２の遮光
をより確実に行うことができる。
【００２１】なお、信号処理回路部２２を被覆する金属
１４は、耐腐食性の高い金属であれば良く、例えば、金
層１４の代わりに、金合金、プラチナ、ＴｉＷ、ＴｉＮ
などの金属層を用いることが可能である。耐腐食性の金
属を用いることで、その耐腐食性金属の表面に新たに保
護膜を形成する必要がなく、さらに、金層１４を回路内
蔵受光素子表面のボンディングパッド部の形成と同一の
工程で形成することができる。
１４は、耐腐食性の高い金属であれば良く、例えば、金
層１４の代わりに、金合金、プラチナ、ＴｉＷ、ＴｉＮ
などの金属層を用いることが可能である。耐腐食性の金
属を用いることで、その耐腐食性金属の表面に新たに保
護膜を形成する必要がなく、さらに、金層１４を回路内
蔵受光素子表面のボンディングパッド部の形成と同一の
工程で形成することができる。
【００２２】図２乃至図３は本発明の一実施の形態であ
る回路内蔵受光素子の製造工程を示す図である。 図２
において、Ｐ型半導体基板１とＮ型エピタキシャル層５
とを有する半導体基板上に、Ｐ型またはＮ型の不純物拡
散がおこなわれ、その上にＳｉＯ2膜７を形成し、パタ
ーニングした後、受光部となる部分には窒化シリコン等
の材料からなる反射防止膜１０が形成される。続いてア
ルミニウムからなる第１のメタル層９が形成される。
る回路内蔵受光素子の製造工程を示す図である。 図２
において、Ｐ型半導体基板１とＮ型エピタキシャル層５
とを有する半導体基板上に、Ｐ型またはＮ型の不純物拡
散がおこなわれ、その上にＳｉＯ2膜７を形成し、パタ
ーニングした後、受光部となる部分には窒化シリコン等
の材料からなる反射防止膜１０が形成される。続いてア
ルミニウムからなる第１のメタル層９が形成される。
【００２３】続いて、Ｓｉ2Ｎ4等からなる第１の層間絶
縁膜１１が形成される。続いて、２層目のメタル層が１
３が形成される。１層目のメタル層と２層目のメタル層
とで、２層の積層多層配線構造が形成される。さらに層
間絶縁膜とメタル層とを積層して、多層の配線構造を形
成することも可能である。次に、受光部２１の受光素子
の入射光窓の上には、メタル層９とメタル層１３とが積
層形成されおり、この領域のメタルエッチングにより、
受光部２１の受光素子の入射光窓の枠部（周辺部）に相
当する所の反射防止膜上には、メタル層９ａおよびメタ
ル層１３ａが形成される。続いて、ＰＳＧ（ホスホシリ
ケイドグラス）、ＮＳＧ（ノンドープシリケイドグラ
ス）、あるいはポリイミド膜等からなる第２の層間絶縁
膜１２が形成される。
縁膜１１が形成される。続いて、２層目のメタル層が１
３が形成される。１層目のメタル層と２層目のメタル層
とで、２層の積層多層配線構造が形成される。さらに層
間絶縁膜とメタル層とを積層して、多層の配線構造を形
成することも可能である。次に、受光部２１の受光素子
の入射光窓の上には、メタル層９とメタル層１３とが積
層形成されおり、この領域のメタルエッチングにより、
受光部２１の受光素子の入射光窓の枠部（周辺部）に相
当する所の反射防止膜上には、メタル層９ａおよびメタ
ル層１３ａが形成される。続いて、ＰＳＧ（ホスホシリ
ケイドグラス）、ＮＳＧ（ノンドープシリケイドグラ
ス）、あるいはポリイミド膜等からなる第２の層間絶縁
膜１２が形成される。
【００２４】その後、図３に示されるように層間絶縁膜
１１上に耐腐食性の高い金属層である金層１４をスパッ
タリングにより形成するが、このとき、金層１４の形成
前にボンディングパッド（図示せず）などの金属層とオ
ーミックコンタクトをとる必要のある部分の表面をクリ
ーニングするために、逆スパッタによるドライエッチン
グを行う。しかし、受光部２１の表面は第２の層間絶縁
膜よって保護されているため、反射防止膜１０はエッチ
ングされることは無い。従って、受光素子上の反射防止
膜の膜厚が変化せず、反射型防止膜の機能が低下すると
いう問題が防止される。また、逆スパッタ時のイオンダ
メージによるリーク電流が発生する怖れがない。第２の
層間絶縁膜１２は、反射防止膜１０の保護膜として機能
する。
１１上に耐腐食性の高い金属層である金層１４をスパッ
タリングにより形成するが、このとき、金層１４の形成
前にボンディングパッド（図示せず）などの金属層とオ
ーミックコンタクトをとる必要のある部分の表面をクリ
ーニングするために、逆スパッタによるドライエッチン
グを行う。しかし、受光部２１の表面は第２の層間絶縁
膜よって保護されているため、反射防止膜１０はエッチ
ングされることは無い。従って、受光素子上の反射防止
膜の膜厚が変化せず、反射型防止膜の機能が低下すると
いう問題が防止される。また、逆スパッタ時のイオンダ
メージによるリーク電流が発生する怖れがない。第２の
層間絶縁膜１２は、反射防止膜１０の保護膜として機能
する。
【００２５】上述の逆スパッタによるクリーニング工程
の後、続いて金層１４を形成する。さらに、パターンニ
ングを行って、反射防止膜１０上の金層１４を除去し、
続いて反射防止膜１０上の第２の層間絶縁膜１２を除去
することにより、図１に示される回路内蔵受光素子が形
成される。また、受光部２１の受光素子の入射光窓の枠
部（周辺部）に相当する所の反射防止膜１０上には、メ
タル層９が形成されてなる領域９ａが形成さる。上述の
工程を経ることにより、表面の金属層形成時に、受光素
子表面の反射防止膜を損傷することなく、信頼性の高い
回路内蔵受光素子を得ることができる。
の後、続いて金層１４を形成する。さらに、パターンニ
ングを行って、反射防止膜１０上の金層１４を除去し、
続いて反射防止膜１０上の第２の層間絶縁膜１２を除去
することにより、図１に示される回路内蔵受光素子が形
成される。また、受光部２１の受光素子の入射光窓の枠
部（周辺部）に相当する所の反射防止膜１０上には、メ
タル層９が形成されてなる領域９ａが形成さる。上述の
工程を経ることにより、表面の金属層形成時に、受光素
子表面の反射防止膜を損傷することなく、信頼性の高い
回路内蔵受光素子を得ることができる。
【００２６】図４は本発明の他の一実施の形態よりなる
回路内蔵受光素子の構成を示す略断面図であり、図５乃
至図７は、その回路内蔵受光素子の製造方法を示す図で
ある。先ず、図５乃至図７について説明する。
回路内蔵受光素子の構成を示す略断面図であり、図５乃
至図７は、その回路内蔵受光素子の製造方法を示す図で
ある。先ず、図５乃至図７について説明する。
【００２７】図５において、Ｐ型の半導体基板１上に
は、Ｎ型のエピタキシャル層５が形成されており、Ｐ型
の半導体基板１およびエピタキシャル層５には、受光部
２１と信号処理回路部２２とを構成するための幾つかの
拡散層が形成されている。２はＮ+型の埋め込み拡散層
であり、３はＰ+型の埋め込み分離拡散層であり、４は
Ｐ+型の分離拡散層であり、Ｐ+型の埋め込み分離拡散層
３とＰ+型の分離拡散層４とは合い重なるように形成さ
れている。また、６はＰ+型の拡散層であり、８はＮ+型
の拡散層である。
は、Ｎ型のエピタキシャル層５が形成されており、Ｐ型
の半導体基板１およびエピタキシャル層５には、受光部
２１と信号処理回路部２２とを構成するための幾つかの
拡散層が形成されている。２はＮ+型の埋め込み拡散層
であり、３はＰ+型の埋め込み分離拡散層であり、４は
Ｐ+型の分離拡散層であり、Ｐ+型の埋め込み分離拡散層
３とＰ+型の分離拡散層４とは合い重なるように形成さ
れている。また、６はＰ+型の拡散層であり、８はＮ+型
の拡散層である。
【００２８】基板１のＰ型とエピタキシャル層５のＮ型
によるＰＮ接合により、受光部２１の主要部が構成さ
れ、エピタキシャル層５に形成されたＮ+型の拡散層８
により、一方の電極取り出しが行われている。また、信
号処理回路部２２において、Ｎ+型の埋め込み拡散層２
の上のＮ型のエピタキシャル層５（端子取り出し用のＮ
+拡散層８）のコレクタ、Ｐ+型の拡散層６のベース、お
よびＮ+型の拡散層８のエミッタにより、縦型ＮＰＮト
ランジスタを構成している。
によるＰＮ接合により、受光部２１の主要部が構成さ
れ、エピタキシャル層５に形成されたＮ+型の拡散層８
により、一方の電極取り出しが行われている。また、信
号処理回路部２２において、Ｎ+型の埋め込み拡散層２
の上のＮ型のエピタキシャル層５（端子取り出し用のＮ
+拡散層８）のコレクタ、Ｐ+型の拡散層６のベース、お
よびＮ+型の拡散層８のエミッタにより、縦型ＮＰＮト
ランジスタを構成している。
【００２９】幾つかの拡散層が形成されたエピタキシャ
ル層５上にＳｉＯ2膜７が形成され、パターニングされ
ている。受光部となる部分には窒化シリコン等からなる
反射防止膜１０が形成される。続いてアルミニウムから
なる第１のメタル層９が形成される。メタル層９は半導
体基板上面に形成されエッチングによりパターニングが
行われるが、このとき、受光部２１に対応する部分のメ
タル層９を残しておく。
ル層５上にＳｉＯ2膜７が形成され、パターニングされ
ている。受光部となる部分には窒化シリコン等からなる
反射防止膜１０が形成される。続いてアルミニウムから
なる第１のメタル層９が形成される。メタル層９は半導
体基板上面に形成されエッチングによりパターニングが
行われるが、このとき、受光部２１に対応する部分のメ
タル層９を残しておく。
【００３０】続いて、Ｓｉ2Ｎ4等からなる第１の層間絶
縁膜１１が形成される。続いて、２層目のメタル層１３
が形成される。メタル層１３は半導体基板上面に形成さ
れ、エッチングによりパターニングが行われるが、この
とき、受光部２１に対応する部分のメタル層１３を残し
ておく。１層目のメタル層９と２層目のメタル層１３と
で２層の積層多層配線構造が形成されている。
縁膜１１が形成される。続いて、２層目のメタル層１３
が形成される。メタル層１３は半導体基板上面に形成さ
れ、エッチングによりパターニングが行われるが、この
とき、受光部２１に対応する部分のメタル層１３を残し
ておく。１層目のメタル層９と２層目のメタル層１３と
で２層の積層多層配線構造が形成されている。
【００３１】さらに、層間絶縁膜とメタル層を積層し
て、多層の配線構造を形成することも可能である。続い
て、図６に示されるように、ＰＳＧ、ＮＳＧあるいは、
ポリイミド膜等からなる第２の層間絶縁膜１２を形成す
る。
て、多層の配線構造を形成することも可能である。続い
て、図６に示されるように、ＰＳＧ、ＮＳＧあるいは、
ポリイミド膜等からなる第２の層間絶縁膜１２を形成す
る。
【００３２】次に、図７に示されるようにその後、層間
絶縁膜１２上に耐腐食性のある金属層である金層１４を
スパッタリングにより形成する。このとき、金層１４形
成前に、ボンディングパッド（図示せず）などの金属層
とオーミックコンタクトとる必要のある部分の表面をク
リーニングするために、逆スパッタによるドライエッチ
ングを行うが、受光部２１の表面はメタル層９およびメ
タル層１３で保護されているため、反射防止膜１０の膜
厚は変化せず、またイオンダメージによるリーク電流が
発生する怖れがない。すなわち、メタル層９およびメタ
ル層１３は、反射防止膜１０の保護膜として機能してい
る。金層１４を形成した後、ウエットエッチングで、金
層１４のパターンニングを行った後、さらに受光部２１
の部分のメタル層９、およびメタル層１３を除去する。
このとき、受光部２１の受光素子の入射光窓の枠部（周
辺部）に相当する所の反射防止膜１０上には、メタル層
９が形成されてなる領域メタル層９ａ、およびメタル層
１３ａを残すようにする。その結果、金層（金属層）１
４ａとメタル層９ａとメタル層１３ａとは連続し、接続
される。このことにより、受光部２１の側壁面（受光素
子の入射光窓の枠部）は金属膜でくまなく覆われる。こ
のようにして、図４に示される回路内蔵受光素子が形成
される。
絶縁膜１２上に耐腐食性のある金属層である金層１４を
スパッタリングにより形成する。このとき、金層１４形
成前に、ボンディングパッド（図示せず）などの金属層
とオーミックコンタクトとる必要のある部分の表面をク
リーニングするために、逆スパッタによるドライエッチ
ングを行うが、受光部２１の表面はメタル層９およびメ
タル層１３で保護されているため、反射防止膜１０の膜
厚は変化せず、またイオンダメージによるリーク電流が
発生する怖れがない。すなわち、メタル層９およびメタ
ル層１３は、反射防止膜１０の保護膜として機能してい
る。金層１４を形成した後、ウエットエッチングで、金
層１４のパターンニングを行った後、さらに受光部２１
の部分のメタル層９、およびメタル層１３を除去する。
このとき、受光部２１の受光素子の入射光窓の枠部（周
辺部）に相当する所の反射防止膜１０上には、メタル層
９が形成されてなる領域メタル層９ａ、およびメタル層
１３ａを残すようにする。その結果、金層（金属層）１
４ａとメタル層９ａとメタル層１３ａとは連続し、接続
される。このことにより、受光部２１の側壁面（受光素
子の入射光窓の枠部）は金属膜でくまなく覆われる。こ
のようにして、図４に示される回路内蔵受光素子が形成
される。
【００３３】図４において、金層１４は信号処理回路部
２２の上部を覆い、遮光している。また、受光部２１の
反射防止膜１０の膜厚は変化することなく形成される。
また、受光部２１の側壁面（受光素子の入射光窓の枠
部）は、金属層であるメタル層９ａ、メタル層１３ａお
よび金層１４ａによってその側面全面が覆われており、
受光部２１の側壁面から光がもれて、第１の層間絶縁膜
１１または、および第２の層間絶縁膜１２の端面から光
が信号処理回路部２２へ伝わることを確実に防ぐことが
できる。さらに、回路内蔵受光素子２２に隣接する受光
部２１の端子部を含めて、金層１４は回路内蔵受光素子
２２を覆っているので、信号処理回路部２２の遮光を完
全に行うことができる。
２２の上部を覆い、遮光している。また、受光部２１の
反射防止膜１０の膜厚は変化することなく形成される。
また、受光部２１の側壁面（受光素子の入射光窓の枠
部）は、金属層であるメタル層９ａ、メタル層１３ａお
よび金層１４ａによってその側面全面が覆われており、
受光部２１の側壁面から光がもれて、第１の層間絶縁膜
１１または、および第２の層間絶縁膜１２の端面から光
が信号処理回路部２２へ伝わることを確実に防ぐことが
できる。さらに、回路内蔵受光素子２２に隣接する受光
部２１の端子部を含めて、金層１４は回路内蔵受光素子
２２を覆っているので、信号処理回路部２２の遮光を完
全に行うことができる。
【００３４】
【発明の効果】本発明の請求項１記載の回路内蔵受光素
子によれば、受光素子を形成した受光部および信号処理
回路を形成した信号処理回路部とを同一の半導体基板上
に有する回路内蔵受光素子であり、該受光部および該信
号処理回路部はメタル層９を有し、該信号処理回路部に
は該信号処理回路への外乱光を遮光するための金属層１
４が形成されてなり、該受光素子は反射防止膜を有し、
且つ、該反射防止膜上にはメタル層９が形成されてなる
領域９ａを有することを特徴とするものである。従っ
て、信号処理回路に外乱光が侵入することを防ぐことが
でき、信頼性の高い回路内蔵受光素子を得ることができ
る。
子によれば、受光素子を形成した受光部および信号処理
回路を形成した信号処理回路部とを同一の半導体基板上
に有する回路内蔵受光素子であり、該受光部および該信
号処理回路部はメタル層９を有し、該信号処理回路部に
は該信号処理回路への外乱光を遮光するための金属層１
４が形成されてなり、該受光素子は反射防止膜を有し、
且つ、該反射防止膜上にはメタル層９が形成されてなる
領域９ａを有することを特徴とするものである。従っ
て、信号処理回路に外乱光が侵入することを防ぐことが
でき、信頼性の高い回路内蔵受光素子を得ることができ
る。
【００３５】また、本発明の請求項２記載の回路内蔵受
光素子によれば、前記金属層は耐腐食性の金属で形成さ
れてなることを特徴とするものであり、特に遮光用の金
属層の表面に保護膜形成する必要が無く、コストダウン
を図ることができる。
光素子によれば、前記金属層は耐腐食性の金属で形成さ
れてなることを特徴とするものであり、特に遮光用の金
属層の表面に保護膜形成する必要が無く、コストダウン
を図ることができる。
【００３６】また、本発明の請求項３記載の回路内蔵受
光素子によれば、前記金属層１４と前記メタル層９ａと
は接続されてなることを特徴とするものである。従っ
て、前記受光素子の側壁面は金属層で覆われていること
になり、前記受光素子の側壁面から信号処理回路部へ光
が侵入することを防ぐことができる。
光素子によれば、前記金属層１４と前記メタル層９ａと
は接続されてなることを特徴とするものである。従っ
て、前記受光素子の側壁面は金属層で覆われていること
になり、前記受光素子の側壁面から信号処理回路部へ光
が侵入することを防ぐことができる。
【００３７】また、本発明の請求項４記載の回路内蔵受
光素子の製造方法によれば、前記反射防止膜表面に保護
膜を形成し、前記金属層１４を形成後に、前記保護膜を
除去することを特徴とするものである。従って、金属層
を形成後に前記保護膜を除去することにより、反射防止
膜の膜厚が変化することもなく、受光素子がイオンダメ
ージを受けることもなく、信頼性の高い回路内蔵受光素
子を得ることができる。
光素子の製造方法によれば、前記反射防止膜表面に保護
膜を形成し、前記金属層１４を形成後に、前記保護膜を
除去することを特徴とするものである。従って、金属層
を形成後に前記保護膜を除去することにより、反射防止
膜の膜厚が変化することもなく、受光素子がイオンダメ
ージを受けることもなく、信頼性の高い回路内蔵受光素
子を得ることができる。
【００３８】また、本発明の請求項５記載の回路内蔵受
光素子の製造方法は、前記保護膜は層間絶縁膜形成時に
形成されることを特徴とするものである。従って、反射
防止膜の膜厚が変化することもなく、高感度で信頼性の
高い回路内蔵受光素子を得ることができる。
光素子の製造方法は、前記保護膜は層間絶縁膜形成時に
形成されることを特徴とするものである。従って、反射
防止膜の膜厚が変化することもなく、高感度で信頼性の
高い回路内蔵受光素子を得ることができる。
【００３９】さらに、本発明の請求項６記載の回路内蔵
受光素子の製造方法は、前記保護膜は配線層形成時に形
成されることを特徴とするものである。従って、反射防
止膜の膜厚が変化することもなく、高感度で信頼性の高
い回路内蔵受光素子を得ることができる。
受光素子の製造方法は、前記保護膜は配線層形成時に形
成されることを特徴とするものである。従って、反射防
止膜の膜厚が変化することもなく、高感度で信頼性の高
い回路内蔵受光素子を得ることができる。
【図１】本発明の一実施の形態である回路内蔵受光素子
を示す略断面図である。
を示す略断面図である。
【図２】本発明の一実施の形態である回路内蔵受光素子
の製造工程を示す図である。
の製造工程を示す図である。
【図３】本発明の一実施の形態である回路内蔵受光素子
の製造工程を示す図である。
の製造工程を示す図である。
【図４】本発明の他の実施の形態である回路内蔵受光素
子を示す略断面図である。
子を示す略断面図である。
【図５】本発明の他の実施の形態である回路内蔵受光素
子の製造方法を示す図である。
子の製造方法を示す図である。
【図６】本発明の他の実施の形態である回路内蔵受光素
子の製造方法を示す図である。
子の製造方法を示す図である。
【図７】本発明の他の実施の形態である回路内蔵受光素
子の製造方法を示す図である。
子の製造方法を示す図である。
【図８】従来例の回路内蔵受光素子を示す略断面図であ
る。
る。
１ 半導体基板 ５ エピタキシャル層 ９ メタル層 ９ａ 反射防止膜１０上にメタル層９が形成されてなる
領域 １０ 反射防止膜 １１ 層間絶縁膜 １２ 層間絶縁膜 １３ メタル層 １３ａ 受光素子の側壁面のメタル層 １４ 金属層（金層） １４ａ 受光素子の側壁面の金属層（金層） ２１ 受光部 ２２ 信号処理回路部
領域 １０ 反射防止膜 １１ 層間絶縁膜 １２ 層間絶縁膜 １３ メタル層 １３ａ 受光素子の側壁面のメタル層 １４ 金属層（金層） １４ａ 受光素子の側壁面の金属層（金層） ２１ 受光部 ２２ 信号処理回路部
Claims (6)
- 【請求項１】 受光素子を形成した受光部および信号処
理回路を形成した信号処理回路部とを同一の半導体基板
上に有する回路内蔵受光素子において、該受光部および
該信号処理回路部はメタル層９を有し、該信号処理回路
部には該信号処理回路への外乱光を遮光するための金属
層１４が形成されてなり、該受光素子は反射防止膜を有
し、且つ、該反射防止膜上にはメタル層９が形成されて
なる領域９ａを有することを特徴とする回路内蔵受光素
子。 - 【請求項２】 請求項１記載の回路内蔵受光素子におい
て、前記金属層は耐腐食性の金属で形成されてなること
を特徴とする回路内蔵受光素子。 - 【請求項３】 請求項１記載の回路内蔵受光素子におい
て、前記金属層１４と前記メタル層９ａとは接続されて
なることを特徴とする回路内蔵受光素子。 - 【請求項４】 請求項１記載の回路内蔵受光素子の製造
方法において、前記反射防止膜表面に保護膜を形成し、
前記金属層１４を形成後に、前記保護膜を除去すること
を特徴とする回路内蔵受光素子の製造方法。 - 【請求項５】 請求項４記載の回路内蔵受光素子の製造
方法において、前記保護膜は層間絶縁膜形成時に形成さ
れることを特徴とする回路内蔵受光素子の製造方法。 - 【請求項６】 請求項４記載の回路内蔵受光素子の製造
方法において、前記保護膜は配線層形成時に形成される
ことを特徴とする回路内蔵受光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01375698A JP3629360B2 (ja) | 1998-01-27 | 1998-01-27 | 回路内蔵受光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01375698A JP3629360B2 (ja) | 1998-01-27 | 1998-01-27 | 回路内蔵受光素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214663A true JPH11214663A (ja) | 1999-08-06 |
| JP3629360B2 JP3629360B2 (ja) | 2005-03-16 |
Family
ID=11842106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01375698A Expired - Fee Related JP3629360B2 (ja) | 1998-01-27 | 1998-01-27 | 回路内蔵受光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3629360B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286094A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| JP2009253235A (ja) * | 2008-04-11 | 2009-10-29 | Texas Instr Japan Ltd | 半導体装置 |
-
1998
- 1998-01-27 JP JP01375698A patent/JP3629360B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005286094A (ja) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | 光半導体集積回路装置 |
| JP2009253235A (ja) * | 2008-04-11 | 2009-10-29 | Texas Instr Japan Ltd | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3629360B2 (ja) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061978A (en) | Semiconductor photosensing device with light shield | |
| JP4302751B2 (ja) | 半導体光センサ | |
| JP2009239053A (ja) | 半導体装置 | |
| JP2799540B2 (ja) | 受光素子 | |
| KR100892013B1 (ko) | 반도체 장치 제조 방법 | |
| JP3366226B2 (ja) | 分割フォトダイオード及び回路内蔵受光素子 | |
| US5336919A (en) | Solid-state image pickup device with high melting point metal shield | |
| JPH10206229A (ja) | 放射撮像装置およびその光検出器アレイ用コンタクト・フィンガ・アセンブリの形成方法 | |
| JP4208172B2 (ja) | フォトダイオードおよびそれを用いた回路内蔵受光素子 | |
| JPH0691228B2 (ja) | 半導体装置 | |
| KR100208633B1 (ko) | 포토 다이오드 내장 반도체 장치 | |
| JP3629360B2 (ja) | 回路内蔵受光素子の製造方法 | |
| JPH10289994A (ja) | 光センサ集積回路装置 | |
| JP3342291B2 (ja) | ホトダイオード内蔵集積回路 | |
| CN1925136B (zh) | 半导体器件的制造方法及半导体器件 | |
| JP3463014B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US20050218417A1 (en) | Optical semiconductor integrated circuit device | |
| JPH07114270B2 (ja) | 半導体集積回路装置 | |
| JP2852222B2 (ja) | 光半導体集積回路装置 | |
| JP2001308299A (ja) | 固体撮像素子及びその製造方法 | |
| JP3504114B2 (ja) | 回路内蔵受光素子 | |
| JP4483542B2 (ja) | 受光素子の製造方法 | |
| JP3748946B2 (ja) | ホトダイオード内蔵半導体装置 | |
| JP2898810B2 (ja) | 回路内蔵受光素子およびその製造方法 | |
| JPS60177685A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041110 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |