JP3342291B2 - ホトダイオード内蔵集積回路 - Google Patents
ホトダイオード内蔵集積回路Info
- Publication number
- JP3342291B2 JP3342291B2 JP10782196A JP10782196A JP3342291B2 JP 3342291 B2 JP3342291 B2 JP 3342291B2 JP 10782196 A JP10782196 A JP 10782196A JP 10782196 A JP10782196 A JP 10782196A JP 3342291 B2 JP3342291 B2 JP 3342291B2
- Authority
- JP
- Japan
- Prior art keywords
- photodiode
- light
- dummy
- shielding film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】本発明は、光信号受光用のホ
トダイオードと信号処理用の回路素子とを具備するホト
ダイオード内蔵集積回路の、特に多重反射による誤動作
防止に関する。
トダイオードと信号処理用の回路素子とを具備するホト
ダイオード内蔵集積回路の、特に多重反射による誤動作
防止に関する。
【０００２】
【従来の技術】赤外線などによる光信号伝達手段の受信
側、又は光ピックアップ装置の光信号読み取り装置など
では、受光用のホトダイオードをその周辺回路と共に集
積化した半導体装置が用いられるようになってきた。Ｉ
Ｃ化した装置は、個別部品でハイブリッド化したものに
比べてコストダウンが期待でき、また外部電磁界による
雑音に対して強いというメリットを有する。
側、又は光ピックアップ装置の光信号読み取り装置など
では、受光用のホトダイオードをその周辺回路と共に集
積化した半導体装置が用いられるようになってきた。Ｉ
Ｃ化した装置は、個別部品でハイブリッド化したものに
比べてコストダウンが期待でき、また外部電磁界による
雑音に対して強いというメリットを有する。
【０００３】上記ホトダイオード内蔵半導体装置は、ホ
トダイオードとＮＰＮトランジスタ等とが共存するた
め、周辺回路への光入射による余分な光電流が生じない
よう、ホトダイオード部分以外の領域を入射光から遮断
する必要がある。このような遮光手段としては、半導体
集積回路の多層配線技術を利用して、最上層のアルミ配
線で前記周辺回路部分を被覆する方法が最も簡便である
（例えば特願平４ー２８７５８２号）。
トダイオードとＮＰＮトランジスタ等とが共存するた
め、周辺回路への光入射による余分な光電流が生じない
よう、ホトダイオード部分以外の領域を入射光から遮断
する必要がある。このような遮光手段としては、半導体
集積回路の多層配線技術を利用して、最上層のアルミ配
線で前記周辺回路部分を被覆する方法が最も簡便である
（例えば特願平４ー２８７５８２号）。
【０００４】図７にその集積回路の一例を示す。図７に
おいて、１は半導体チップ、２は遮光膜、３は電極パッ
ド、４はホトダイオード、５は回路素子である。回路素
子５の上部は遮光膜２により覆われ、ホトダイオード４
は光入射のために開口されている。電極パッド３内には
遮光膜３と短絡しないように互い違いに重なり合うよう
にして外部接続用の電極パッドが配置されている。
おいて、１は半導体チップ、２は遮光膜、３は電極パッ
ド、４はホトダイオード、５は回路素子である。回路素
子５の上部は遮光膜２により覆われ、ホトダイオード４
は光入射のために開口されている。電極パッド３内には
遮光膜３と短絡しないように互い違いに重なり合うよう
にして外部接続用の電極パッドが配置されている。
【０００５】図８に部分断面図を示す。図８において、
６はＰ型の半導体基板、７はエピタキシャル層をＰ＋分
離領域８で分離して形成したＮ型の島領域、９は回路素
子としての島領域７の一つに形成したＮＰＮトランジス
タ、１０は絶縁膜である。ホトダイオード４は島領域７
をカソード、基板６と分離領域８をアノードとし、島領
域７表面にはＮ＋型のカソードコンタクト領域１１を設
けている。この集積回路は全体として２層の多層配線構
造を採用しており、遮光膜２は２層目のアルミ配線層か
らなり、遮光膜２の下部で、１層目の配線層によりカソ
ード電極１２や、回路素子５の各素子の電気的接続用の
配線が形成されている。ＮＰＮトランジスタ９は、コレ
クタとなる島領域７の表面にＰ型のベース領域１３とＮ
＋型のエミッタ領域１４を形成したものである。１５は
Ｎ＋型のコレクタコンタクト領域、１６はＮ＋埋め込み
層である。
６はＰ型の半導体基板、７はエピタキシャル層をＰ＋分
離領域８で分離して形成したＮ型の島領域、９は回路素
子としての島領域７の一つに形成したＮＰＮトランジス
タ、１０は絶縁膜である。ホトダイオード４は島領域７
をカソード、基板６と分離領域８をアノードとし、島領
域７表面にはＮ＋型のカソードコンタクト領域１１を設
けている。この集積回路は全体として２層の多層配線構
造を採用しており、遮光膜２は２層目のアルミ配線層か
らなり、遮光膜２の下部で、１層目の配線層によりカソ
ード電極１２や、回路素子５の各素子の電気的接続用の
配線が形成されている。ＮＰＮトランジスタ９は、コレ
クタとなる島領域７の表面にＰ型のベース領域１３とＮ
＋型のエミッタ領域１４を形成したものである。１５は
Ｎ＋型のコレクタコンタクト領域、１６はＮ＋埋め込み
層である。
【０００６】
【発明が解決しようとする課題】しかしながら、外部か
ら入射する光は、基板に対して垂直に入射するばかりで
なく、斜め方向からも入射する。また、光はシリコン表
面を通過するばかりでなく、反射率の異なる部分（シリ
コンとシリコン酸化膜との界面など）で反射を生じる。
そのため図９に示すように、斜めに入射した光１７が遮
光膜２の裏面側と１層目電極１８の表面あるいはシリコ
ン表面で反射され、これが複数回繰り返されて（多重反
射と称する）、１層面電極１８と遮光膜２との隙間から
内部に侵入する事がある。侵入した光がシリコン内部に
達すれば光電流が発生し、これが回路素子５の誤動作を
招く欠点があった。
ら入射する光は、基板に対して垂直に入射するばかりで
なく、斜め方向からも入射する。また、光はシリコン表
面を通過するばかりでなく、反射率の異なる部分（シリ
コンとシリコン酸化膜との界面など）で反射を生じる。
そのため図９に示すように、斜めに入射した光１７が遮
光膜２の裏面側と１層目電極１８の表面あるいはシリコ
ン表面で反射され、これが複数回繰り返されて（多重反
射と称する）、１層面電極１８と遮光膜２との隙間から
内部に侵入する事がある。侵入した光がシリコン内部に
達すれば光電流が発生し、これが回路素子５の誤動作を
招く欠点があった。
【０００７】また、ホトダイオード４が複数個隣接する
場合は、ホトダイオード４の開口部から多重反射により
隣のホトダイオード４に到達し、ホトダイオード４間の
誤動作を招く欠点があった。
場合は、ホトダイオード４の開口部から多重反射により
隣のホトダイオード４に到達し、ホトダイオード４間の
誤動作を招く欠点があった。
【０００８】
【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、ホトダイオードに隣接してダミ
ーのホトダイオードを配置し、ダミーのホトダイオード
の上部まで遮光膜で被覆することにより、上記多重反射
による入射光を捕獲するものである。また、ダミーのホ
トダイオードの上部に遮光電極を配置し、遮光膜と層間
接続させながら延在させることにより、多重反射光が通
過できる隙間を無くし、内部回路まで到達しない構造を
提供するものである。
に鑑みなされたもので、ホトダイオードに隣接してダミ
ーのホトダイオードを配置し、ダミーのホトダイオード
の上部まで遮光膜で被覆することにより、上記多重反射
による入射光を捕獲するものである。また、ダミーのホ
トダイオードの上部に遮光電極を配置し、遮光膜と層間
接続させながら延在させることにより、多重反射光が通
過できる隙間を無くし、内部回路まで到達しない構造を
提供するものである。
【０００９】
【発明の実施の形態】以下に本発明の一実施の形態を図
面を参照しながら詳細に説明する。図１は本発明の集積
回路を示す断面図である。図１を参照して、２１はＰ型
の半導体基板、２２は基板の上にエピタキシャル成長法
で形成したＮ型のエピタキシャル層、２３はエピタキシ
ャル層２２を分離して複数の島領域２４を形成するＰ＋
型の分離領域、２５はシリコン酸化膜である。
面を参照しながら詳細に説明する。図１は本発明の集積
回路を示す断面図である。図１を参照して、２１はＰ型
の半導体基板、２２は基板の上にエピタキシャル成長法
で形成したＮ型のエピタキシャル層、２３はエピタキシ
ャル層２２を分離して複数の島領域２４を形成するＰ＋
型の分離領域、２５はシリコン酸化膜である。
【００１０】ホトダイオード２６は、島領域２４をカソ
ード、基板２１および分離領域２３をアノードとして構
成され、島領域２４表面にはＮ＋型のカソードコンタク
ト領域２７を形成し、カソードコンタクト領域２７表面
にカソード電極２８を、分離領域２３表面にはアノード
電極２９を配置している。ホトダイオード２６とは別の
島領域２４には回路素子としてのＮＰＮトランジスタ３
０が形成されている。ＮＰＮトランジスタ３０は島領域
２４をコレクタとし、島領域２４表面に形成したＰ型の
ベース領域３１、ベース領域３１の表面に形成したＮ＋
型エミッタ領域３２、および島領域２４表面に形成した
コレクタコンタクト領域３３からなる。３４はＮ＋型の
埋め込み層である。
ード、基板２１および分離領域２３をアノードとして構
成され、島領域２４表面にはＮ＋型のカソードコンタク
ト領域２７を形成し、カソードコンタクト領域２７表面
にカソード電極２８を、分離領域２３表面にはアノード
電極２９を配置している。ホトダイオード２６とは別の
島領域２４には回路素子としてのＮＰＮトランジスタ３
０が形成されている。ＮＰＮトランジスタ３０は島領域
２４をコレクタとし、島領域２４表面に形成したＰ型の
ベース領域３１、ベース領域３１の表面に形成したＮ＋
型エミッタ領域３２、および島領域２４表面に形成した
コレクタコンタクト領域３３からなる。３４はＮ＋型の
埋め込み層である。
【００１１】ＮＰＮトランジスタ３０等の回路素子と、
ホトダイオード２６との間にはダミーの島領域を配置
し、該ダミーの島領域を逆バイアス（電源電位を印加す
る）してダミーのホトダイオード３５を形成する。ダミ
ーホトダイオード３５はホトダイオード２６と構造を同
じにし、島領域２４ａをカソード、基板２１と分離領域
２３をアノードとする。表面にはＮ＋カソードコンタク
ト領域２７ａを形成し、カソード電極２８ａを配置して
いる。そして分離領域２３の表面に形成したアノード電
極２９に接地電位を、カソード電極２７、２７ａに＋５
Ｖの如き逆バイアス電位を印加する事で、ホトダイオー
ド２６、３５に空乏層を発生させるものである。
ホトダイオード２６との間にはダミーの島領域を配置
し、該ダミーの島領域を逆バイアス（電源電位を印加す
る）してダミーのホトダイオード３５を形成する。ダミ
ーホトダイオード３５はホトダイオード２６と構造を同
じにし、島領域２４ａをカソード、基板２１と分離領域
２３をアノードとする。表面にはＮ＋カソードコンタク
ト領域２７ａを形成し、カソード電極２８ａを配置して
いる。そして分離領域２３の表面に形成したアノード電
極２９に接地電位を、カソード電極２７、２７ａに＋５
Ｖの如き逆バイアス電位を印加する事で、ホトダイオー
ド２６、３５に空乏層を発生させるものである。
【００１２】エピタキシャル層２２表面はシリコン酸化
膜２５で被覆されており、その表面をアルミニウム電極
が延在して各回路素子を電気的に接続し、集積回路網を
構成している。この例では２層配線構造を採用してい
る。２層配線構造の内、上層（２層目）の電極層は酸化
膜上のほぼ全面を被覆して遮光膜３６を形成する。図２
は半導体チップ３７の全体を示す平面図である。図２を
参照して、半導体チップ３７の表面に形成したホトダイ
オード２６と回路素子３８との間に、半導体チップ３７
を縦断するようにダミーのホトダイオード３５を配置し
て両者を分離している。遮光膜３６は、外部接続用の電
極パッド３９とホトダイオード２６の開口部分を除い
て、半導体チップ３７のほぼ全面を被覆している。少な
くとも回路素子３８とダミーホトダイオード３５の上部
は被覆されている。遮光膜には電源電位Ｖｃｃが印加さ
れている。
膜２５で被覆されており、その表面をアルミニウム電極
が延在して各回路素子を電気的に接続し、集積回路網を
構成している。この例では２層配線構造を採用してい
る。２層配線構造の内、上層（２層目）の電極層は酸化
膜上のほぼ全面を被覆して遮光膜３６を形成する。図２
は半導体チップ３７の全体を示す平面図である。図２を
参照して、半導体チップ３７の表面に形成したホトダイ
オード２６と回路素子３８との間に、半導体チップ３７
を縦断するようにダミーのホトダイオード３５を配置し
て両者を分離している。遮光膜３６は、外部接続用の電
極パッド３９とホトダイオード２６の開口部分を除い
て、半導体チップ３７のほぼ全面を被覆している。少な
くとも回路素子３８とダミーホトダイオード３５の上部
は被覆されている。遮光膜には電源電位Ｖｃｃが印加さ
れている。
【００１３】図３はダミーのホトダイオード３５上部の
拡大断面図である。同図を参照して、ホトダイオード２
６上部の遮光膜３６の開口部分から斜めに入射し、遮光
膜３６の裏面で反射を繰り返してダミーホトダイオード
３５へ入射した光１７は、島領域２４内に入射されれ
ば、ダミーホトダイオード３５の光電流として捕獲さ
れ、アノード電極２９とカソード電極２８ａ間の光電流
となるので内部回路へ流出することはない。カソード電
極２８ａはカソード電極２８とは別に引き回されて電源
電位ＶＣＣに接続されている。カソード電極２８は内部
回路の入力アンプの入力に接続される。また、光１７は
シリコン表面で一部がシリコン内部に入射され、残りは
反射されるというように、多重反射を繰り返すことで徐
々に減衰するので、ダミーホトダイオード３５をある程
度の大きさで形成しておけば、内部の回路素子３８に到
達する前にほとんどの光１７をダミーホトダイオード３
５で捕獲することができる。
拡大断面図である。同図を参照して、ホトダイオード２
６上部の遮光膜３６の開口部分から斜めに入射し、遮光
膜３６の裏面で反射を繰り返してダミーホトダイオード
３５へ入射した光１７は、島領域２４内に入射されれ
ば、ダミーホトダイオード３５の光電流として捕獲さ
れ、アノード電極２９とカソード電極２８ａ間の光電流
となるので内部回路へ流出することはない。カソード電
極２８ａはカソード電極２８とは別に引き回されて電源
電位ＶＣＣに接続されている。カソード電極２８は内部
回路の入力アンプの入力に接続される。また、光１７は
シリコン表面で一部がシリコン内部に入射され、残りは
反射されるというように、多重反射を繰り返すことで徐
々に減衰するので、ダミーホトダイオード３５をある程
度の大きさで形成しておけば、内部の回路素子３８に到
達する前にほとんどの光１７をダミーホトダイオード３
５で捕獲することができる。
【００１４】更に、ダミーホトダイオード３５のカソー
ド電極２８ａを、酸化膜２５を開口して形成したスルー
ホールを介して遮光膜３６に層間接続することにより多
層配線間の隙間つまり光１７が入り込む隙間を完全に塞
ぐことができる。前記カソード電極２８ａとスルーホー
ルは交差配線などの障害がない限り、ホトダイオード２
６と回路素子３８とを分離するように島領域２４に沿っ
て延在させる。この構造によれば、光１７が通過できる
隙間が完全にふさがれているので、多重反射による光は
内部の回路素子３８には全く到達できず、全てダミーの
ホトダイオード３５で回収することができる。また、光
の減衰を待たずに済むので、ダミーホトダイオード３５
の大きさを小さくすることができる。
ド電極２８ａを、酸化膜２５を開口して形成したスルー
ホールを介して遮光膜３６に層間接続することにより多
層配線間の隙間つまり光１７が入り込む隙間を完全に塞
ぐことができる。前記カソード電極２８ａとスルーホー
ルは交差配線などの障害がない限り、ホトダイオード２
６と回路素子３８とを分離するように島領域２４に沿っ
て延在させる。この構造によれば、光１７が通過できる
隙間が完全にふさがれているので、多重反射による光は
内部の回路素子３８には全く到達できず、全てダミーの
ホトダイオード３５で回収することができる。また、光
の減衰を待たずに済むので、ダミーホトダイオード３５
の大きさを小さくすることができる。
【００１５】更に、ホトダイオード２６の島領域２４を
区画する分離領域２３の上に、アノード電極２９を延在
させることにより、前記隙間がアノード電極２９と遮光
膜３６との間隔になるので更に狭めることができる。こ
の場合のアノード電極２９は前記ホトダイオード２６の
島領域２４を区画する分離領域２３の全長にわたって延
在させる。
区画する分離領域２３の上に、アノード電極２９を延在
させることにより、前記隙間がアノード電極２９と遮光
膜３６との間隔になるので更に狭めることができる。こ
の場合のアノード電極２９は前記ホトダイオード２６の
島領域２４を区画する分離領域２３の全長にわたって延
在させる。
【００１６】更にまた、分離領域２３上のアノード電極
２９を、分離領域２３の幅いっぱいまで、島領域２４に
かかる程度にまで拡張することにより、分離領域２３に
入射される光を減少させることができる。分離領域２３
で発生した光電流は拡散によって空乏層に到達する拡散
電流になるので、反応速度が遅く、ホトダイオード２３
の高速化を阻害するが、このようにアノード電極２９を
拡張することで、拡散電流を低減できる。
２９を、分離領域２３の幅いっぱいまで、島領域２４に
かかる程度にまで拡張することにより、分離領域２３に
入射される光を減少させることができる。分離領域２３
で発生した光電流は拡散によって空乏層に到達する拡散
電流になるので、反応速度が遅く、ホトダイオード２３
の高速化を阻害するが、このようにアノード電極２９を
拡張することで、拡散電流を低減できる。
【００１７】図４は本発明の第２の実施の形態を示す図
である。半導体チップ３７の中央付近にホトダイオード
２６が配置され、その周囲を回路素子３８が囲むような
パターン設計である。この場合は、ホトダイオード２６
の周囲をダミーホトダイオード３５が囲むように形成す
る。なお、図２と同じ箇所には同じ符号を伏して説明を
省略する。
である。半導体チップ３７の中央付近にホトダイオード
２６が配置され、その周囲を回路素子３８が囲むような
パターン設計である。この場合は、ホトダイオード２６
の周囲をダミーホトダイオード３５が囲むように形成す
る。なお、図２と同じ箇所には同じ符号を伏して説明を
省略する。
【００１８】図５は図４のホトダイオード２６部分の拡
大平面図である。遮光膜は図示していない。ホトダイオ
ード２６の島領域２４を区画する環状の分離領域２３ａ
と、その外側の格子状の分離領域２３ｂとで、ホトダイ
オード２６周囲を囲むダミーホトダイオード３５を形成
している。ダミーホトダイオード３５のカソードコンタ
クト領域２７ａも島領域に沿って環状のパターンで形成
されている。ホトダイオード２６のカソードコンタクト
領域２７にコンタクトするカソード電極２８は、ダミー
ホトダイオード３５の上部を縦断し、延在して内部の回
路素子３８に接続される。分離領域２３ａ、２３ｂ表面
にコンタクトするアノード電極２９ａ、２９ｂ、および
カソードコンタクト領域２７ａにコンタクトするカソー
ド電極２８ａは、カソード電極２８が延在する部分だけ
途切れて、ホトダイオード２６の周囲を囲むように配置
されている。カソード電極２８ａは延在するほぼ全長に
わたってカソードコンタクト領域２７ａ表面にオーミッ
クコンタクトすると共に、層間絶縁膜に形成したスルー
ホールを介して遮光膜３６と層間接続している。
大平面図である。遮光膜は図示していない。ホトダイオ
ード２６の島領域２４を区画する環状の分離領域２３ａ
と、その外側の格子状の分離領域２３ｂとで、ホトダイ
オード２６周囲を囲むダミーホトダイオード３５を形成
している。ダミーホトダイオード３５のカソードコンタ
クト領域２７ａも島領域に沿って環状のパターンで形成
されている。ホトダイオード２６のカソードコンタクト
領域２７にコンタクトするカソード電極２８は、ダミー
ホトダイオード３５の上部を縦断し、延在して内部の回
路素子３８に接続される。分離領域２３ａ、２３ｂ表面
にコンタクトするアノード電極２９ａ、２９ｂ、および
カソードコンタクト領域２７ａにコンタクトするカソー
ド電極２８ａは、カソード電極２８が延在する部分だけ
途切れて、ホトダイオード２６の周囲を囲むように配置
されている。カソード電極２８ａは延在するほぼ全長に
わたってカソードコンタクト領域２７ａ表面にオーミッ
クコンタクトすると共に、層間絶縁膜に形成したスルー
ホールを介して遮光膜３６と層間接続している。
【００１９】図６は本発明の第３の実施の形態を示す平
面図である。半導体チップ３７の中央部分に２個のホト
ダイオード２６を形成し、ホトダイオード２６の周囲を
梯子上のダミーホトダイオード３５で囲んだものであ
る。ホトダイオード２６とホトダイオード２６との間の
ダミーホトダイオード３５の表面にカソード電極２８ａ
を形成することにより、ホトダイオード２６間の分離を
完全にすることができる。
面図である。半導体チップ３７の中央部分に２個のホト
ダイオード２６を形成し、ホトダイオード２６の周囲を
梯子上のダミーホトダイオード３５で囲んだものであ
る。ホトダイオード２６とホトダイオード２６との間の
ダミーホトダイオード３５の表面にカソード電極２８ａ
を形成することにより、ホトダイオード２６間の分離を
完全にすることができる。
【００２０】以上に説明した本発明の半導体装置によれ
ば、ホトダイオード２６に隣接してダミーのホトダイオ
ード３５を形成し、遮光膜３６の裏面側から多重反射に
よって内部に侵入した光を吸収するようにしたので、回
路素子３８の領域に光が到達することによって生じる誤
動作、寄生効果を防止できる。また、カソードコンタク
ト領域２８ａを層間接続させることにより、多重反射光
が入り込む隙間を塞ぐことができるので、更に効果的に
光の侵入を防止できるし、光の減衰を待たずに済むの
で、ダミーホトダイオード３５の面積を縮小しチップサ
イズを低減できる。
ば、ホトダイオード２６に隣接してダミーのホトダイオ
ード３５を形成し、遮光膜３６の裏面側から多重反射に
よって内部に侵入した光を吸収するようにしたので、回
路素子３８の領域に光が到達することによって生じる誤
動作、寄生効果を防止できる。また、カソードコンタク
ト領域２８ａを層間接続させることにより、多重反射光
が入り込む隙間を塞ぐことができるので、更に効果的に
光の侵入を防止できるし、光の減衰を待たずに済むの
で、ダミーホトダイオード３５の面積を縮小しチップサ
イズを低減できる。
【００２１】
【発明の効果】以上に説明した通り、本発明によればダ
ミーホトダイオード３５で多重反射による光を吸収する
ので、内部の回路素子３８の誤動作を防止できる利点を
有する。さらに、カソードコンタクト領域２８ａを層間
接続させることにより、多重反射光が入り込む隙間を塞
ぐことができるので、内部への侵入を更に効果的に防止
できる利点を有する。
ミーホトダイオード３５で多重反射による光を吸収する
ので、内部の回路素子３８の誤動作を防止できる利点を
有する。さらに、カソードコンタクト領域２８ａを層間
接続させることにより、多重反射光が入り込む隙間を塞
ぐことができるので、内部への侵入を更に効果的に防止
できる利点を有する。
【図１】本発明を説明するための断面図である。
【図２】本発明を説明するための平面図である。
【図３】本発明を説明するための拡大断面図である。
【図４】本発明の第２の実施の形態を説明するための平
面図である。
面図である。
【図５】図４の部分拡大平面図である。
【図６】本発明の第３の実施の形態を説明するための平
面図である。
面図である。
【図７】従来例を説明するための平面図である。
【図８】従来例を説明するための断面図である。
【図９】従来例を説明するための拡大断面図である。
Claims (5)
- 【請求項１】 半導体チップの一部に形成したホトダイ
オードと、 前記半導体チップの他の部分に形成した回路素子と、 前記ホトダイオードに隣接して、前記回路素子との間に
形成したダミーのホトダイオードと、前記ホトダイオードと前記ダミーのホトダイオードとを
形成する領域とを分離する高濃度拡散分離領域と、 前記分離領域上に形成される前記ホトダイオードおよび
前記ダミーのホトダイオードの共通のアノード電極と、 前記回路素子、前記ダミーのホトダイオードおよび前記
アノード電極の上部を被覆し、前記ホトダイオード部の
光入射部分を開口する遮光膜とを具備し、前記アノード電極は前記高濃度拡散分離領域表面をほぼ
覆うように形成され、且つ 前記遮光膜の裏面側とシリコ
ン表面とで反射されて侵入する光を前記ダミーのホトダ
イオードで吸収する様に構成したことを特徴とするホト
ダイオード内蔵集積回路。 - 【請求項２】 前記ダミーのホトダイオードおよび前記
アノード電極が前記ホトダイオード部の周囲を囲むこと
を特徴とする請求項１記載のホトダイオード内蔵集積回
路。 - 【請求項３】 半導体チップの一部に形成したホトダイ
オードと、 前記半導体チップの他の部分に形成した回路素子と、 前記ホトダイオードに隣接して、前記回路素子との間に
形成したダミーのホトダイオードと、前記ホトダイオードと前記ダミーのホトダイオードとを
形成する領域とを分離する高濃度拡散分離領域と、 前記分離領域上に形成される前記ホトダイオードおよび
前記ダミーのホトダイオードの共通のアノード電極と、 前記回路素子、前記ダミーのホトダイオードおよび前記
アノード電極の上部を被覆し、前記ホトダイオード部の
光入射部分を開口する遮光膜と、 前記ダミーのホトダイオードの上部に位置し、前記遮光
膜にスルーホールを介して層間接続しながら、前記ホト
ダイオード部に沿う様に延在するカソード電極とを具備
し、前記遮光膜および前記カソード電極は前記スルーホール
を介して形成される層間配線を介して連結し、且つ前記
遮光膜の裏面側とシリコン表面とで反射されて侵入する
光は前記遮光膜、前記層間配線および前記カソード電極
により前記回路素子へ侵入するのをほぼ遮断され、前記
ダミーのホトダイオードに吸収されることを 特徴とする
ホトダイオード内蔵集積回路。 - 【請求項４】 前記アノード電極は前記高濃度拡散分離
領域表面をほぼ覆うように形成されることを特徴とする
請求項３記載のホトダイオード内蔵集積回路。 - 【請求項５】 前記カソード電極および前記アノード電
極が前記ホトダイオード部の周囲を囲むことを特徴とす
る請求項３記載のホトダイオード内蔵集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10782196A JP3342291B2 (ja) | 1996-04-26 | 1996-04-26 | ホトダイオード内蔵集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10782196A JP3342291B2 (ja) | 1996-04-26 | 1996-04-26 | ホトダイオード内蔵集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293847A JPH09293847A (ja) | 1997-11-11 |
| JP3342291B2 true JP3342291B2 (ja) | 2002-11-05 |
Family
ID=14468901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10782196A Expired - Fee Related JP3342291B2 (ja) | 1996-04-26 | 1996-04-26 | ホトダイオード内蔵集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3342291B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100748343B1 (ko) * | 2001-11-06 | 2007-08-09 | 매그나칩 반도체 유한회사 | 이미지 센서의 테스트 패턴, 그 제조방법 및 테스트 방법 |
| WO2006011274A1 (ja) * | 2004-07-30 | 2006-02-02 | Matsushita Electric Industrial Co., Ltd. | 光検出器 |
| JP4597095B2 (ja) * | 2006-06-08 | 2010-12-15 | パナソニック株式会社 | 半導体光集積回路 |
| JP4302751B2 (ja) | 2007-03-29 | 2009-07-29 | Ｏｋｉセミコンダクタ株式会社 | 半導体光センサ |
| JP2014003116A (ja) * | 2012-06-18 | 2014-01-09 | Nikon Corp | 撮像素子 |
-
1996
- 1996-04-26 JP JP10782196A patent/JP3342291B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09293847A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101934864B1 (ko) | 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법 | |
| KR20000058148A (ko) | 고체 촬상 장치 | |
| US7030919B2 (en) | Solid state image pick-up device | |
| JP2013182941A (ja) | 固体撮像装置およびその製造方法 | |
| US7821092B2 (en) | Semiconductor device | |
| JP3342291B2 (ja) | ホトダイオード内蔵集積回路 | |
| JP2925943B2 (ja) | ホトダイオード内蔵半導体装置 | |
| EP0590598A1 (en) | Semiconductor photodiode comprising a light shielding layer | |
| JP3546955B2 (ja) | 半導体装置 | |
| JPH09321271A (ja) | ホトダイオード内蔵集積回路 | |
| JP2852222B2 (ja) | 光半導体集積回路装置 | |
| JP3629360B2 (ja) | 回路内蔵受光素子の製造方法 | |
| JP3748946B2 (ja) | ホトダイオード内蔵半導体装置 | |
| CN112530983A (zh) | 影像传感器 | |
| US9947706B2 (en) | Semiconductor device having a light receiving element | |
| JP2000200892A (ja) | ホトダイオード内蔵半導体装置 | |
| JPH0369173A (ja) | ホトカプラ | |
| JP2560846B2 (ja) | 光半導体装置 | |
| JP3172253B2 (ja) | 光半導体装置 | |
| JPH1065134A (ja) | 光半導体集積回路 | |
| JP3384690B2 (ja) | 光半導体集積回路 | |
| JP3487069B2 (ja) | 半導体受光素子 | |
| WO1997023909A1 (fr) | Circuit integre incorporant une photodiode | |
| JPH1050966A (ja) | 光半導体集積回路 | |
| JP3724923B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |