JP3487069B2 - 半導体受光素子 - Google Patents
半導体受光素子Info
- Publication number
- JP3487069B2 JP3487069B2 JP08746396A JP8746396A JP3487069B2 JP 3487069 B2 JP3487069 B2 JP 3487069B2 JP 08746396 A JP08746396 A JP 08746396A JP 8746396 A JP8746396 A JP 8746396A JP 3487069 B2 JP3487069 B2 JP 3487069B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- region
- well
- layer
- shielding layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は、半導体受光素子に
関し、特に受光部領域以外の領域を覆う遮光層が分断さ
れた場合にも、入射光による回路素子への悪影響を的確
に防止できるようにする技術に関する。
関し、特に受光部領域以外の領域を覆う遮光層が分断さ
れた場合にも、入射光による回路素子への悪影響を的確
に防止できるようにする技術に関する。
【０００２】
【従来の技術】図８は、半導体受光素子の代表例として
の固体撮像素子の概略の構成を示す。同図の固体撮像素
子は、光電変換画素が２次元平面状に配置されて構成さ
れる受光部１と、該受光部１の周辺に設けられた受光部
以外の回路とから構成される。受光部以外の回路は、例
えば垂直走査回路３、水平走査回路５およびリセット回
路７などから構成される。
の固体撮像素子の概略の構成を示す。同図の固体撮像素
子は、光電変換画素が２次元平面状に配置されて構成さ
れる受光部１と、該受光部１の周辺に設けられた受光部
以外の回路とから構成される。受光部以外の回路は、例
えば垂直走査回路３、水平走査回路５およびリセット回
路７などから構成される。
【０００３】垂直走査回路３は水平方向の画素列、即ち
各行の画素を順次選択し必要な電圧レベルの駆動パルス
を各画素に供給するためのものである。水平走査回路５
は垂直走査回路３で選択された各行の画素の信号を順次
素子外部に出力するための回路である。リセット回路７
は、受光部１の垂直方向の信号ライン、即ち列ライン、
を各行の画素の読出しごとにリセットして初期状態に戻
すための回路である。このような固体撮像素子の構成お
よび動作についてはよく知られており、ここではこれ以
上の説明はしない。
各行の画素を順次選択し必要な電圧レベルの駆動パルス
を各画素に供給するためのものである。水平走査回路５
は垂直走査回路３で選択された各行の画素の信号を順次
素子外部に出力するための回路である。リセット回路７
は、受光部１の垂直方向の信号ライン、即ち列ライン、
を各行の画素の読出しごとにリセットして初期状態に戻
すための回路である。このような固体撮像素子の構成お
よび動作についてはよく知られており、ここではこれ以
上の説明はしない。
【０００４】図８に示される固体撮像装置においては、
受光部１以外の領域の各周辺回路は入射光による誤動作
を防止するために、また受光部１の外周部分の画素は黒
レベルの基準とするために、例えばアルミニウム等の金
属で形成された遮光層９によって遮光されている。図８
においては、このような遮光層９は点線で描かれた領域
として示されている。
受光部１以外の領域の各周辺回路は入射光による誤動作
を防止するために、また受光部１の外周部分の画素は黒
レベルの基準とするために、例えばアルミニウム等の金
属で形成された遮光層９によって遮光されている。図８
においては、このような遮光層９は点線で描かれた領域
として示されている。
【０００５】垂直走査回路３および水平走査回路５など
は消費電力を押えるために通常ＣＭＯＳ回路を使用して
構成される。回路規模の大小によっても構成は変わる
が、半導体基板上に形成された走査回路の一例として、
垂直走査回路３の概略的な平面図を図９に示す。また、
図９のＡ−Ａ線に沿った断面図を図１０（ａ）に示す。
は消費電力を押えるために通常ＣＭＯＳ回路を使用して
構成される。回路規模の大小によっても構成は変わる
が、半導体基板上に形成された走査回路の一例として、
垂直走査回路３の概略的な平面図を図９に示す。また、
図９のＡ−Ａ線に沿った断面図を図１０（ａ）に示す。
【０００６】これらの図に示される構造においては、例
えばＰ型の半導体基板１１に、Ｎ＋型埋込み層１３を形
成し、このＮ＋型埋込み層１３内部にＮ型ウェル１５と
Ｐ型ウェル１７および１９をそれぞれ形成する。そし
て、これらの各ウェル１５，１７，１９および半導体基
板１１の上部に絶縁層２１を介して第１層目のアルミニ
ウム層でクロックライン２３ａ，２３ｂを、かつ同じ１
層目のアルミニウム層で電源ライン２５ａ，２５ｂを形
成する。また、第２層目のアルミニウム層で遮光層２９
や比較的線幅の広い電源ラインなど（図示せず）を形成
する。なお、絶縁層２１は図では１層で形成されたよう
に描かれているが、実際には、例えば、基板１１および
各ウェル１５，１７，１９上に形成された第１層の層間
絶縁膜、該第１層の層間絶縁膜上に形成された第１層ア
ルミの上に形成された第２層の層間絶縁膜、および該第
２層の層間絶縁膜上に形成された第２層アルミの上に形
成されたパッシベーション層から構成される。
えばＰ型の半導体基板１１に、Ｎ＋型埋込み層１３を形
成し、このＮ＋型埋込み層１３内部にＮ型ウェル１５と
Ｐ型ウェル１７および１９をそれぞれ形成する。そし
て、これらの各ウェル１５，１７，１９および半導体基
板１１の上部に絶縁層２１を介して第１層目のアルミニ
ウム層でクロックライン２３ａ，２３ｂを、かつ同じ１
層目のアルミニウム層で電源ライン２５ａ，２５ｂを形
成する。また、第２層目のアルミニウム層で遮光層２９
や比較的線幅の広い電源ラインなど（図示せず）を形成
する。なお、絶縁層２１は図では１層で形成されたよう
に描かれているが、実際には、例えば、基板１１および
各ウェル１５，１７，１９上に形成された第１層の層間
絶縁膜、該第１層の層間絶縁膜上に形成された第１層ア
ルミの上に形成された第２層の層間絶縁膜、および該第
２層の層間絶縁膜上に形成された第２層アルミの上に形
成されたパッシベーション層から構成される。
【０００７】従来の固体撮像装置では、垂直走査回路は
１つのＮウェル１５内に形成されており、このＮウェル
１５とその周辺の半導体基板１１の部分が遮光層２９に
よって覆われていた。これによって、各ウェルを構成す
る半導体領域および基板の間で形成されるＰＮ接合の部
分が遮光層２９によって覆われ、外部からの強い入射光
によって回路の動作に悪影響を与えることがなくなる。
なお、２７は各水平方向に配列された画素行に対し駆動
パルスを供給するための各行ごとに設けられた駆動ライ
ンを示している。
１つのＮウェル１５内に形成されており、このＮウェル
１５とその周辺の半導体基板１１の部分が遮光層２９に
よって覆われていた。これによって、各ウェルを構成す
る半導体領域および基板の間で形成されるＰＮ接合の部
分が遮光層２９によって覆われ、外部からの強い入射光
によって回路の動作に悪影響を与えることがなくなる。
なお、２７は各水平方向に配列された画素行に対し駆動
パルスを供給するための各行ごとに設けられた駆動ライ
ンを示している。
【０００８】
【発明が解決しようとする課題】上述の固体撮像装置に
おいては、２層目のアルミニウム層で遮光層２９を構成
している。これは、２層目のアルミニウム層は通常１層
目のアルミニウム層に比べて高さが変動し起伏が激しい
ために線幅制御性が劣る。このため、２層目のアルミニ
ウム層は加工精度が要求される信号ラインやクロックラ
インには通常使用されない。
おいては、２層目のアルミニウム層で遮光層２９を構成
している。これは、２層目のアルミニウム層は通常１層
目のアルミニウム層に比べて高さが変動し起伏が激しい
ために線幅制御性が劣る。このため、２層目のアルミニ
ウム層は加工精度が要求される信号ラインやクロックラ
インには通常使用されない。
【０００９】しかしながら、走査回路などの回路構成が
複雑になった場合、２層目のアルミニウム層を信号ライ
ンやクロックラインに使用する必要性が生ずることがあ
る。図１０の（ｂ）は、このような２層目のアルミニウ
ム層で形成される遮光層２９の一部を使用してなんらか
の信号ライン３１を形成した場合の様子を示す。このよ
うな場合には、遮光層２９が部分的に分断されてその隙
間から矢印で示すように半導体基板１１とＮウェル１
５、Ｎウェル１５とＰウェル１７，１９などで構成され
るＰＮ接合に光が照射されることとなる。このような状
況においては、特に強い光が入射した場合には、これら
ＰＮ接合で不要な電荷が光生成され、駆動走査回路の誤
動作やラッチアップ現象を招く可能性があり、固体撮像
装置の信頼性ある動作が保証できなくなる。
複雑になった場合、２層目のアルミニウム層を信号ライ
ンやクロックラインに使用する必要性が生ずることがあ
る。図１０の（ｂ）は、このような２層目のアルミニウ
ム層で形成される遮光層２９の一部を使用してなんらか
の信号ライン３１を形成した場合の様子を示す。このよ
うな場合には、遮光層２９が部分的に分断されてその隙
間から矢印で示すように半導体基板１１とＮウェル１
５、Ｎウェル１５とＰウェル１７，１９などで構成され
るＰＮ接合に光が照射されることとなる。このような状
況においては、特に強い光が入射した場合には、これら
ＰＮ接合で不要な電荷が光生成され、駆動走査回路の誤
動作やラッチアップ現象を招く可能性があり、固体撮像
装置の信頼性ある動作が保証できなくなる。
【００１０】従って、本発明の目的は、前述の従来例の
構造における問題点に鑑み、受光部領域と受光部領域以
外の領域とを有する半導体受光素子において、前記受光
部領域以外の領域を覆う遮光層が複数領域に分割された
場合にも入射光による回路動作への悪影響を的確に防止
できるようにすることにある。
構造における問題点に鑑み、受光部領域と受光部領域以
外の領域とを有する半導体受光素子において、前記受光
部領域以外の領域を覆う遮光層が複数領域に分割された
場合にも入射光による回路動作への悪影響を的確に防止
できるようにすることにある。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の態樣では、入射した光を対応する電
気信号に変換するための受光部領域と、間隙を空けて設
けられる複数のウェル領域を有し該ウェル領域に回路が
形成される回路領域と、を有する半導体受光素子であっ
て、前記回路領域上に形成された遮光層を具備し、該遮
光層は複数領域に分割され、各領域が少なくとも半導体
基板に設けられたウェル領域を覆っており、且つ、前記
遮光膜の間隙は、前記ウェル領域の間隙上に位置するよ
う構成する。この場合、前記遮光層は例えば第２層目の
アルミニウム層によって構成される。
め、本発明の第１の態樣では、入射した光を対応する電
気信号に変換するための受光部領域と、間隙を空けて設
けられる複数のウェル領域を有し該ウェル領域に回路が
形成される回路領域と、を有する半導体受光素子であっ
て、前記回路領域上に形成された遮光層を具備し、該遮
光層は複数領域に分割され、各領域が少なくとも半導体
基板に設けられたウェル領域を覆っており、且つ、前記
遮光膜の間隙は、前記ウェル領域の間隙上に位置するよ
う構成する。この場合、前記遮光層は例えば第２層目の
アルミニウム層によって構成される。
【００１２】このような構成においては、例えば第２層
目のアルミニウム層によって構成される遮光層が、該遮
光層の一部を信号ラインやクロックラインに使用したこ
とにより複数領域に分割された場合にも、各領域が少な
くとも半導体基板に設けられたウェル領域を覆っている
から、遮光されないＰＮ接合がなくなる。従って、遮光
層が分割された場合にも、外部からの入射光によって回
路が誤動作しあるいはラッチアップ現象を生じることは
なくなる。即ち、遮光層の一部を信号ラインやクロック
ラインに使用することによって該遮光層が分断されて遮
光されないＰＮ接合領域が生じる場合には、ウェルも分
割し、分割されたウェルが遮光層によって覆われるよう
に構成し、遮光されないＰＮ接合領域をなくすることに
より、入射光による悪影響が除去される。
目のアルミニウム層によって構成される遮光層が、該遮
光層の一部を信号ラインやクロックラインに使用したこ
とにより複数領域に分割された場合にも、各領域が少な
くとも半導体基板に設けられたウェル領域を覆っている
から、遮光されないＰＮ接合がなくなる。従って、遮光
層が分割された場合にも、外部からの入射光によって回
路が誤動作しあるいはラッチアップ現象を生じることは
なくなる。即ち、遮光層の一部を信号ラインやクロック
ラインに使用することによって該遮光層が分断されて遮
光されないＰＮ接合領域が生じる場合には、ウェルも分
割し、分割されたウェルが遮光層によって覆われるよう
に構成し、遮光されないＰＮ接合領域をなくすることに
より、入射光による悪影響が除去される。
【００１３】また、本発明の第２の態様では、前記遮光
層を複数の遮光層から構成し、それぞれの遮光層は少な
くとも他の一つの遮光層と部分的に重なり合い、複数の
遮光層によってウェル領域を覆うよう構成することもで
きる。この場合、該複数の遮光層は例えば第１層および
第２層のアルミニウム層から構成される。
層を複数の遮光層から構成し、それぞれの遮光層は少な
くとも他の一つの遮光層と部分的に重なり合い、複数の
遮光層によってウェル領域を覆うよう構成することもで
きる。この場合、該複数の遮光層は例えば第１層および
第２層のアルミニウム層から構成される。
【００１４】即ち、前記遮光層の一部を信号ラインやク
ロックラインとして使用したことにより遮光層が分断さ
れ遮光されないＰＮ接合領域が生じる場合に、複数の部
分的に重なり合う遮光層を使用してウェル領域を遮光
し、遮光されないＰＮ接合領域が生じないようにする。
例えば、第２層目のアルミニウム層の一部が信号ライン
やクロックラインとして使用されたことにより、第２層
目のアルミニウム層が分断される場合には、第１層目の
アルミニウム層を部分的に遮光層として使用する。そし
て、この場合２層目のアルミニウム層と１層目のアルミ
ニウム層のつなぎ部分を部分的にオーバラップさせて外
部からの入射光が的確に遮光されるよう構成する。これ
によって、遮光層が分断される場合にも外部からの入射
光の影響を的確に防止し半導体受光素子の信頼性を高め
ることができる。
ロックラインとして使用したことにより遮光層が分断さ
れ遮光されないＰＮ接合領域が生じる場合に、複数の部
分的に重なり合う遮光層を使用してウェル領域を遮光
し、遮光されないＰＮ接合領域が生じないようにする。
例えば、第２層目のアルミニウム層の一部が信号ライン
やクロックラインとして使用されたことにより、第２層
目のアルミニウム層が分断される場合には、第１層目の
アルミニウム層を部分的に遮光層として使用する。そし
て、この場合２層目のアルミニウム層と１層目のアルミ
ニウム層のつなぎ部分を部分的にオーバラップさせて外
部からの入射光が的確に遮光されるよう構成する。これ
によって、遮光層が分断される場合にも外部からの入射
光の影響を的確に防止し半導体受光素子の信頼性を高め
ることができる。
【００１５】さらに、上記各構成において、半導体基板
ならびに各ウェルの外周部の電位をそれぞれ複数箇所
で、例えばアルミニウム配線などを使用して、所定の電
位に固定すると好都合である。これによって、ウェル外
周部と半導体基板の電位を確実に所定の電位に固定する
ことができ、特に強い光が照射された場合、遮光されな
い領域から入射した遮光により生成される電荷を確実に
吸収することができ、入射光に対する半導体受光素子の
信頼性をさらに高めることができる。
ならびに各ウェルの外周部の電位をそれぞれ複数箇所
で、例えばアルミニウム配線などを使用して、所定の電
位に固定すると好都合である。これによって、ウェル外
周部と半導体基板の電位を確実に所定の電位に固定する
ことができ、特に強い光が照射された場合、遮光されな
い領域から入射した遮光により生成される電荷を確実に
吸収することができ、入射光に対する半導体受光素子の
信頼性をさらに高めることができる。
【００１６】 本発明の第３の態様では、入射した光を
対応する電気信号に変換するための受光部領域と、ウェ
ル領域を有し該ウェル領域に回路が形成される回路領域
と、を有する半導体受光素子であって、前記回路領域上
に形成された遮光層を具備し、該遮光層は複数領域に分
割され、各領域が少なくとも半導体基板に設けられたウ
ェル領域を覆っており、且つ、前記半導体基板並びに各
ウェルの外周部の電位をそれぞれ複数箇所で所定の電位
に固定するよう構成する。
対応する電気信号に変換するための受光部領域と、ウェ
ル領域を有し該ウェル領域に回路が形成される回路領域
と、を有する半導体受光素子であって、前記回路領域上
に形成された遮光層を具備し、該遮光層は複数領域に分
割され、各領域が少なくとも半導体基板に設けられたウ
ェル領域を覆っており、且つ、前記半導体基板並びに各
ウェルの外周部の電位をそれぞれ複数箇所で所定の電位
に固定するよう構成する。
【００１７】このような構成においては、遮光層が複数
部分に分断されることにより、半導体基板またはウェル
領域上に遮光されない部分が生じる場合には、遮光され
ない部分で半導体基板またはウェル領域の電位を所定電
位に固定することによって、遮光されないＰＮ接合領域
において光生成される電荷を前記所定電位に確実に吸収
することができる。即ち、遮光されないＰＮ接合領域に
外部からの入射光が照射されて電荷が光生成された場合
にも、該電荷は所定電位に固定された半導体基板または
ウェル領域に吸収され、光照射による電位の変動を生じ
ることはなく、回路動作に悪影響を与えることが防止さ
れる。
部分に分断されることにより、半導体基板またはウェル
領域上に遮光されない部分が生じる場合には、遮光され
ない部分で半導体基板またはウェル領域の電位を所定電
位に固定することによって、遮光されないＰＮ接合領域
において光生成される電荷を前記所定電位に確実に吸収
することができる。即ち、遮光されないＰＮ接合領域に
外部からの入射光が照射されて電荷が光生成された場合
にも、該電荷は所定電位に固定された半導体基板または
ウェル領域に吸収され、光照射による電位の変動を生じ
ることはなく、回路動作に悪影響を与えることが防止さ
れる。
【００１８】なお、前記半導体基板および／または各ウ
ェルの外周部分をそれぞれ複数箇所で低い抵抗値を有す
るアルミニウム配線などによって所定の電位に固定する
ことにより、光照射による電位の変動を確実に抑制する
ことができ、回路の信頼性を高めることができる。
ェルの外周部分をそれぞれ複数箇所で低い抵抗値を有す
るアルミニウム配線などによって所定の電位に固定する
ことにより、光照射による電位の変動を確実に抑制する
ことができ、回路の信頼性を高めることができる。
【００１９】
【発明の実施の形態】以下、図面を参照して本発明に係
わる半導体受光素子につき説明する。図１は、本発明の
１実施形態に係わる半導体受光素子の垂直走査回路部分
の概略の構成を示す平面図である。また、図２は、図１
のＡ−Ａ線に沿って見た部分的断面図である。これらに
図に示される構成においては、Ｐ型半導体基板１１上に
Ｎ＋型埋込み層１３ａ，１３ｂを互いに分離して形成す
る。また、それぞれのＮ＋型埋込み層１３ａ，１３ｂ内
にＮウェル１５ａ，１５ｂを形成し、これらのＮウェル
１５ａ，１５ｂ内にそれぞれＰウェル１７，１９を形成
する。垂直走査回路をＣＭＯＳ回路を使用して構成する
ため、これらのＮウェル１５ａ，１５ｂ内およびＰウェ
ル１７，１９内には、それぞれ、ＰチャネルＭＯＳトラ
ンジスタおよびＮチャネルＭＯＳトランジスタが形成さ
れる。
わる半導体受光素子につき説明する。図１は、本発明の
１実施形態に係わる半導体受光素子の垂直走査回路部分
の概略の構成を示す平面図である。また、図２は、図１
のＡ−Ａ線に沿って見た部分的断面図である。これらに
図に示される構成においては、Ｐ型半導体基板１１上に
Ｎ＋型埋込み層１３ａ，１３ｂを互いに分離して形成す
る。また、それぞれのＮ＋型埋込み層１３ａ，１３ｂ内
にＮウェル１５ａ，１５ｂを形成し、これらのＮウェル
１５ａ，１５ｂ内にそれぞれＰウェル１７，１９を形成
する。垂直走査回路をＣＭＯＳ回路を使用して構成する
ため、これらのＮウェル１５ａ，１５ｂ内およびＰウェ
ル１７，１９内には、それぞれ、ＰチャネルＭＯＳトラ
ンジスタおよびＮチャネルＭＯＳトランジスタが形成さ
れる。
【００２０】その後、半導体基板１１および各ウェル上
に絶縁膜２１を介して第１層目のアルミニウム層でクロ
ックライン２３ａ，２３ｂおよび電源ライン２５ａ，２
５ｂ、および駆動ライン２７などを形成する。その後、
さらに絶縁層２１を介して第２層目のアルミニウム層で
例えばクロックライン３１と遮光層２９ａ，２９ｂを形
成する。なお、絶縁層２１は図１０の説明で述べたよう
に、実際には複数の絶縁層から形成される。
に絶縁膜２１を介して第１層目のアルミニウム層でクロ
ックライン２３ａ，２３ｂおよび電源ライン２５ａ，２
５ｂ、および駆動ライン２７などを形成する。その後、
さらに絶縁層２１を介して第２層目のアルミニウム層で
例えばクロックライン３１と遮光層２９ａ，２９ｂを形
成する。なお、絶縁層２１は図１０の説明で述べたよう
に、実際には複数の絶縁層から形成される。
【００２１】図１および図２に示される構造では、Ｎ＋
埋込み層１３ａ，１３ｂとＮウェル１５ａ，１５ｂとを
互いに分離し、各Ｎウェル１５ａ，１５ｂがそれぞれ遮
光層２９ａ，２９ｂによって完全に覆われるようにす
る。即ち、Ｐ型基板１１とＮウェル１５ａ，１５ｂの界
面がすべて遮光層２９ａ，２９ｂで覆われるようにす
る。これによって、遮光層がそれらの間に介在する配線
によって分断された場合にも、基板とウェル間のＰＮ接
合は完全に遮光されることとなり、不要な光生成電荷に
よる誤動作やラッチアップ現象の影響が的確に回避でき
る。
埋込み層１３ａ，１３ｂとＮウェル１５ａ，１５ｂとを
互いに分離し、各Ｎウェル１５ａ，１５ｂがそれぞれ遮
光層２９ａ，２９ｂによって完全に覆われるようにす
る。即ち、Ｐ型基板１１とＮウェル１５ａ，１５ｂの界
面がすべて遮光層２９ａ，２９ｂで覆われるようにす
る。これによって、遮光層がそれらの間に介在する配線
によって分断された場合にも、基板とウェル間のＰＮ接
合は完全に遮光されることとなり、不要な光生成電荷に
よる誤動作やラッチアップ現象の影響が的確に回避でき
る。
【００２２】次に、図３は、本発明の第２の実施形態に
係わる半導体受光素子の垂直走査回路付近の構成を示す
概略的平面図である。同図の構成においては、前記第１
の実施形態の場合と同様に、Ｎ＋埋込み層およびＮウェ
ルがそれぞれ分割されてＮ＋埋込み層１３ａ，１３ｂお
よびＮウェル１５ａ，１５ｂとして構成されている。第
２層目のアルミ層によって遮光層３３ａ，３３ｂを形成
し、Ｎウェル１５ａ，１５ｂを遮光している。但し、図
３の構成では、第２層目のアルミ層で形成した遮光層３
３ａ，３３ｂが各Ｎウェル１５ａ，１５ｂの全体を遮光
することができない場合、あるいは全体を遮光しない場
合に、１層目のアルミ層で別の遮光層３５ａ，３５ｂを
形成している。但し、この場合には、１層目のアルミに
よる遮光層３５ａ，３５ｂと２層目のアルミ層による遮
光層３３ａ，３３ｂとを一部重複させて、両遮光層の隙
間から入射光がもれ込まないようにしている。両遮光層
を重ね合わせるオーバラップ量は斜め方向からの入射光
をも遮光できる程度にしなければならない。
係わる半導体受光素子の垂直走査回路付近の構成を示す
概略的平面図である。同図の構成においては、前記第１
の実施形態の場合と同様に、Ｎ＋埋込み層およびＮウェ
ルがそれぞれ分割されてＮ＋埋込み層１３ａ，１３ｂお
よびＮウェル１５ａ，１５ｂとして構成されている。第
２層目のアルミ層によって遮光層３３ａ，３３ｂを形成
し、Ｎウェル１５ａ，１５ｂを遮光している。但し、図
３の構成では、第２層目のアルミ層で形成した遮光層３
３ａ，３３ｂが各Ｎウェル１５ａ，１５ｂの全体を遮光
することができない場合、あるいは全体を遮光しない場
合に、１層目のアルミ層で別の遮光層３５ａ，３５ｂを
形成している。但し、この場合には、１層目のアルミに
よる遮光層３５ａ，３５ｂと２層目のアルミ層による遮
光層３３ａ，３３ｂとを一部重複させて、両遮光層の隙
間から入射光がもれ込まないようにしている。両遮光層
を重ね合わせるオーバラップ量は斜め方向からの入射光
をも遮光できる程度にしなければならない。
【００２３】即ち、図３の構成では、Ｎウェル１５ａは
第１層目のアルミ層による遮光層３５ａと第２層目のア
ルミ層による遮光層３３ａによって遮光し、Ｎウェル１
５ｂは第１層目のアルミ層で構成される遮光層３５ｂと
第２層のアルミ層で構成される遮光層３３ｂによって遮
光している。このような構成により、第２層アルミのみ
でウェル全体を遮光できない場合に、第１層アルミを部
分的に重ね合わせて配置し遮光層として併用することに
より、ウェル全体を安全に遮光することが可能になる。
これによって、第２層アルミを例えばクロックライン３
７などとして使用することができ、第１層アルミもクロ
ックまたは電源ライン３９ａ，３９ｂなどとして利用す
ることができ、的確な配線を行なうことが可能になる。
第１層目のアルミ層による遮光層３５ａと第２層目のア
ルミ層による遮光層３３ａによって遮光し、Ｎウェル１
５ｂは第１層目のアルミ層で構成される遮光層３５ｂと
第２層のアルミ層で構成される遮光層３３ｂによって遮
光している。このような構成により、第２層アルミのみ
でウェル全体を遮光できない場合に、第１層アルミを部
分的に重ね合わせて配置し遮光層として併用することに
より、ウェル全体を安全に遮光することが可能になる。
これによって、第２層アルミを例えばクロックライン３
７などとして使用することができ、第１層アルミもクロ
ックまたは電源ライン３９ａ，３９ｂなどとして利用す
ることができ、的確な配線を行なうことが可能になる。
【００２４】次に、図４は、本発明の第３の実施形態に
係わる半導体受光素子の垂直走査回路付近の概略的な構
成を示す平面図である。また、図５は、図４のＡ−Ａ線
に沿った断面図である。これらの図に示される構成で
は、半導体基板１１に形成されるＮ＋埋込み層１３，Ｎ
ウェル１５、Ｐウェル１７，１９の構成は、前記図９お
よび図１０（ａ）に示されるものと同じであり、同じ部
分には同じ参照数字が使用されている。図４の構成で
は、２層目のアルミニウム層をクロックライン４１とし
て使用したい場合、必然的に２層目のアルミニウム層で
構成される遮光層は２９ａ，２９ｂのように分断される
ことになる。このような場合、図４のＢ，Ｃ，Ｄ，Ｅで
示される領域のＰＮ接合は遮光されないこととなり、光
照射された場合には光電荷が生成され素子の誤動作など
を生じる恐れがある。
係わる半導体受光素子の垂直走査回路付近の概略的な構
成を示す平面図である。また、図５は、図４のＡ−Ａ線
に沿った断面図である。これらの図に示される構成で
は、半導体基板１１に形成されるＮ＋埋込み層１３，Ｎ
ウェル１５、Ｐウェル１７，１９の構成は、前記図９お
よび図１０（ａ）に示されるものと同じであり、同じ部
分には同じ参照数字が使用されている。図４の構成で
は、２層目のアルミニウム層をクロックライン４１とし
て使用したい場合、必然的に２層目のアルミニウム層で
構成される遮光層は２９ａ，２９ｂのように分断される
ことになる。このような場合、図４のＢ，Ｃ，Ｄ，Ｅで
示される領域のＰＮ接合は遮光されないこととなり、光
照射された場合には光電荷が生成され素子の誤動作など
を生じる恐れがある。
【００２５】しかしながら、図４の構成では、遮光され
ない領域に、参照数字４３で示される電源ラインを通
し、複数箇所に設けたコンタクト４５によってＮウェル
１５の電位を所定電位に固定している。この場合の電源
ライン４３は、図４では第２層アルミで構成されてい
る。但し、第１層アルミなどで構成することもできる。
アルミ配線で形成した電源ライン４３は、抵抗値が半導
体基板やウェルなどと比較して小さいから、ウェルや基
板各部の電位を所定電位に的確に固定できる。このよう
なウェルまたは基板の電位を固定することによって、入
射光によって生じた不要な光生成電荷を所定電位の電源
ラインに吸収することができ、ＰＮ接合の電位変動を押
さえ誤動作やラッチアップ現象が回避できる。なお、図
４の実施形態では、遮光されない領域や迷光が容易に到
達する部分にはトランジスタなどを形成するアクティブ
領域を設けないことが望ましい。
ない領域に、参照数字４３で示される電源ラインを通
し、複数箇所に設けたコンタクト４５によってＮウェル
１５の電位を所定電位に固定している。この場合の電源
ライン４３は、図４では第２層アルミで構成されてい
る。但し、第１層アルミなどで構成することもできる。
アルミ配線で形成した電源ライン４３は、抵抗値が半導
体基板やウェルなどと比較して小さいから、ウェルや基
板各部の電位を所定電位に的確に固定できる。このよう
なウェルまたは基板の電位を固定することによって、入
射光によって生じた不要な光生成電荷を所定電位の電源
ラインに吸収することができ、ＰＮ接合の電位変動を押
さえ誤動作やラッチアップ現象が回避できる。なお、図
４の実施形態では、遮光されない領域や迷光が容易に到
達する部分にはトランジスタなどを形成するアクティブ
領域を設けないことが望ましい。
【００２６】上述のウェル電位の固定は、図４に示され
る構成に限られることなく、前記第１および第２の実施
形態の構成に適用しても効果的であり、入射光による影
響をさらに低減することができる。前記各実施形態に共
通に使用できる電位固定の方法につき図６および図７を
用いて説明する。図６は、１つのＮウェル付近の概略的
な構成を示す平面図であり、図７は図６のＡ−Ａ線に沿
った断面図である。これらの図に示される構成では、Ｐ
型半導体基板４７にＮ＋型埋込み層４９が形成されてお
り、該Ｎ＋埋込み層４９の上にＮウェル５１が形成され
ている。また、Ｎウェル５１内にはＰウェル５３が形成
されている。
る構成に限られることなく、前記第１および第２の実施
形態の構成に適用しても効果的であり、入射光による影
響をさらに低減することができる。前記各実施形態に共
通に使用できる電位固定の方法につき図６および図７を
用いて説明する。図６は、１つのＮウェル付近の概略的
な構成を示す平面図であり、図７は図６のＡ−Ａ線に沿
った断面図である。これらの図に示される構成では、Ｐ
型半導体基板４７にＮ＋型埋込み層４９が形成されてお
り、該Ｎ＋埋込み層４９の上にＮウェル５１が形成され
ている。また、Ｎウェル５１内にはＰウェル５３が形成
されている。
【００２７】図６および図７に示される構成では、Ｐウ
ェル５３の周辺部、即ちＮウェル５１との境界に近い部
分、に沿ってアルミ配線５７ａを形成する。また、この
アルミ配線５７ａに沿ってＰウェル５３内にＰ＋型拡散
領域５７ｂを形成しコンタクトホールを介してアルミ配
線５７ａと複数箇所で接続する。また、Ｎウェル５１の
周辺部即ちＰウェル５３との境界部分および外周部にア
ルミ配線５５ａを設け、Ｎウェル５１側に形成したＮ＋
型拡散領域５５ｂと複数箇所でコンタクトホールを介し
て接続する。また、Ｎウェル５１の外側の分離領域とな
るＰウェル５４の電位は、Ｎウェル５１を囲む部分にア
ルミ配線５９ａを設け、Ｐウェル５４側に形成したＰ＋
型拡散領域５９ｂとコンタクトホールを介して複数箇所
で接続する。なお、各拡散領域５５ｂ，５７ｂ，５９ｂ
は連続的に形成してもよく、あるいは対応するアルミ配
線に沿って点在させてもよい。
ェル５３の周辺部、即ちＮウェル５１との境界に近い部
分、に沿ってアルミ配線５７ａを形成する。また、この
アルミ配線５７ａに沿ってＰウェル５３内にＰ＋型拡散
領域５７ｂを形成しコンタクトホールを介してアルミ配
線５７ａと複数箇所で接続する。また、Ｎウェル５１の
周辺部即ちＰウェル５３との境界部分および外周部にア
ルミ配線５５ａを設け、Ｎウェル５１側に形成したＮ＋
型拡散領域５５ｂと複数箇所でコンタクトホールを介し
て接続する。また、Ｎウェル５１の外側の分離領域とな
るＰウェル５４の電位は、Ｎウェル５１を囲む部分にア
ルミ配線５９ａを設け、Ｐウェル５４側に形成したＰ＋
型拡散領域５９ｂとコンタクトホールを介して複数箇所
で接続する。なお、各拡散領域５５ｂ，５７ｂ，５９ｂ
は連続的に形成してもよく、あるいは対応するアルミ配
線に沿って点在させてもよい。
【００２８】このような構成によって、各アルミ配線５
５ａ，５７ａ，５９ａをそれぞれ所定の電位に固定する
ことにより、たとえ遮光層のない領域からの迷光による
光生成電荷があったとしても、ウェル電位の変動が抑制
されるから、ラッチアップ現象などの不都合は生じな
い。なお、Ｐウェル５４の電位はＰ＋拡散領域５９ｂで
基板電位に固定すればよい。
５ａ，５７ａ，５９ａをそれぞれ所定の電位に固定する
ことにより、たとえ遮光層のない領域からの迷光による
光生成電荷があったとしても、ウェル電位の変動が抑制
されるから、ラッチアップ現象などの不都合は生じな
い。なお、Ｐウェル５４の電位はＰ＋拡散領域５９ｂで
基板電位に固定すればよい。
【００２９】
【発明の効果】以上のように、本発明によれば、回路構
成が複雑になりかつ回路規模か大きくなって、遮光用の
アルミニウム層が分断された場合でも、基板とウェル
間、その他で形成されるＰＮ接合部分は完全に遮光する
ことができ、光照射によって無用の光生成電荷が生じて
回路の誤動作やラッチアップ現象が生じることが的確に
防止される。従って、半導体受光素子にたとえ強い光が
照射された場合でも、安定な動作が行なわれ、高い信頼
性を維持することが可能になる。
成が複雑になりかつ回路規模か大きくなって、遮光用の
アルミニウム層が分断された場合でも、基板とウェル
間、その他で形成されるＰＮ接合部分は完全に遮光する
ことができ、光照射によって無用の光生成電荷が生じて
回路の誤動作やラッチアップ現象が生じることが的確に
防止される。従って、半導体受光素子にたとえ強い光が
照射された場合でも、安定な動作が行なわれ、高い信頼
性を維持することが可能になる。
【００３０】さらに、本発明によれば回路構成が複雑に
なりかつ回路規模が大きくなって遮光層が分断された結
果、完全には遮光できない領域が生じても、ウェル電位
の固定によって光生成電荷によるウェル電位の変動を押
えることができる。従って、強い入射光によって光生成
電荷が生じても回路の誤動作やラッチアップ現象を防止
することができる。
なりかつ回路規模が大きくなって遮光層が分断された結
果、完全には遮光できない領域が生じても、ウェル電位
の固定によって光生成電荷によるウェル電位の変動を押
えることができる。従って、強い入射光によって光生成
電荷が生じても回路の誤動作やラッチアップ現象を防止
することができる。
【図１】本発明の第１の実施形態に係わる半導体受光素
子の半導体基板構造ならびに配線構成を示す概略的平面
図である。
子の半導体基板構造ならびに配線構成を示す概略的平面
図である。
【図２】図１のＡ−Ａ線に沿った断面図である。
【図３】本発明の第２の実施形態に係わる半導体受光素
子の半導体基板構造ならびに配線構成を示す概略的平面
図である。
子の半導体基板構造ならびに配線構成を示す概略的平面
図である。
【図４】本発明の第３の実施形態に係わる半導体受光素
子の半導体基板構造ならびに配線構成を示す概略的平面
図である。
子の半導体基板構造ならびに配線構成を示す概略的平面
図である。
【図５】図４のＡ−Ａ線に沿った断面図である。
【図６】ウェル電位の固定方法を説明するための概略的
平面図である。
平面図である。
【図７】図６のＡ−Ａ線に沿った断面図である。
【図８】一般的な固体撮像装置の概略的な構成を示す説
明的ブロック図である。
明的ブロック図である。
【図９】従来の半導体受光素子の半導体基板構造ならび
に配線構成を説明するための概略的平面図である。
に配線構成を説明するための概略的平面図である。
【図１０】図９のＡ−Ａ線に沿った断面図であり、
（ａ）は遮光層が分断されない場合の構成を示し、
（ｂ）は遮光層が分断される場合の構成を示す。
（ａ）は遮光層が分断されない場合の構成を示し、
（ｂ）は遮光層が分断される場合の構成を示す。
１１ 半導体基板
１３，１３ａ，１３ｂ Ｎ＋埋込み層
１５，１５ａ，１５ｂ Ｎウェル
１７，１９ Ｐウェル
２１ 絶縁層
２３ａ，２３ｂ クロックライン
２５ａ，２５ｂ 電源ライン
２７ 駆動ライン
２９，２９ａ，２９ｂ 遮光層
３１，４１ クロックライン
３３ａ，３３ｂ 第２層アルミによる遮光層
３５ａ，３５ｂ 第１層アルミによる遮光層
３７ クロックライン
３９ａ，３９ｂ 電源ライン
４３ 電位固定用電源ライン
４５ コンタクト
Claims (6)
- 【請求項１】 入射した光を対応する電気信号に変換す
るための受光部領域と、間隙を空けて設けられる複数の
ウェル領域を有し該ウェル領域に回路が形成される回路
領域と、を有する半導体受光素子であって、前記回路領域上 に形成された遮光層を具備し、該遮光層
は複数領域に分割され、各領域が少なくとも半導体基板
に設けられたウェル領域を覆っており、且つ、前記遮光
膜の間隙は、前記ウェル領域の間隙上に位置することを
特徴とする半導体受光素子。 - 【請求項２】 前記遮光層は第２層目のアルミニウム層
からなることを特徴とする請求項１に記載の半導体受光
素子。 - 【請求項３】 前記遮光層は複数の遮光層から構成さ
れ、それぞれの遮光層は少なくとも他の一つの遮光層と
部分的に重なり合い、複数の遮光層によってウェル領域
を覆っていることを特徴とする請求項１に記載の半導体
受光素子。 - 【請求項４】 前記複数の遮光層は第１層および第２層
のアルミニウム層から構成されることを特徴とする請求
項３に記載の半導体受光素子。 - 【請求項５】 入射した光を対応する電気信号に変換す
るための受光部領域と、ウェル領域を有し該ウェル領域
に回路が形成される回路領域と、を有する半導体受光素
子であって、 前記回路領域上に形成された遮光層を具備し、該遮光層
は複数領域に分割され、各領域が少なくとも半導体基板
に設けられたウェル領域を覆っており、且つ、 前記半導体基板並びに各ウェルの外周部の電位をそれぞ
れ複数箇所で所定の電位に固定したことを特徴とする 半
導体受光素子。 - 【請求項６】 入射した光を対応する電気信号に変換す
るための受光部領域と、ウェル領域を有し該ウェル領域
に回路が形成される回路領域と、を有する半導体受光素
子であって、 前記回路領域上に形成された遮光層を具備し、該遮光層
は複数部分に分割され、この分割により半導体基板また
は該半導体基板に形成されたウェル領域上に遮光されな
い部分を有し、 前記半導体基板並びに前記ウェルの外周部の電位をそれ
ぞれ複数箇所で所定の電位に固定したことを特徴とする
半導体受光素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08746396A JP3487069B2 (ja) | 1996-03-15 | 1996-03-15 | 半導体受光素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08746396A JP3487069B2 (ja) | 1996-03-15 | 1996-03-15 | 半導体受光素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09252101A JPH09252101A (ja) | 1997-09-22 |
| JP3487069B2 true JP3487069B2 (ja) | 2004-01-13 |
Family
ID=13915588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08746396A Expired - Lifetime JP3487069B2 (ja) | 1996-03-15 | 1996-03-15 | 半導体受光素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3487069B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008198694A (ja) * | 2007-02-09 | 2008-08-28 | Tdk Corp | 受光装置 |
-
1996
- 1996-03-15 JP JP08746396A patent/JP3487069B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09252101A (ja) | 1997-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2226844B1 (en) | Solid-state imaging device, method for fabricating a solid-state imaging device, and electronic apparatus | |
| US9806120B2 (en) | Solid-state image pickup apparatus and electronic apparatus | |
| RU2456706C1 (ru) | Устройство фотоэлектрического преобразования и система формирования изображений использующая его | |
| US7030918B1 (en) | Solid-state image pickup device | |
| US7800191B2 (en) | Solid-state imaging device and method for driving the same | |
| CN101248530B (zh) | 成像器中将寄生电荷屏蔽在校正像素之外的方法和设备 | |
| CN106463457A (zh) | 具有浮动扩散部互连部电容器的图像传感器 | |
| KR20000058148A (ko) | 고체 촬상 장치 | |
| JP2004104203A (ja) | 固体撮像装置 | |
| US20140340541A1 (en) | Solid-state imaging apparatus and camera | |
| KR102435880B1 (ko) | 평판 검출기 및 그 제조 방법 | |
| JP2002100798A (ja) | 光電変換装置 | |
| JP2007080918A (ja) | 固体撮像素子 | |
| JP3487069B2 (ja) | 半導体受光素子 | |
| JPH05175471A (ja) | 固体撮像装置 | |
| JPH03240379A (ja) | 固体撮像素子 | |
| JP3342291B2 (ja) | ホトダイオード内蔵集積回路 | |
| JPS5972164A (ja) | 固体撮像装置 | |
| JPH0130306B2 (ja) | ||
| JPS5923435Y2 (ja) | 固体撮像装置 | |
| JP4951212B2 (ja) | 撮像素子 | |
| JP2956115B2 (ja) | 固体撮像装置 | |
| JPS6255961A (ja) | 固体撮像装置 | |
| JP2001111028A (ja) | 固体撮像素子 | |
| JP2010021355A (ja) | 撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151031 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151031 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151031 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |