JPS5972164A

JPS5972164A - 固体撮像装置

Info

Publication number: JPS5972164A
Application number: JP57182525A
Authority: JP
Inventors: Akihiko Furukawa; 古川　章彦
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1982-10-18
Filing date: 1982-10-18
Publication date: 1984-04-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はＣＣＤ　（ｃｈａｒｇｅ　ｃｏｕｐｌｅｄ　ｄ
ｅｖｉｃｅ）等を用いた固体撮像装置に関し、特に暗電
流補償を行なうためのオプティカルブラック部を有する
固体撮像に関する。

〔発明の技術的背景とその問題点〕

周知の如く、固体撮像装置の出力は、感光領域の各画素
で光電変換された正味の信号成分とそのデバイスが本来
持っている暗電流成分との合計として取り出される。こ
のため、通常水平方向に並んでいる画素列の一部を光シ
ールドし。

この光シールドした部分で発生する暗電流成分を検知し
、上記出力からこの暗電流成分を差し引くことにより信
号成分のみを検出している。

従来、前述した光シールド部（オプティカルブラック部
）を有した固体撮像装置としては第１図に示すものが知
られている。図中の１は、例えばｐ型のシリコン基板で
ある。この基板１表面には、光入射により発生した信号
電荷を蓄積する複数のｎ十型の半導体領域（感光部）２
１゜２．・・・２ｎからなる第１の感光領域３１が形成
されているとともに、光シールドされたオプティカルブ
ラック部を構成するｎ十型の半導体領域（感光部）　２
ｎ＋１＋２１＋１・・・からなる光遮断された第２の感
光領域３！が形成されている。また。

図示しないが前記基板１表面には、前記感光部２、、２
．・・・２ｎで蓄積した信号電荷を転送する電荷転送シ
フトレジスタの一部を構成するｎ十型埋込み領域、過剰
電荷を排出するｎ＋　型オーバー・フロー・ドレイン領
域あるいは前記感光部２１　＋　２＊・・・２ｎ　等を
夫々分離するｐ十型のチャネル阻止領域等が形成されて
いる。前記基板１上にはＳ１０．膜等の絶縁膜４が形成
されている。

この絶縁膜４上には前記第１の感光領域３．の各感光部
２．　ｔ　２２・・・２ｎ間に対応するようにＡノから
なる第１の光シールド膜５．が形成され、同絶縁膜４の
前記第２の感光領域３．に対応する部分にはＡ！からな
る第２の光シールド膜５゜が形成されている。また、図
示しないが前記絶縁膜４の所定位置には、多結晶シリコ
ンからなる転送電極、配線等が形成されている。前記光
シールド膜５１　＋　５１を含む全面にはＰＳＧ膜。

８７、Ｎ、膜等からなるパッシベーションｇｆ４ｅが形
成されている。

前述した構造の固体撮像装置において、光が入射すると
、光シールドされていない第１の感光領域３．の各感光
部２１　＋　２Ｎ・・・２ｎ　　には基板１内で光電変
換された電荷が得られるが、その内、基板１の深部で発
生した電荷は等方向に拡散し。

その一部は第１の感光領域３．に近接した第２の感光領
域３１の感光部２゜＋Ｉ・・・に到達する。

この結果、前記電荷が到達したオプティカルブラック部
を構成する一部の感光部２ｎ＋、・・・からなる画素は
本来の暗電流レベルより高い出力を示し、オプティカル
ブラック部としては無効な画素となってしまう。この対
策として、従来、オプティカルブラック部の水平方向の
画素数を数個〜数１０個増して無効となる恐れのある画
素のスペアを用意している。しかしながら、このように
スペアを用意すると、チップの水平方向の°寸法が大き
くなり、チップの面積が増大するという欠点があった〇このようなことから、上記欠点を改善するために第２図
に示す固体撮像装置が提案されている。この装置は、第
１図図示のそれと比べ、ｐ型のシリコン基板の代りに、
ｎ型のシリコン基板７を用い、かつこの基板７表面にｐ
型の半導体層８を形成し該半導体層８表面に各感光部２
１．２．・・・からなる画素部を設けた点が異なる。

第２図図示の固体撮像装置によれば、ｎ型のシリコン基
板７上にｐ型の半導体層８が設けられているため、第１
図図示のそれと比べ、半導体層８の深部で発生した電荷
をそのまま基板７に排出して従来の如く電荷が光遮断さ
れた第２の感光領域３．の各感光部２ｎ＋１・・・に到
達するのを抑制できチップの面積の縮少化を図ることが
できる。しかしながら、半導体層８の浅部で発生した電
荷の一部は、基板７に排出されることなく近接した光遮
断された第２の感光領域３．の各感光ｓ２ｎ＋１・・・
に到達するため、十分な効果を発揮するには至らなかっ
た。

〔発明の目的〕

本発明は上記事情に鑑みてなされたもので、オプティカ
ルブラック部を構成する画素の数を最小限に押えてチッ
プの水平方向の寸法を縮少しひいてはチップ面積を最小
に押えることができる固体撮像装置を提供することを目
的とするものである。

〔発明の概要〕

本発明は、第１導電型の半導体基板表面上の第２の導電
型の半導体層表面の一部に光入射により発生した信号電
荷を蓄積する第１の感光領域を設け、この第１の感光領
域を除き隣接した前記半導体Ｍ表面に、暗電流の補償を
行なうための光遮断された第２の感光領域を設け、更に
前記第１．第２の感光領域の境界部の前記半導体層に第
１の導電型の分離層を設けることによって、第１の感光
領域下の半導体層の深部で発生した電荷が光遮断された
第２の感光領域を構成する各感光部に到達するのを前記
分離層で阻止し、これに、よりチップの面積の最小化を
図ったものである。

〔発明の実施例〕

本発明の１実施例であるＣＣＤを用いた固体撮像装置を
第３図（ａ）〜（Ｃ）に示す製造工程を併記して説明す
る。

〔１〕　　まず、第３図（ａ）に示すｎ型のシリコン基
板１１表面に例えばボロン等を拡散して厚さ数μｍ〜１
０μｍ程度のｐ型の半導体層１２を形成した。なお、こ
の半導体層１２はエピタキシャル成長法により形成して
もよい。つづいて、後記第１．第２の感光領域の境界部
に位置する前記半導体層１２に例えばリンを前記基板１
１に達するように拡散してｎ型の拡散層（分離層）３を
形成した（第３図（ｂ）図示）。

〔１１〕　　次に、所定の方法により前記拡散層１３で
分離された右側の半導体層１２表面に複数のｎ十　型の
半導体領域（感光部）１４１，１４１・・１４！１から
なる第１の感光領域１５．を形成するとともに、左側の
半導体層１２表面にオプティカルブラック部を構成する
複数のｎ”　Ｗの半導体領域（感光部）　１４ｎ＋ｒ　
＋　１４１１＋１・・・かうなる第２の感光領域１５．
を形成した。なお、この第２の感光領域１５．は該感光
領域１５．下の半導体層１２に発生する暗電流の補償を
する。また。

図示しないが、同時に前記半導体＠１２表面に電荷転送
シフトレジスタの一部を構成するｎ＋型埋込み領域、ｎ
半型オーバーフロードレイン領域を夫々形成した。つづ
いて、前記半導体層１２表面にｐ十型のチャネル阻止領
域（図示せず）を形成した。次いで、前面に例えば５ｔ
Ｏ１膜１６を形成した後、その上に多結晶シリコンから
なる転送電極、配線（いずれも図示せず）を形成した。

多結晶シリコンからなる転送電極、配線（いずれも図示
せず）を形成した。この後更にＣＶＤ等により８１０．
膜１６を形成しその上に前記第１の感光領域１５．の各
画素１４．。

１４１・・１４ｎ間に位置するように例えばＡＩからな
る第１の元シールド膜１７＋・・・哀形成するととも゛
に、同Ｓ　＋　Ｏｔ　　膜１６上の前記分離層１３及び
第２の感光領域１５．に対応するように第２の光シール
ド膜１７．を形成した。なお、前記第総称してオプティ
カルブラック部と呼ぶ。最後に、全面に例えばＰＳＧ膜
からなるパッシベーション膜１８を形成して所定の固定
撮像装置を製造した（第３図（Ｃ）図示）。

前述の如く製造された固体撮像装置は第３図（Ｃ）に示
す如く、ｉｌ型のシリコン基板１１表面にｐ型の半導体
層１２を設け、この半導体層１２表面の一部に感光部１
４．．１４．・・・１４ｎからなる第１の感光領域１５
．を設けるとともに、第１の感光領域１５．を除く同半
導体層１２表面に画素”　Ｉｌ＋ｌ　ｔ　１　’ｎ＋ｔ
・・・からなる光遮断した第２の感光領域１５．を設け
、更に前記第１．第２の感光領域１５１，１５．の境界
部の前記半導体層１２に分離層１３を設け、前記半導体
層１２上に８４０．　　膜１６を介して前記第１の感光
領域１５重の各感光部１４．，１４．・・・１４ｎ間に
対応するように第１の光シール下膜ノア、を設けるとと
もに前記第２の感光領域１５．及び分離層１３に対応す
るように第２の光シールド膜１７゜を設けた構造となっ
ている。

しかして、第３図（Ｃ）図示の固体撮像装置によれば、
第１．第２の感光領域ＩＳ、、１５．の境界部のｐ型の
半導体Ｍ１２にｎ［の半導体領域（分離層）１３が設け
られているため、光が入射し、第１の感光領域１５１下
の半導体層１２の深部で発生した電荷が等方向に拡散し
て第２の感光領域１５．の各感光部１４Ｈ＋＋　＋　１
４ｎ＋＊・・・に向っても分離層１３で阻止される。従
って。

従来の如く第２の感光領域１５□の画素数をオプティカ
ルブラック部の水平方向に予備的に増やすことなく最小
の感光部１４ｎ＋、　、　１４ｎ＋、・・・等からなる
画素で正確な暗電流レベルを検知でき、チップの水平方
向の寸法を短縮し、ひいてはチップ面積を小さくするこ
とができる。

本発明に係る固体撮像装置としては、第３図（Ｃ）図示
のものに限らず、例えば第４図に示す如く、第１．第２
の感光領域１５．．１５．の境界部の半導体層１２にｎ
型のシリコン基板１１に達するＶ字型の溝部１９を設け
、該溝部１９から露出する半導体層側面にｎ型の拡散層
（分離層）２０を形成した構造の固体撮像装置でも同様
な効果を期待できる。なお、第４図中１６′は別Ｏ１膜
を、１７′２は第２の光シールド膜を夫々示す。

また、上記溝部１９の形状はＶ字型に限らない。

更に、溝部１９は基板１１に達せずに半導体層１２の基
板１１に近接した位置で止まって前記ｎ型の拡散層２０
で分離されていてもよい。

上記実施例ではＣＯＤを用いた固体撮像装置の場合につ
いて述べたが、これに限らず、例えばＭＯＳ　、　ＢＢ
Ｄ　（Ｂｕｃｋｅｔ　Ｂｒｉｇａｄｅ　Ｄｅｖｉｃｅ　
）　ＣＩＤ（Ｃｈａｒｇｅ　Ｉｎｊｅｃｔｉｏｎ　１）
ｅｖｉｃｅ　）等におけるオプティカルブラック部を有
する固体撮像装置にも適用できる。

〔発明の効果〕

以上詳述した如く本発明によれば、オプティカルブラッ
ク部を構成する画素数を最小に押さえ、もってチップ面
積を最小化できる固体撮像装置を提供できるものである
。

【図面の簡単な説明】

第１図は従来の固体撮像装置の断面図、第２図は従来の
他の固体撮像装置の断面図、第１）′は本発明の１実施
例であるＣＯＤを用いた固体撮像装置を製造工程順に示
す断面図、第４図は本発明の他の実施例を示す固体撮像
装置の断面図である。１１・・・ｎ型のシリコン基板、１２・・・ｐ型の半導
体層、１３．２０・・・ｎ型の拡散層（分離ＩＮ）、１
４、．１４．・・・ｎ生型の半導体領域（感光部）、１
５、　、１５．・・・感光領域、７６　、　Ｊ　６’・
・・８ｉ０．腰。１７、．１７．．１７’、・・・ｋｌからなる光シール
ド膜、１８・・・パッシベーション膜、１９・・・溝部
。

Claims

【特許請求の範囲】

（１）　　第１導電型の＃！、導体基板と、この基板表
面に設けられた第２導電型の半導体層と、この半導体層
表面の一部に設けられ、光入射により発生した信号電荷
を蓄積する第１の感光領域と、この第１の感光領域を除
き隣接した前記半導体層表面に設けられた、暗電流の補
償を行なうための光遮断された第２の感光領域と、前記
第１の感光領域と第２の感光領域の境界部の前記半導体
層に設けられた第１の導電型の分離層とを具備すること
を特徴とする固体撮像装置。
（２）　　第１の導電型の分離層が、第１の感光領域と
第２の感光領域の境界部の半導体層に溝部を形成し該溝
部側面の半導体層に形成された第１導電型の拡散層であ
ることを特徴とする特許請求の範囲第１項記載の固体撮
像装置。